CN106548952A - 一种精细线路的制作方法 - Google Patents

一种精细线路的制作方法 Download PDF

Info

Publication number
CN106548952A
CN106548952A CN201510605043.7A CN201510605043A CN106548952A CN 106548952 A CN106548952 A CN 106548952A CN 201510605043 A CN201510605043 A CN 201510605043A CN 106548952 A CN106548952 A CN 106548952A
Authority
CN
China
Prior art keywords
copper
copper metal
dry film
metal
microetch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510605043.7A
Other languages
English (en)
Other versions
CN106548952B (zh
Inventor
黄大兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201510605043.7A priority Critical patent/CN106548952B/zh
Publication of CN106548952A publication Critical patent/CN106548952A/zh
Application granted granted Critical
Publication of CN106548952B publication Critical patent/CN106548952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明实施例公开了一种精细线路的制作方法，能够通过电镀非铜金属来替代现有技术中采用的干膜，提高了极限附着力，提高了线路制作能力；另外，采用现有技术中的MSAP工艺的原材料，相对于现有的SAP工艺使用的材料，成本较低。本发明实施例方法包括：在预先提供的超薄铜箔板材上制作干膜；在所述干膜的间距中电镀非铜金属，其中所述非铜金属形成的非铜金属层的高度低于所述干膜的高度；去除所述干膜，并微蚀所述非铜金属；在所述非铜金属的间距中电镀铜，其中所述铜完全覆盖所述非铜金属的表面并填充完所述非铜金属的间距；露出所述非铜金属的顶部，并去除所述非铜金属；微蚀所述铜形成的线路间距下的底铜，得到精细线路。

Description

一种精细线路的制作方法
技术领域
本发明涉及精细线路的封装基板领域，尤其涉及一种精细线路的制作方法。
背景技术
目前，制作精细线路的两种主流工艺分别为半加成法工艺(Semi-AdditiveProcess，SAP)和改良型半加成法工艺(Modified Semi-Additive Process，MSAP)。
如图1所示，分别为现有的MSAP工艺流程和SAP工艺流程，目前MSAP工艺主要生产35/35到20/20区间线路，SAP工艺主要生产20/20到10/10区间线路。SAP工艺相对于MSAP工艺能力较强，主要原因是SAP工艺可以使用更小的蚀刻量，线路有更小的线宽损失。
目前，MSAP工艺最精细只能勉强制作20/20线路，干膜的极限附着力可降低空间不足，蚀刻量可降低空间不足；如图1中的图2A，SAP工艺采用的材料价格昂贵，现阶段被个别供应商垄断。
发明内容
本发明实施例提供了一种精细线路的制作方法，能够通过电镀非铜金属来替代现有技术中采用的干膜，提高了极限附着力，提高了线路制作能力；另外，采用现有技术中的MSAP工艺的原材料，相对于现有的SAP工艺使用的材料，成本较低。
本发明提供一种精细线路的制作方法，包括以下步骤：
在预先提供的超薄铜箔板材上制作干膜；
在所述干膜的间距中电镀非铜金属，其中所述非铜金属形成的非铜金属层的高度低于所述干膜的高度；
去除所述干膜，并微蚀所述非铜金属；
在所述非铜金属的间距中电镀铜，其中所述铜完全覆盖所述非铜金属的表面并填充完所述非铜金属的间距；
露出所述非铜金属的顶部，并去除所述非铜金属；
微蚀所述铜形成的线路间距下的底铜，得到精细线路。
从以上技术方案可以看出，本发明实施例具有以下优点：本发明通过电镀非铜金属来替代现有技术中采用的干膜，由于非铜金属与铜是通过化学金属键结合的，现有技术中采用的干膜与铜是通过物理机械力结合的，显然化学金属键的结合能力高于物理机械力的结合能力，因此本发明能够提高极限附着力，提高了线路制作能力；另外，采用现有技术中的MSAP工艺的原材料，且增加的电镀非铜金属的流程的成本较低，能够以少于现有技术中的SAP工艺的成本达到现有技术中的SAP工艺水平，因此本发明节约了成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有的MSAP工艺和SAP工艺的流程图；
图2为本发明实施例中精细线路的制作方法的一个流程图；
图3为本发明实施例中精细线路的制作方法的另一个流程图。
具体实施方式
本发明实施例提供了一种精细线路的制作方法，能够通过电镀非铜金属来替代现有技术中采用的干膜，提高了极限附着力，提高了线路制作能力；另外，采用现有技术中的MSAP工艺的原材料，相对于现有的SAP工艺使用的材料，成本较低。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图2，本发明实施例中精细线路的制作方法一个实施例包括：
101、在预先提供的超薄铜箔板材上制作干膜；
本实施例中，如图3中的图A所示，是本发明实施例预先提供的一种超薄铜箔板材的示意图，其中，该超薄铜箔板材包括超薄铜箔100，板材000，在实际应用中，板材000可以为core材，超薄铜箔板材可以为超薄铜箔板材(2um、3um)，该超薄铜箔板材可以为MSAP采用的板材；如图3中的图B所示，是本发明实施例中制作干膜的示意图，其中干膜线路200a的极限附着力在12um至14um，再降低的空间非常小。
需要说明的是，在本发明的一些实施例中，步骤101具体为：在预先提供的超薄铜箔板材上，通过贴膜、曝光和显影的工艺制作干膜。
需要说明的是，还可以加入其它工艺制作干膜，可以采用现有技术中制作干膜的工艺流程。
102、在该干膜的间距中电镀非铜金属，其中该非铜金属形成的非铜金属层的高度低于该干膜的高度；
如图3中的图C所示，是本发明实施例中一种电镀非铜金属的示意图，为了描述的简洁，图中以铝为例，在本发明的一些实施例中，该非铜金属还可以为钛或者不锈钢，还可以采用其他电镀金属、合金，此处不作限定。从图C中可以看出，铝201的高度比干膜200的高度低。
103、去除该干膜，并微蚀该非铜金属；
如图3中的图D所示，是本发明实施例中一种去除干膜的示意图，可以用一般的去膜药水去除该干膜。如图3中的图E所示，是本发明实施例中一种微蚀该非铜金属的示意图，由于图3以铝为例，所以可以采用铝微蚀药水微蚀铝，并且该铝微蚀药水与铜不发生化学反应，可以理解的是，若该非铜金属采用的是其他电镀金属，则需要使用其他相对应的微蚀药水，也要保证这些相对应的微蚀药水不和铜发生化学反应。
需要说明的是，铝线201b的极限附着力预计在5um至8um，比图B中的干膜线路200a的极限附着力要强5um左右，铝线201b相对于铝线201a减少的宽度大约是本步骤103的铝微蚀药水微蚀量的两倍，另外，铝线宽度在减小的同时，可去除掉线路间的残铝，改善了现有技术中的余铜缺陷，提升了良品率。
104、在该非铜金属的间距中电镀铜，其中该铜完全覆盖该非铜金属的表面并填充完该非铜金属的间距；
如图3中的图F所示，是本发明实施例中一种电镀铜的示意图。
需要说明的是，由于铜的电导率比铝的电导率大，可以知道，在坐标轴上，Z方向铜沉积速率比X方向、Y方向大，也就是铜202层表面容易平整化，且不易产生空洞等缺陷。
105、露出该非铜金属的顶部，并去除该非铜金属；
如图3中的图G所示，是本发明实施例中一种减铜露铝的示意图，可以采用化学蚀刻方式或者机械磨刷方式露出该非铜金属的顶部，也即是露出铝的顶部。如图3中的图H所示，是本发明实施例中一种去除该铝的示意图，
需要说明的是，由于铝比铜活跃，加上贾凡尼效应，去除铝很容易达成；另外，通过化学蚀刻方式或者机械磨刷方式制作出来的手指顶部会非常平整，而现有技术中的SAP工艺和MSAP工艺制作出来的手指顶部是拱形，显然本发明更有利于手指宽度的制作。
106、微蚀该铜形成的线路间距下的底铜，得到精细线路。
如图3中的图I所示，是本发明实施例中一种微蚀铜的示意图，通过微蚀药水微蚀该铜形成的线路间距下的底铜，得到精细线路，图I中铜202b相对于铜202a减少的宽度大约是本步骤106的微蚀药水微蚀量的两倍。
需要说明的是，图3为本发明实施例中精细线路的制作方法一个工艺流程，仅用于说明本发明的技术方案，而非对其限制。图3中的非铜金属为铝是为了方便说明本技术方案，不应理解为对本发明的限制。
可以理解，若本发明制作15/15线路，可以15/15的干膜补偿，电镀后铝线补偿15/15，再将铝线微蚀至8/22的补偿，电镀后铜线补偿即为22/8，微蚀铜(5.0μm蚀刻量)后，线宽约12μm；而SAP工艺制作15/15线路，以15/15的干膜补偿，电镀后铜线补偿即为15/15，微蚀铜(1.5μm蚀刻量)后，线宽约12μm；可以知道，本发明能够保证制作出来的线路宽度和SAP工艺制作相同，也就能够取代SAP工艺，若本发明与SAP工艺搭配使用，可以进一步制作更为精细的线路。
本发明通过电镀非铜金属来替代现有技术中采用的干膜，由于非铜金属与铜是通过化学金属键结合的，现有技术中采用的干膜与铜是通过物理机械力结合的，显然化学金属键的结合能力高于物理机械力的结合能力，因此本发明能够提高极限附着力，提高了线路制作能力；另外，采用现有技术中的MSAP工艺的原材料，且增加的电镀非铜金属的流程的成本较低，能够以少于现有技术中的SAP工艺的成本达到现有技术中的SAP工艺水平，因此本发明节约了成本。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种精细线路的制作方法，其特征在于，包括：
在预先提供的超薄铜箔板材上制作干膜；
在所述干膜的间距中电镀非铜金属，其中所述非铜金属形成的非铜金属层的高度低于所述干膜的高度；
去除所述干膜，并微蚀所述非铜金属；
在所述非铜金属的间距中电镀铜，其中所述铜完全覆盖所述非铜金属的表面并填充完所述非铜金属的间距；
露出所述非铜金属的顶部，并去除所述非铜金属；
微蚀所述铜形成的线路间距下的底铜，得到精细线路。
2.根据权利要求1所述的方法，其特征在于，所述在预先提供的超薄铜箔板材上制作干膜包括：
在预先提供的超薄铜箔板材上，通过贴膜、曝光和显影的工艺制作干膜。
3.根据权利要求1所述的方法，其特征在于，所述微蚀所述非铜金属包括：
通过所述非铜金属对应的蚀刻药水蚀刻所述非铜金属，使得所述非铜金属的宽度减小，其中，所述蚀刻药水与铜不发生化学反应。
4.根据权利要求1所述的方法，其特征在于，所述露出所述非铜金属的顶部包括：
采用化学蚀刻方式或者机械磨刷方式露出所述非铜金属的顶部。
5.根据权利要求1所述的方法，其特征在于，所述非铜金属与所述铜通过化学金属键结合。
6.根据权利要求1至5任意一项所述的方法，其特征在于，所述非铜金属包括：铝、钛或者不锈钢。
7.根据权利要求1至5任意一项所述的方法，其特征在于，所述超薄铜箔板材为改良型半加成法工艺MSAP采用的板材。
CN201510605043.7A 2015-09-21 2015-09-21 一种精细线路的制作方法 Active CN106548952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510605043.7A CN106548952B (zh) 2015-09-21 2015-09-21 一种精细线路的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510605043.7A CN106548952B (zh) 2015-09-21 2015-09-21 一种精细线路的制作方法

Publications (2)

Publication Number Publication Date
CN106548952A true CN106548952A (zh) 2017-03-29
CN106548952B CN106548952B (zh) 2019-06-28

Family

ID=58364481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510605043.7A Active CN106548952B (zh) 2015-09-21 2015-09-21 一种精细线路的制作方法

Country Status (1)

Country Link
CN (1) CN106548952B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664246B2 (ja) * 1989-05-29 1997-10-15 株式会社日立製作所 プリント基板の製造方法
JP2000286536A (ja) * 1999-03-30 2000-10-13 Nippon Mektron Ltd 可撓性回路基板の製造法
JP2001111201A (ja) * 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd 配線板の製造方法およびそれを用いて製造された配線板
US6254758B1 (en) * 1998-02-02 2001-07-03 Shinko Electric Industries Co., Ltd. Method of forming conductor pattern on wiring board
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法
CN1610488A (zh) * 2003-05-08 2005-04-27 日东电工株式会社 布线电路板的制造方法
CN1741710A (zh) * 2004-08-24 2006-03-01 三星电机株式会社 使用阳极氧化来制造具有精细电路图形的封装基板的方法
CN101102647A (zh) * 2006-07-04 2008-01-09 株式会社第4纪韩国 印刷线路基板制造用psap方法
JP2013229585A (ja) * 2012-03-29 2013-11-07 Ube Ind Ltd プリント配線基板の製造方法
JP2014212143A (ja) * 2013-04-17 2014-11-13 宇部興産株式会社 プリント配線基板の製造方法、及びプリント配線基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664246B2 (ja) * 1989-05-29 1997-10-15 株式会社日立製作所 プリント基板の製造方法
US6254758B1 (en) * 1998-02-02 2001-07-03 Shinko Electric Industries Co., Ltd. Method of forming conductor pattern on wiring board
JP2000286536A (ja) * 1999-03-30 2000-10-13 Nippon Mektron Ltd 可撓性回路基板の製造法
JP2001111201A (ja) * 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd 配線板の製造方法およびそれを用いて製造された配線板
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法
CN1610488A (zh) * 2003-05-08 2005-04-27 日东电工株式会社 布线电路板的制造方法
CN1741710A (zh) * 2004-08-24 2006-03-01 三星电机株式会社 使用阳极氧化来制造具有精细电路图形的封装基板的方法
CN101102647A (zh) * 2006-07-04 2008-01-09 株式会社第4纪韩国 印刷线路基板制造用psap方法
JP2013229585A (ja) * 2012-03-29 2013-11-07 Ube Ind Ltd プリント配線基板の製造方法
JP2014212143A (ja) * 2013-04-17 2014-11-13 宇部興産株式会社 プリント配線基板の製造方法、及びプリント配線基板

Also Published As

Publication number Publication date
CN106548952B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
CN104685980B (zh) 多层印刷配线基板的制造方法及基底基材
CN105746003B (zh) 具有包埋电路的印刷线路板的制造方法及用该制造方法得到的印刷线路板
TW201229322A (en) Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
CN103132110B (zh) 一种高性能电解铜箔的制备方法
CN105072816B (zh) 一种导电线路的改进型模板电镀剥离工艺
CN102555333B (zh) 复合金属箔、其制造方法以及印刷布线板
CN102152528B (zh) 稀土改性剥离强度的载体超薄铜箔及其制备方法
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
CN105209252A (zh) 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法
JP2015227502A (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器、キャリア付銅箔の製造方法、及び、プリント配線板の製造方法
CN109246942A (zh) 一种干膜盖孔去除印刷线路板表层铜厚的加工工艺
CN109890149A (zh) 一种双面压接pcb的制作方法及pcb
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
CN105472883B (zh) 一种电路板制作方法及电路板
CN106548952A (zh) 一种精细线路的制作方法
JPWO2014132947A1 (ja) キャリア付き極薄銅箔、銅張積層板並びにコアレス基板
CN208158981U (zh) 厚铜电路板
CN105101655B (zh) 在特种产品基材表面制备微纳米级别金属电极的方法
CN106998629A (zh) 一种电路板制作方法及电路板
CN103215617B (zh) 一种减轻边缘效应的方法
CN114025515A (zh) 一种内层超高铜厚的多层线路板制作工艺及线路板
CN202998646U (zh) 一种hdi印制板
CN102279666A (zh) 金属感应布线的触控面板及其制造方法
TWM610098U (zh) 金屬箔結構
JP2001177205A (ja) 改良された結合強さ及び耐アンダーカッティング性を有する銅箔結合処理物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant