CN1610486A - 制造布线电路板的方法 - Google Patents

制造布线电路板的方法 Download PDF

Info

Publication number
CN1610486A
CN1610486A CN200410038770.1A CN200410038770A CN1610486A CN 1610486 A CN1610486 A CN 1610486A CN 200410038770 A CN200410038770 A CN 200410038770A CN 1610486 A CN1610486 A CN 1610486A
Authority
CN
China
Prior art keywords
thin metal
metal film
metal oxide
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410038770.1A
Other languages
English (en)
Other versions
CN1610486B (zh
Inventor
石井淳
吉见武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1610486A publication Critical patent/CN1610486A/zh
Application granted granted Critical
Publication of CN1610486B publication Critical patent/CN1610486B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

制造一布线电路板的方法，其能够有效地防止安装在布线电路板上的元件的静电损坏，同时防止由静电引起的器件的操作错误。通过溅射，在绝缘覆盖层前面的的整个区域和其端接部分的导电层的整个表面上形成薄金属膜之后，通过加热氧化法或溅射在薄金属膜上形成金属氧化物层。由于包括薄金属膜和金属氧化物层的半导体层形成在绝缘覆盖层表面上，根据此方法，可以有效地防止安装在布线电路板上的元件的静电损坏。同样地，也可以有效地防止因其中仅形成了薄金属膜结构引起的器件的操作错误。进而，与通过反应性溅射或使用金属氧化物靶溅射使金属氧化物层直接形成在绝缘覆盖层上的构造相比，能形成具有落入一个更好的范围的均匀表面电阻值的半导体层。

Description

制造布线电路板的方法
发明背景
发明领域
本发明涉及制造布线电路板的方法，尤其是，涉及制造用于电气器件和电子器件的布线电路板的方法。
现有技术描述
通常，布线电路板，像柔性布线电路板，广泛地用于各种电气器件和电子器件，其通过例如在铜箔等导电层的一侧或两侧上层压聚酰亚胺树脂等而形成。
然而，当元件安装在这个布线电路板上时，元件有时被安装过程中产生的静电损坏。
为了解决这一静电损坏问题，例如，日本特开(未审)专利公开平8(1996)-153940提出了一种方法，依据此法，通过气相淀积、溅射或无电极电镀在绝缘层上形成一金属层，以静电接地方式达到释放静电或减少静电的目的。
该方法具有使绝缘层表面上形成的金属层能显著减小表面电阻值以保护元件防静电损坏的优点，同时另一方面，它具有因表面电阻值的显著减小通常可能引起器件的操作错误的缺点。
发明内容
发明的目的是提供一种可以有效地防止安装在布线电路板上的元件的静电损坏，同时防止器件的操作错误的布线电路板的制造方法。
本发明提供了一种制造布线电路板的新方法，其包括制备一包含导电层和邻接导电层设置一绝缘层的布线电路板的步骤，在绝缘层表面上形成一薄金属膜的步骤，以及在薄金属膜的表面上形成一金属氧化物层的步骤。
在这一方法中，在绝缘层表面上形成薄金属膜的步骤中，通过溅射形成薄金属膜是优选的。
在这一方法中，在薄金属膜的表面上形成金属氧化物层的步骤中，通过加热氧化薄金属膜表面形成金属氧化物层是优选的。
在这一方法中，在薄金属膜的表面上形成金属氧化物层的步骤中，通过溅射形成金属氧化物层也是优选的。
同样地，本发明包括一种制造布线电路板的方法，包括制备一包含导电层、与导电层邻接的绝缘层、以及通过剖开绝缘层暴露出的导电层而形成端接部分的布线电路板的步骤，在绝缘层表面和端接部分表面上形成薄金属膜的步骤，在薄金属膜的表面上形成金属氧化物层的步骤，以及去除形成在端接部分表面上的薄金属层和金属氧化物层的步骤。
在这一方法中，在绝缘层表面上及端接部分表面上形成薄金属膜的步骤中，通过溅射形成薄金属膜是优选的。
在这一方法中，在薄金属膜的表面上形成金属氧化物层的步骤中，通过加热氧化金属氧化物层表面形成金属氧化物层是优选的。
在这一方法中，在薄金属膜的表面上形成金属氧化物层的步骤中，通过溅射形成金属氧化物层也是优选的。
由于包括薄金属膜和金属氧化物层的半导体层形成在绝缘层表面上，按照本发明制造布线电路板的方法，可以有效地防止安装在布线电路板上的元件的静电损坏。此外，与只形成薄金属膜的情况不同是，可以防止表面电阻值的过度减少以及相应地也可以有效地防止器件的操作错误。
进而，与通过反应性溅射或使用金属氧化物靶溅射而在在绝缘层表面上直接形成金属氧化物层的构造相比，能形成具有落入一个更好的范围的均匀表面电阻值的半导体层。
附图简述
在图中：
作为本发明的一种制造布线电路板的方法的实施例，图1以截面示出了带有电路的悬挂板的制造过程：
(a)示出了制备带有电路的悬挂板的步骤；
(b)示出了在绝缘覆盖层的整个表面及带有电路的悬挂板的端接部分的整个表面上形成薄金属膜的步骤；
(c)示出了在薄金属膜前面的整个区域上形成金属氧化物层的步骤；
(d)示出了去除端接部分中及其相邻部分形成的薄金属膜和金属氧化物层的步骤；以及
(e)示出了端接部分中形成焊盘部分的步骤，
图2是图1所示的带有电路的悬挂板的端接部分的平面图，
图3是本发明实施例中示出的溅射装置结构的示意图，以及
作为本发明的制造布线电路板的方法的实施例，图4以截面示出了柔性布线电路板的制造过程：
(a)示出了制备柔性布线电路板的步骤；
(b)示出了在绝缘基层的表面及柔性布线电路板的绝缘覆盖层的表面上形成薄金属膜的步骤；
(c)示出了在薄金属膜的整个表面上形成金属氧化物层的步骤；
(d)示出了去除端接部分中及其相邻部分形成的薄金属膜和金属氧化物层的步骤；以及
(e)示出了端接部分中形成焊盘部分的步骤。
优选实施例的详细描述
在按照本发明布线电路板的制造方法中，首先，制备一布线电路板。制备好的布线电路板可以是任何已知形式，像单面柔性布线电路板，双面柔性布线电路板，多层柔性布线电路板，以及带有电路的悬挂板，在形式上没有任何特殊限定，只要它在其最外面有一绝缘层及邻接绝缘层设置的一导电层就可以。在布线电路板中，导电层有一通过公知构图工艺如去杂工艺，加添工艺，或半加添工艺而形成的预定布线电路图形。
通常，这个布线电路板有一与外部电路或电子元件电连接的端接部分。通过公知工艺，如，通过蚀刻，构图，或穿孔剖开在最外层形成的绝缘层的规定区域，从形成的开口部暴露出导电层而以导电层形式形成端接部分。
作为本发明的制造布线电路板的方法的实施例，参照图1，图1以截面示出了带有电路的悬挂板的制造过程，下面将描述制造带有电路的悬挂板的方法。
在这一方法中，首先，如图1(a)所示，制备一带有电路的悬挂板。
带有电路1的悬挂板包括一金属支撑层2，一形成在金属支撑层2上的绝缘基层3，一形成在绝缘基层3上的导电层4，以及作为绝缘层形成在导电层4上的一绝缘覆盖层5。
例如，带有电路1的悬挂板以下列方式制造。首先，包含光敏聚酰胺酸树脂的液体溶液施加至由不锈薄金属片等形成的金属支撑层2的表面。接着，液体溶液被曝光及显影，形成一预定图案并随后被加热和固化，在金属支撑层2上形成包含聚酰亚胺树脂的绝缘基层3。随后，通过半加添工艺在绝缘基层3上以预定布线电路图案的形式形成导电层4。其后，包含光敏聚酰胺酸树脂的液体溶液施加至包括导电层4的表面的绝缘基层3的表面。然后，液体溶液被曝光及显影，形成一预定图案并随后被加热和固化，在包括导电层4的绝缘基层3上形成包含聚酰亚胺树脂的绝缘覆盖层5。
在这个带有电路1的悬挂板中，绝缘覆盖层5被剖开以形成端接部分6(见图2)。端接部分6可以以下方式形成，例如，当形成绝缘覆盖层5时，光敏聚酰胺酸树脂形成一特定图形，以便对应于端接部分6的导电层4的区域暴露出来。
然后，薄金属膜7在绝缘覆盖层5的整个表面和端接部分6的整个表面上形成，如图1(b)所示。
可以用来形成薄金属膜7的金属包括，例如铬、镍、铝、钛、钽、锡、锌、锆、硅、镓、铟、以及它们的合金，然而没有强加特别的限制。铬是优选用作薄金属膜7的材料。铬的氧化物层可以提供一稳定的表面电阻值，该稳定的表面电阻值即使在高温和高湿度环境下基本不变化。
薄金属膜7的厚度在例如3-1000nm或优选5-500nm范围内设置，即使在薄金属膜7的表面上形成一金属氧化物层8时，具有较大厚度的薄金属膜7有时产生不利的结果，它阻碍了表面电阻值的增加。另一方面，具有较小厚度的薄金属膜7有时产生不利的结果，当在后续工艺通过加热氧化时，使得薄金属膜7在厚度方向上完全被氧化并转化为绝缘体。
薄金属膜7可以由公知的物理气相淀积(PVD)法形成，如溅射、真空淀积、或离子镀，然而不是必须的限制于此。就高度粘附至绝缘覆盖层5而论，优选使用溅射法。
例如，使用图3所示溅射装置来溅射。在溅射装置中，靶22(用来形成薄金属膜7的金属)和接地电极23以预定间距彼此相对配置在真空室21中，如图3所示。电源24连接至靶22，以及设置等离子体放射监视器25以放射等离子体至靶22。脉冲电源、DC电源、AC电源等可以作为电源24，然而对电源上没有强加特别的限制。
接地电极23电接地，板26置于接地电极23上。值得注意的是，板26是图1(a)制程中制备好的带有电路1的悬挂板。在其上设置有包括端接部分6的绝缘覆盖层5的面上的板26部分相对于靶22配置。
然后，惰性气体，如氩气，引入真空室21之后，从电源24施加至靶22的电功率，在由等离子体放射监视器25以一固定值维持等离子体放射强度的同时，使靶22溅射一预定时间。在此溅射中，薄金属膜7形成在绝缘覆盖层5的整个表面及端接部分6的整个表面上。
下面给出形成薄金属膜7的溅射条件的例子。
最终真空：1.33×10-5Pa至1.33×10-2Pa
引入气体(氩)流速：1.2×10-3m3/h至2.4×10-3m3/h
运行压力(引入气体后的真空度)：1.33×10-2Pa至1.33Pa
接地电极温度：10℃-100℃
电功率：100W-400W
溅射时间：15秒至15分钟
在溅射中，必须控制不同的要素，如真空度、靶22的纯度、从电源24施加至靶22的电功率、膜的厚度、引入气体的流速、以及等离子体放射强度。控制膜厚及等离子体放射强度是特别重要的。例如，依据用于靶22的金属种类，等离子体放射强度有一特定放射频谱(结构频谱)来区分，如列表1所示。相应地，以维持等离子体放射强度为一固定值的方式，通过控制引入气体的流速，就可以制造出作为具有高再生性膜的薄金属层7。
表1
    金属     结构频谱(nm)
    Al     396.1
    Ti     453.4
    Ta     481.2
    Cr     425.4
    Sn     326.2
    Zn     330.2
    Zr     361
    Si     251.6
    Ni     349.2
    In     451.1
等离子体放射强度由等离子体放射监视器25的一设定值控制。此控制以下列方式形成。把气体引入之前的等离子体放射强度看作90％以及相应值设定为设定值。
在此溅射中，从已知的溅射方法中选择出适当的溅射法，如DC溅射、RF溅射、磁孔溅射、或其结合。
在真空淀积中，例如，淀积的材料(金属)和板(带有电路1的悬挂板)以一个给出的间距彼此相对放置在真空室中。淀积的材料在真空中用加热的方法淀积在绝缘覆盖层5的整个表面和端接部分6的整个表面上以形成薄金属膜7，加热方法例如，电阻加热、坩锅外部加热、电子束加热、高频加热或激光加热。
在离子镀中，例如，淀积的材料(金属)和板(带有电路1的悬挂板)以一个给出的间距彼此相对放置在真空室中。然后，惰性气体作为等离子体气体，如氩气，引入真空室，通过电放电方法在真空中产生等离子体放电，如DC放电激励法，高频放电激励法，中空阴极放电法或弧光放电法，在绝缘覆盖层5的整个表面和端接部分6的整个表面上形成薄金属膜7。
接着，在薄金属膜7的整个表面上形成金属氧化物层8，如图1(c)所示。
金属氧化物层8是通过如加热氧化法或溅射形成的，然而对方法没有特别的限定。
在加热氧化法中，通过加热氧化薄金属膜7的表面，使得在薄金属膜7上形成金属氧化物层8。对加热方式没有特别的限定。例如，薄金属膜7可以在加热炉气氛中加热。加热温度最好在如50℃-400℃的范围内，或最好100℃-250℃，并且加热时间最好在如1分钟至12小时范围内。在此方法中，薄金属膜7表面上形成非常薄的金属氧化物层8。
尽管通过加热形成的这个金属氧化物层8非常薄，金属氧化物层8的形成可以通过ESCA，AES(俄歇电子频谱)，SIMS(二次离子质谱测定法)等得到确认。
如此形成的金属氧化物层8有一很大的电阻值，同时另一方面，薄金属膜7有一非常小的电阻值。相应地，由薄金属膜7与金属氧化物层8结合形成半导体层9。
在溅射中，最好采用反应性溅射。在反应性溅射中，除了包含氧的引入气体引入图3所示的溅射装置的真空室21中之外，可以采取像上面提及的那些溅射的同样工艺。
更具体的，与上面提及的用于形成薄金属膜7的金属一样的金属(靶22)设置在适当位置并且包含薄金属膜7的带有电路1的悬挂板(板26)也设置在适当位置，使得其生成了薄金属膜7的一面上的带有电路1的悬挂板部分面对靶22。
于是，其中氩气或氮气、与比不可少的气体氧气以给定比例(例如Ar/O2混合气体，N2/O2混合气体)混合后的反应性气体引入真空室21之后，从电源24施加电功率至靶22，在由等离子体放射监视器25以一固定值维持等离子体放射强度的同时，溅射靶22一预定时间。在此反应性溅射中，金属氧化物层8形成在薄金属膜7的整个表面上。
下面给出形成金属氧化物层8的反应性溅射条件的例子。
最终真空：1.33×10-5Pa至1.33×10-2Pa
引入气体流速：
(对Ar/O2混合气体)
Ar：1.2×10-3m3/h至2.4×10-3m3/h
O2：6×10-5m3/h至30×10-5m3/h
(对N2/O2混合气体)
N2：1.2×10-3m3/h至2.4×10-3m3/h
O2：6×10-5m3/h至30×10-5m3/h
运行压力(引入气体后的真空度)：1.33×10-2Pa至1.33Pa
接地电极温度：10℃-100℃
电功率：100W-400W
溅射时间：15秒至3分钟
在此反应性溅射中，控制氧气引入气体的流速及溅射时间是特别重要的。通过对这些要素的适当控制可以均匀地形成具有大电阻值的金属氧化物层8。当用此反应性溅射生成时，金属氧化物层8具有如2-30nm的厚度。
此外，当用上面提到的反应性溅射的条件形成时，金属氧化物层8可以具有一均匀厚度及非常大的表面电阻值(具体为，1010Ω/□-1013Ω/□)。这些已经由实验研究所证实。另一方面，当金属氧化物层8在薄金属膜7的上面形成之前，薄金属膜7具有小的表面电阻值(具体为，102Ω/□-103Ω/□的量级)。因此，如上述提到的情况那样，半导体层9是由薄金属膜7和金属氧化物层8结合而形成的。
如果不用反应性溅射，使用金属氧化物作为靶的普通溅射可以用来形成金属氧化物层8。
在使用金属氧化物作为靶的溅射中，如CrO2，ZrO2，SiO2，SnO2，TiO2，Al2O3及MgO用作金属氧化物靶。优先使用CrO2。在这一溅射中，除了用在图3所示的溅射装置中的电源限于AC电源(RF)的之外，可以用像上面提及的那些溅射的同样工艺。
更加具体来说，作为用于形成上面提及的薄金属膜7的金属靶的替代，用作靶22的金属氧化物靶设置在适当的位置并且包含薄金属膜7的带有电路1的悬挂板(板26)也设置在适当位置，使得其上生成了薄金属膜7的一面上的带有电路1的悬挂板部分面对靶22。
于是，在氩气或氮气引入真空室21之后，从电源24施加电功率至靶22，在由等离子体放射监视器25以一固定值维持等离子体放射强度的同时，溅射靶22一预定时间。同样在此溅射中，金属氧化物层8形成在薄金属膜7的整个表面上。
下面给出形成此金属氧化物层8的溅射条件的例子。
最终真空：1.33×10-5Pa至1.33×10-2Pa
引入气体流速：
(对Ar气)
Ar：1.2×10-3m3/h至2.4×10-3m3/h
(对N2气)
N2：1.2×10-3m3/h至2.4×10-3m3/h
运行压力(引入气体后的真空度)：1.33×10-2Pa至1.33Pa
接地电极温度：10℃-100℃
电功率：RF100W-1000W
溅射时间：15秒至3分钟
在此溅射中，控制溅射时间是特别重要的。通过适当控制溅射时间可以形成具有大电阻值的金属氧化物层8。当通过采用金属氧化物靶的这种溅射生成时，金属氧化物层8具有如2-30nm的厚度。
此外，当用上面引用的采用金属氧化物靶的溅射条件形成时，金属氧化物层8可以具有一均匀厚度及非常大的表面电阻值(具体为，1010Ω/□-1013Ω/□)。这些已经由实验研究所证实。另一方面，当金属氧化物层8在薄金属膜7的上面形成之前，薄金属膜7具有小的电阻值(具体为，102Ω/□-103Ω/□量级)。因此，如上述提到的情况那样，半导体层9是由薄金属膜7和金属氧化物层8结合而形成的。
通过加热氧化法或溅射形成的半导体层9的表面电阻值可以看作是小电阻值的薄金属膜7和大电阻值的金属氧化物层8的平均值。平均值最好在104Ω/□-1010Ω/□的范围内。当半导体层9的表面电阻值小于104Ω/□时，有一种可能性是，当焊盘部分10通过电镀形成在端接部分6内时，作为提及的层，金属氧化物层8的表面也被电镀而引起安装元件的操作错误。
需要注意的是，表面电阻的单位通常表达为Ω/□。
在此方法中，为了端接部分6和端接部分6上安装的元件之间的导电或连续性，如图1(d)所示，去除形成在端接部分6表面上的薄金属膜7和金属氧化物层8。
例如，优选蚀刻方法用来去除薄金属膜7和金属氧化物层8，然而不必限定用此方法。
在蚀刻方法中，首先，除端接部分6和其邻近部分之外，蚀刻抗蚀剂形成在带有电路1的悬挂板的所有区域上。然后，通过使用蚀刻剂(蚀刻溶液)去除对应于端接部分6和其邻近部分(包括端接部分6和周边区域之间地带部分的绝缘覆盖层5的表面，如图2虚线画的X区域)的金属氧化物层8和薄金属膜7。
根据金属氧化物层8和薄金属膜7的金属种类可以选择适合的蚀刻剂。例如，氰铁酸钾基蚀刻剂、高锰酸钾基蚀刻剂、硅酸钠基蚀刻剂、硝酸铵铈基蚀刻剂、氯化氢基蚀刻剂、硫酸盐基蚀刻剂以及硝酸盐基蚀刻剂可以用于金属氧化物层8和薄金属膜7的铬。
并且，当形成薄金属膜7时，蚀刻抗蚀剂可以预先形成在端接部分6和其邻近部分，当通过溅射形成薄金属膜7时，蚀刻抗蚀剂的出现产生一潜在的问题是，从蚀刻抗蚀剂中产生的气体引起真空室21的真空度的减小。由于此原因，在形成薄金属膜7和金属氧化物层8之后，最好去除它们对应于端接部分6和其邻近部分的部分。
对于带有电路1的悬挂板其中对应于端接部分6的导电层4包括铜，形成在其上的薄金属膜7包括铬，以及薄金属膜7的薄铬膜具有通过其暴露出导电层4的接地铜薄片的微孔，溶解铜但不溶解铬的蚀刻剂(例如硫酸盐基蚀刻剂、过氧化氢基蚀刻剂、或氯化氢基蚀刻剂)通过微孔可以用来溶解导电层4表面的铜，没有溶解薄金属膜7的铬。不用使用任何蚀刻抗蚀剂，这能够从溶解了铜的那些部分中去除薄金属膜7和金属氧化物层8部分的铬。
尽管上面已经描述了在形成金属氧化物层8之后去除薄金属膜7和金属氧化物层8的方法，在形成金属氧化物层8之前，通过蚀刻可以去除薄金属膜7。后面的方法具有薄金属膜7在各种各样的蚀刻剂中比金属氧化物层8溶解的更快的优点。
然后，从去除薄金属膜7和金属氧化物层8的地方，例如，依次用镍和金，如图1(e)所示，通过电解电镀端接部分6，形成焊盘部分10。结果，金属支撑层2蚀刻成一预定形状(未示出)，由此生成其上具有形成了薄金属膜7和金属氧化物层8的带有电路1的悬挂板。
按照此方法，由于在绝缘覆盖层5上形成包括薄金属膜7和金属氧化物层8的半导体层9，可以有效地防止安装在带有电路1的悬挂板上的元件的静电损坏。此外，与只形成薄金属膜7的情况不同是，可以防止表面电阻值的过度减少以及相应地也可以有效地防止器件的操作错误。
与此同时，例如当通过反应性溅射直接在绝缘覆盖层5上形成金属氧化物层8时，真空室21中的氧气浓度不必均匀。由于这个原因，甚至氧气引入气体的流速最小的变化引起了表面电阻大的变化，结果引起所形成的金属氧化物层8表面电阻的变化。另一方面，当氧气引入气体的流速增加并且溅射时间也缩短时，减小了表面电阻的变化，而表面电阻本身显著地增加超过了半导体层9期望范围的上限(1010Ω/□)。另外，当使用金属氧化物靶通过溅射直接在绝缘覆盖层5上形成金属氧化物层8时，表面电阻本身显著地增加超过了半导体层9期望范围的上限(1010Ω/□)。
然而，当薄金属膜7和金属氧化物层8依次形成在绝缘覆盖层5上时，像上面提及的，可以形成具有落入104Ω/□-1010Ω/□的较好范围内的均匀表面电阻的半导体层9。
尽管已经采用了制造本发明布线电路板的方法作为制造带有电路1的悬挂板方法的例子，本发明不对说明的实施例进行限定。例如，本发明适用于制造柔性布线电路板11的方法，如图4所示。
在图4中，首先，如图4(a)所示，制备包括以预定布线电路图形形成在绝缘基层12上的导电层13以及形成在包括导电层13的绝缘基层12上的绝缘覆盖层14的柔性布线电路板11。例如，以通过去杂工艺以预定布线电路图形形成由绝缘基层12和形成在其上的导电层13组成的两层基板的导电层13之后的方式，形成这个柔性布线电路板11，绝缘覆盖层14层压在两层基板上。在这个柔性布线电路板11中，剖开绝缘覆盖层14，使得导电层13从那里暴露出来。结果暴露出的导电层13作为端接部分15。
接下来，薄金属膜16分别以像上面提及的情形中同样的方式，如图4(b)所示，形成在绝缘基层12和包括端接部分15的绝缘覆盖层14上。然后，分别以像上面提及的情形中同样的方式，如图4(c)所示，在薄金属膜16上形成金属氧化物层17之后，以像上面提及的情形中同样的方式，如图4(d)所示，去除形成在端接部分15及其邻近部分的薄金属膜16和金属氧化物层17。最后，以像上面提及的情形中同样的方式，如图4(e)所示，在端接部分15形成焊盘部分18，从而制造出柔性布线电路板11。
同样按照此方法，由于每层包括薄金属膜16和金属氧化物层17的半导体层19分别形成在绝缘基层12及绝缘覆盖层5上，可以有效地防止安装在柔性布线电路板11上的元件的静电损坏。此外，与只形成薄金属膜16的情况不同是，可以防止表面电阻值的过度减少以及相应地也可以有效地防止器件的操作错误。
进而，与通过反应性溅射或使用金属氧化物靶溅射而直接在绝缘基层12和绝缘覆盖层14上形成金属氧化物层17的构造相比，能形成具有落入一个更好的范围的均匀表面电阻值的半导体层19。
在图4所示的过程中，薄金属膜16和金属氧化物层17可以形成在绝缘基层12及绝缘覆盖层14两者中的任何一个上，而不是在绝缘基层12和绝缘覆盖层14两者上。
例子
在下面，参照例子和比较例将进行更详细描述本发明，本发明不限定任何例子和比较例。
例1
包含光敏聚酰胺酸树脂的液体溶液施加至具有长250mm、厚20μm的加长的不锈薄金属片的金属支撑层。接着，液体溶液被曝光及显影，在金属支撑层上形成一预定图案并随后被加热和固化，在金属支撑层上形成包含聚酰亚胺树脂的绝缘基层(厚10μm)。随后，通过半加添工艺在绝缘基层上以预定布线电路图案的形式形成导电层(厚15μm)。其后，包含光敏聚酰胺酸树脂的液体溶液施加至绝缘基层。然后，液体溶液被曝光及显影，在包括导电层的绝缘基层上形成一预定图案并随后被加热和固化，在包括导电层的绝缘基层上形成包含聚酰亚胺树脂的绝缘覆盖层(厚3μm)，由此生成带有电路的悬挂板(见图1(a))。在绝缘覆盖层剖开的部分，带有电路的悬挂板带有导电层暴露出的端接部分。
然后，通过溅射由薄铬膜形成的薄金属膜形成在绝缘覆盖层整个表面及端接部分整个表面之上(见图1(b))。
以如上面提及的情形中同样的方法产生溅射，并通过下列条件测量。
靶：Cr
最终真空：8×10-3Pa
引入气体(氩)流速：1.8×10-3m3/h
运行压力：0.27Pa
接地电极温度：20℃
电功率(脉冲电源)：125W(电压：227V，电流：0.55A)
溅射时间：1分钟
薄金属膜厚度：7nm
接着，在125℃加热12小时的气氛中氧化薄铬膜形成的薄金属膜表面，由此在薄金属膜上形成了金属氧化物层(见图1(c))。通过ESCA确定金属氧化物层的存在。
然后，除端接部分和其邻近部分之外，通过光刻法，蚀刻抗蚀剂形成在带有电路的悬挂板的所有区域上。然后，通过使用硝酸铵铈及硝酸盐的混合水溶液作为蚀刻剂去除对应于端接部分和其邻近部分的金属氧化物层和薄金属膜(见图1(d))。
结果，依次用镍和金，通过电解电镀在端接部分的导电层表面，形成焊盘部分(见图1(e))。结果，金属支撑层蚀刻成一预定形状，由此生成其上具有形成了金属氧化物层和薄金属膜的带有电路的悬挂板。
例2
只是反应性溅射用作替代加热氧化法，以下列条件形成金属氧化物层，实施如例1中的同样的操作，生成其上具有形成了金属氧化物层和薄金属膜的带有电路的悬挂板。
靶：Cr
最终真空：8×10-3Pa
引入气体流速：Ar/O2混合气体：
Ar：1.2×10-3m3/h
O2：1.2×10-4m3/h
运行压力：0.27Pa
接地电极温度：20℃
电功率(脉冲电源)：125W(电压：227V，电流：0.55A)
溅射时间：1分钟
薄金属膜厚度：7nm
比较例
通过以下列条件的反应性溅射，只是金属氧化物层直接形成在绝缘覆盖层上，没形成薄金属膜，实施如例1中的同样的操作，生成其上具有形成了金属氧化物层和薄金属膜的带有电路的悬挂板。
靶：Cr
最终真空：8×10-3Pa
引入气体流速：Ar/O2混合气体：
Ar：1.8×10-3m3/h
O2：7.2×10-5m3/h
运行压力：0.27Pa
接地电极温度：20℃
电功率(脉冲电源)：125W(电压：227V，电流：0.55A)
溅射时间：3分钟
薄金属膜厚度：20nm
评述
在金属支撑层的横向方向上的五个地点测量金属支撑层(不锈钢)的表面电阻。用表面电阻测量装置(可用三菱化学有限公司获得的Hiresta-upMCP-HT450)在温度为25℃及湿度为15％的环境下测量表面电阻。结果在表2示出。
表2
 表面电阻(Ω/□)  平均值  标准偏差
例1  1.12E+05  2.11E+05  1.48E+05  3.06E+05  2.81E+05  2.12E+05  0.74E+05
例2  1.22E+05  2.24E+05  1.55E+05  3.18E+05  2.99E+05  2.24E+05  0.77E+05
比较例1  3.55E+04  1.16E+05  1.21E+07  4.87E+11  8.20E+12  1.74E+12  3.23E+12
从表2可以看出，当与比较例中那些数据比较时，例1和2中的表面电阻变化狭窄。也可以发现比较例1中的一些表面电阻超过1010Ω/□。
例3
只是利用金属氧化物靶溅射用作替代加热氧化法，以下列条件形成金属氧化物层，实施如例1中的同样的操作，生成其上具有形成了金属氧化物层和薄金属膜的带有电路的悬挂板。
靶：CrO2
最终真空：8×10-5Pa
引入气体流速：1.2×10-3m3/h
运行压力：0.27Pa
接地电极温度：20℃
电功率(RF电源)：400W
溅射时间：1分钟
薄金属膜厚度：7nm
尽管以上描述中提供了本发明说明性的实施例，这些仅是为了说明宗旨并且不应被限定性地解释。所附权利要求覆盖对本领域技术人员显而易见的本发明的改进和变型。

Claims (8)

1.一种制造布线电路板的方法，包括：
制备一包含导电层和邻接导电层设置一绝缘层的布线电路板的步骤，
在绝缘层表面上形成一薄金属膜的步骤，以及
在薄金属膜的表面上形成一金属氧化物层的步骤。
2.根据权利要求1的制造布线电路板的方法，其中在绝缘层表面上形成薄金属膜的步骤中，薄金属膜通过溅射形成。
3.根据权利要求1的制造布线电路板的方法，其中在薄金属膜的表面上形成金属氧化物层的步骤中，金属氧化物层通过加热氧化薄金属膜表面形成。
4.根据权利要求1的制造布线电路板的方法，其中在薄金属膜表面上形成金属氧化物层的步骤中，金属氧化物层通过溅射形成。
5.一种制造布线电路板的方法，包括：
制备一包含导电层、邻接导电层设置的的绝缘层以及通过剖开绝缘层暴露出导电层而形成端接部分的布线电路板的步骤，
在绝缘层表面和端接部分表面上形成薄金属膜的步骤，
在薄金属膜表面上形成金属氧化物层的步骤，以及
去除形成在端接部分表面上的薄金属层和金属氧化物层的步骤。
6.根据权利要求5的制造布线电路板的方法，其中在绝缘层表面上及端接部分表面上形成薄金属膜的步骤中，薄金属层通过溅射形成。
7.根据权利要求5的制造布线电路板的方法，其中在薄金属膜表面上形成金属氧化物层的步骤中，金属氧化物层通过加热氧化金属氧化物层表面形成。
8.根据权利要求5的制造布线电路板的方法，其中在薄金属膜表面上形成金属氧化物层的步骤中，金属氧化物层通过溅射形成。
CN200410038770.1A 2003-05-07 2004-05-07 制造布线电路板的方法 Expired - Fee Related CN1610486B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003128991 2003-05-07
JP2003-128991 2003-05-07
JP2003128991A JP3964822B2 (ja) 2003-05-07 2003-05-07 回路付サスペンション基板の製造方法

Publications (2)

Publication Number Publication Date
CN1610486A true CN1610486A (zh) 2005-04-27
CN1610486B CN1610486B (zh) 2011-05-18

Family

ID=33410492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410038770.1A Expired - Fee Related CN1610486B (zh) 2003-05-07 2004-05-07 制造布线电路板的方法

Country Status (3)

Country Link
US (1) US7556719B2 (zh)
JP (1) JP3964822B2 (zh)
CN (1) CN1610486B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586046B2 (en) 2005-09-05 2009-09-08 Nitto Denko Corporation Wired circuit board
CN101287334B (zh) * 2007-04-12 2010-09-15 环宇真空科技股份有限公司 高导热电路基板的制作方法
CN101351084B (zh) * 2007-07-16 2010-10-13 欣兴电子股份有限公司 电路板及电路板的金属表面处理工艺
CN101068451B (zh) * 2006-05-01 2011-03-23 日东电工株式会社 布线电路板
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法
US8053674B2 (en) 2006-08-04 2011-11-08 Nitto Denko Corporation Wired circuit board
CN103476197A (zh) * 2013-07-22 2013-12-25 北大方正集团有限公司 一种印制电路板的制作方法以及印制电路板

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828918B1 (ja) 2005-05-30 2006-10-04 日東電工株式会社 配線回路基板およびその製造方法
JP2007208191A (ja) * 2006-02-06 2007-08-16 Nitto Denko Corp 配線回路基板
JP4790447B2 (ja) * 2006-03-02 2011-10-12 日東電工株式会社 回路付サスペンション基板
JP4865573B2 (ja) * 2006-04-05 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
US7782571B2 (en) 2006-04-05 2010-08-24 Nitto Denko Corporation Wired circuit board and production method thereof
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
JP4178166B2 (ja) * 2006-04-20 2008-11-12 日東電工株式会社 配線回路基板
JP4187757B2 (ja) 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
JP4916235B2 (ja) 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板
JP4693748B2 (ja) * 2006-10-30 2011-06-01 日東電工株式会社 配線回路基板の製造方法
JP4866787B2 (ja) 2007-05-11 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
US20110109203A1 (en) * 2009-11-06 2011-05-12 The Trustees Of Princeton University Flexible piezoelectric structures and method of making same
US8542465B2 (en) 2010-03-17 2013-09-24 Western Digital Technologies, Inc. Suspension assembly having a microactuator electrically connected to a gold coating on a stainless steel surface
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
US8665567B2 (en) 2010-06-30 2014-03-04 Western Digital Technologies, Inc. Suspension assembly having a microactuator grounded to a flexure
US9232634B2 (en) 2011-01-17 2016-01-05 Canon Components, Inc. Flexible circuit board for mounting light emitting element, illumination apparatus, and vehicle lighting apparatus
JP5864954B2 (ja) * 2011-08-26 2016-02-17 新光電気工業株式会社 基材
WO2013142711A1 (en) * 2012-03-22 2013-09-26 Hutchinson Technology Incorporated Ground feature for disk drive head suspension flexures
JP2013150019A (ja) * 2013-05-08 2013-08-01 Canon Components Inc フレキシブル回路基板
US8896969B1 (en) 2013-05-23 2014-11-25 Hutchinson Technology Incorporated Two-motor co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffeners
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9318136B1 (en) 2014-12-22 2016-04-19 Hutchinson Technology Incorporated Multilayer disk drive motors having out-of-plane bending
US9296188B1 (en) 2015-02-17 2016-03-29 Hutchinson Technology Incorporated Partial curing of a microactuator mounting adhesive in a disk drive suspension
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
US9646638B1 (en) 2016-05-12 2017-05-09 Hutchinson Technology Incorporated Co-located gimbal-based DSA disk drive suspension with traces routed around slider pad
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207699A (ja) * 1982-05-28 1983-12-03 株式会社日立製作所 配線回路基板の製造方法
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
JPH067074Y2 (ja) 1987-09-11 1994-02-23 日本鋼管株式会社 鉄骨柱脚部構造
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JPH05218660A (ja) 1992-01-31 1993-08-27 Hitachi Aic Inc 多層配線板の製造方法
JPH0613754A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 多層配線基板の製造方法
JPH08153940A (ja) 1994-11-25 1996-06-11 Kanegafuchi Chem Ind Co Ltd フレキシブル回路基板
JPH11340471A (ja) 1998-05-25 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2001328199A (ja) 2000-05-18 2001-11-27 Bridgestone Corp 積層膜
US6669871B2 (en) 2000-11-21 2003-12-30 Saint-Gobain Ceramics & Plastics, Inc. ESD dissipative ceramics
JP2002222578A (ja) 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586046B2 (en) 2005-09-05 2009-09-08 Nitto Denko Corporation Wired circuit board
CN1929715B (zh) * 2005-09-05 2010-05-19 日东电工株式会社 配线电路基板
CN101068451B (zh) * 2006-05-01 2011-03-23 日东电工株式会社 布线电路板
US8053674B2 (en) 2006-08-04 2011-11-08 Nitto Denko Corporation Wired circuit board
CN101119610B (zh) * 2006-08-04 2012-11-21 日东电工株式会社 布线电路基板
CN101287334B (zh) * 2007-04-12 2010-09-15 环宇真空科技股份有限公司 高导热电路基板的制作方法
CN101351084B (zh) * 2007-07-16 2010-10-13 欣兴电子股份有限公司 电路板及电路板的金属表面处理工艺
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法
CN103476197A (zh) * 2013-07-22 2013-12-25 北大方正集团有限公司 一种印制电路板的制作方法以及印制电路板
CN103476197B (zh) * 2013-07-22 2016-04-27 北大方正集团有限公司 一种印制电路板的制作方法以及印制电路板

Also Published As

Publication number Publication date
CN1610486B (zh) 2011-05-18
JP2004335700A (ja) 2004-11-25
US20040221447A1 (en) 2004-11-11
US7556719B2 (en) 2009-07-07
JP3964822B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
CN1610486A (zh) 制造布线电路板的方法
CN101031183A (zh) 带电路的悬挂基板
CN1769985A (zh) 铜合金薄膜、铜合金溅射靶和平板显示器
CN1271701C (zh) 有孔内部部件的涂覆方法及有孔内部部件
CN1874651A (zh) 布线电路基板及其制造方法
KR101344990B1 (ko) 도전성 내플라즈마 부재
CN101040571A (zh) 2层挠性基板及其制造方法
CN1320608C (zh) 蚀刻剂及蚀刻方法
CN1788336A (zh) 隔离膜的形成方法及电极膜的形成方法
CN1762039A (zh) 利用含氢自由基清洁自生氧化物的方法和设备
CN1132964A (zh) 声表面波组件及其制造方法
CN1683237A (zh) 臭氧发生装置
CN1229914C (zh) 弹性表面波器件及其制造方法
CN1110844C (zh) 阻挡层的形成方法
CN1254173A (zh) 场致发射型电子源及其制造方法以及用该电子源的显示器
CN1144274C (zh) 半导体器件制造设备和半导体器件制造方法
CN101060048A (zh) 电子发射装置、电子源、图像显示设备及制造电子发射装置的方法
CN1135606C (zh) 干式腐蚀方法
CN1822372A (zh) 显示器和用于制备该显示器的溅射靶
CN1391242A (zh) 金属膜及其制备方法,层压陶瓷电子元件及其制备方法
CN1650417A (zh) 半导体器件及其制造方法
CN1946265A (zh) 制作布线电路板的工艺
CN1326219A (zh) 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法
CN1929715A (zh) 配线电路基板
CN1292454C (zh) 等离子体处理方法以及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20160507