JP4249360B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP4249360B2
JP4249360B2 JP2000035410A JP2000035410A JP4249360B2 JP 4249360 B2 JP4249360 B2 JP 4249360B2 JP 2000035410 A JP2000035410 A JP 2000035410A JP 2000035410 A JP2000035410 A JP 2000035410A JP 4249360 B2 JP4249360 B2 JP 4249360B2
Authority
JP
Japan
Prior art keywords
wiring
layer
circuit board
circuit
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000035410A
Other languages
English (en)
Other versions
JP2001196710A (ja
Inventor
成紀 森田
泰人 大脇
忠男 大川
利彦 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000035410A priority Critical patent/JP4249360B2/ja
Priority to US09/695,904 priority patent/US6380493B1/en
Priority to CN00132339.3A priority patent/CN1235450C/zh
Publication of JP2001196710A publication Critical patent/JP2001196710A/ja
Application granted granted Critical
Publication of JP4249360B2 publication Critical patent/JP4249360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Structure Of Printed Boards (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路基板およびその製造方法、詳しくは、回路付サスペンション基板として好適に用いられる回路基板およびその製造方法に関する。
【0002】
【従来の技術】
従来より、フレキシブル配線板などの回路基板は、例えば、図15に示すように、絶縁体からなるベース層101と、そのベース層101の上に、所定の回路パターンとして形成される導体層102と、その回路パターンの上方、および、回路パターンとして形成される各配線の間のベース層101の上を被覆する、絶縁体からなるカバー層103とによって構成されており、電子機器などの分野において広く用いられている。
【0003】
また、近年、電子機器の分野では、大量の情報を、高速に伝達して、高速に処理する必要がますます増大しており、それに対応して、フレキシブル配線板などの回路基板、とりわけ、ハードディスクドライブの磁気ヘッドを実装する回路付サスペンション基板などにおいては、高周波電気信号を、高速に伝達することが求められている。
【0004】
【発明が解決しようとする課題】
しかし、回路基板における、回路パターンとして形成される各配線間の静電容量が大きいと、それに従って回路の伝播定数が大きくなり、伝送速度の遅延を来して、高周波電気信号を、高速に伝達することができなくなる。
【0005】
各配線間の静電容量を小さくするには、各配線間の間隔を広くするか、あるいは、ベース層およびカバー層として用いられる絶縁体の誘電率を下げることが考えられる。しかし、各配線間の間隔を広くすると、インダクタンスが大きくなるため、やはり伝播定数が大きくなってしまい、また、回路パターンにおけるデザイン上の制限を受けることになる。また、絶縁体の誘電率を下げることは、材料物性上の限界がある。
【0006】
本発明は、このような事情に鑑みなされたもので、その目的とするところは、高周波電気信号を高速に伝達することのできる、高周波特性の良好な回路パターンを有する回路基板およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明の回路基板の製造方法は、絶縁体からなるベース層を形成する工程、前記ベース層の上に、回路パターンとして形成される複数の配線を有する導体層を形成する工程、感光性樹脂の前駆体の溶液を、前記ベース層の上に、前記導体層を被覆するように塗工することにより、前記感光性樹脂の前駆体の被膜を形成する工程、前記被膜を、露光および現像し、加熱および硬化させることにより、樹脂からなるカバー層を、各前記配線の間に空気層が介在され、かつ、前記配線の上面を被覆し、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有する側面を被覆しないパターンで形成する工程を備えていることを特徴としている。
【0008】
また、前記カバー層を形成する工程では、前記カバー層を、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有していない側面を被覆するパターンで形成することが好ましい。
また、本発明の回路基板の製造方法は、絶縁体からなるベース層を形成する工程、前記ベース層の上に、回路パターンとして形成される複数の配線を有する導体層を形成する工程、感光性樹脂の前駆体の溶液を、前記ベース層の上に、前記導体層を被覆するように塗工することにより、前記感光性樹脂の前駆体の被膜を形成する工程、前記被膜を、露光および現像し、加熱および硬化させることにより、樹脂からなるカバー層を、前記各配線の上面および両側面を被覆し、各配線間における前記ベース層の上を被覆しないパターンで形成する工程を備えていることを特徴としている。
また、本発明の回路基板の製造方法では、前記感光性樹脂の前駆体が、ポリアミック酸樹脂であり、前記カバー層が、ポリイミド樹脂からなることが好ましい。
また、本発明の回路基板の製造方法では、前記カバー層の厚みが、2〜50μmであることが好ましい。
また、本発明の回路基板の製造方法では、上記した回路基板の製造方法により得られる回路基板が、回路付サスペンション基板として用いられることが好ましい。
【0009】
また、本発明の回路基板は、絶縁体からなるベース層と、そのベース層の上に所定の回路パターンとして形成される導体層とを備える回路基板であって、前記回路パターンにおける複数の配線の間に、空気層が介在され、前記配線の上面を被覆する樹脂からなるカバー層を備え、前記カバー層は、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有する側面を被覆しないことを特徴としている。
また、本発明の回路基板では、前記カバー層は、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有していない側面被覆することが好ましい。
【0010】
また、本発明の回路基板では、前記カバー層が、ポリイミド樹脂からなることが好ましい。
また、本発明の回路基板では、前記カバー層の厚みが、2〜50μmであることが好ましい。
【0011】
そして、このような回路基板は、回路付サスペンション基板として好適に用いられる。
【0012】
【発明の実施の形態】
本発明の回路基板は、絶縁体からなるベース層と、そのベース層の上に所定の回路パターンとして形成される導体層とを備えており、例えば、フレキシブル配線板や、フレキシブル配線板を有する基板、例えば、フレキシブル配線板がステンレス箔などの支持基板に一体として形成されている回路付サスペンション基板などが挙げられる。
【0013】
ベース層を形成するための絶縁体としては、回路基板、とりわけフレキシブル配線板の絶縁体として使用できるものであれば、特に制限されることなく使用することができ、このような絶縁体としては、例えば、ポリイミド系樹脂、アクリル系樹脂、ポリエーテルニトリル系樹脂、ポリエーテルスルホン系樹脂、ポリエチレンテレフタレート系樹脂、ポリエチレンナフタレート系樹脂、ポリ塩化ビニル系樹脂などの合成樹脂が挙げられる。これらのうち、耐熱性、寸法安定性、電気特性、機械的特性などを考慮すると、好ましくは、ポリイミド系樹脂、アクリル系樹脂が挙げられ、さらに好ましくは、ポリイミド系樹脂が挙げられる。
【0014】
また、回路パターンとして形成される導体層は、導体からなり、そのような導体としては、回路基板、とりわけフレキシブル配線板の導体として使用できるものであれば、特に制限されることなく使用することができる。そのような導体としては、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などが挙げられる。好ましくは、銅が挙げられる。
【0015】
そして、本発明の回路基板は、例えば、絶縁体をフィルム状に成形することによりベース層を形成した後、そのベース層の表面に、導体層を、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法などの公知のパターンニング法によって、所定の回路パターンとして形成すればよい。
【0016】
サブトラクティブ法では、まず、ベース層の表面の全面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、所定の回路パターンに対応させてエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去するようにする。
【0017】
また、アディティブ法では、まず、ベース層の上に、所定の回路パターンと逆パターンでめっきレジストを形成して、次いで、ベース層におけるめっきレジストが形成されていない表面に、めっきにより、所定の回路パターンとして導体層を形成し、その後に、めっきレジストを除去するようにする。
【0018】
また、セミアディティブ法では、まず、ベース層の上に下地となる導体の薄膜を形成して、次いで、この下地の上に、所定の回路パターンと逆パターンでめっきレジストを形成した後、下地におけるめっきレジストが形成されていない表面に、めっきにより、所定の回路パターンとして導体層を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた下地を除去するようにする。
【0019】
なお、ベース層の厚みは、例えば、4μm以上、好ましくは、5〜50μmであり、また、導体層の厚みは、例えば、2〜100μm、好ましくは、5〜50μmである。
【0020】
そして、本発明の回路基板は、このようにして形成される回路パターンにおける少なくとも2つの配線の間に空気層が介在されているか、あるいは、各配線は絶縁体からなるカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されないように構成されている。
【0021】
すなわち、フレキシブル配線板などの回路基板は、通常、このようにして形成される回路パターンが、絶縁体からなるカバー層によって被覆されており、回路パターンにおける各配線の間には、このカバー層が介在されるように形成されているが、本発明の回路基板では、このようなカバー層が、回路パターンにおける各配線の間に介在されないよう形成されているか、または、各配線はカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されないように構成されている。
【0022】
なお、本発明の回路基板において、回路パターンとして形成される配線は、例えば、その幅が、5〜1000μm、好ましくは、10〜500μmであり、その配線間の間隔が、5〜1000μm、好ましくは、10〜500μmである。
【0023】
このような本発明の回路基板の参考となる回路基板としては、より具体的には、例えば、ベース層の上に所定の回路パターンとして形成された導体層が、カバー層によって全く被覆されていない態様のものが含まれる。また、本発明の回路基板としては、ベース層の上に所定の回路パターンとして形成された導体層が、カバー層によって被覆されてはいるが、互いに隣り合う各配線の間には、そのカバー層が介在されないように形成されている態様のもの、さらには、ベース層の上に所定の回路パターンとして形成された導体層が、カバー層によって被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されていない態様のものが含まれる。
【0024】
ベース層の上に所定の回路パターンとして形成された導体層が、カバー層によって全く被覆されていない態様の回路基板は、より具体的には、例えば、図1に示される態様のものが例示される。すなわち、図1に示す回路基板では、ベース層1の上に所定の回路パターンとして導体層2が形成されているのみの構成であり、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線2a、2b、2c、2dからなり、その各配線2a、2b、2c、2dの間の空間には、カバー層が介在されておらず、空気層が介在されている。
【0025】
このような態様の回路基板は、ベース層の上に所定の回路パターンとして導体層を形成するのみで形成することができ、その導体層をカバー層によって被覆しなければよい。
【0026】
また、ベース層の上に所定の回路パターンとして形成された導体層が、カバー層によって被覆されてはいるが、そのカバー層が互いに隣り合う各配線の間には介在されないようにして形成されている態様の回路基板は、例えば、回路パターンとして形成されている各配線の上面のみが、絶縁体からなるカバー層により被覆されている態様のものが含まれる。そのような態様の回路基板は、より具体的には、例えば、図2に示される態様のものが例示される。すなわち、図2に示す回路基板では、ベース層1の上に所定の回路パターンとして導体層2が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線2a、2b、2c、2dからなり、その各配線2a、2b、2c、2dの上面のみがカバー層3により被覆され、各配線2a、2b、2c、2dの間の空間には、カバー層が介在されておらず、空気層が介在されている。
【0027】
このように、各配線2a、2b、2c、2dの上面が、絶縁体からなるカバー層3により被覆されていると、例えば、実装時や組み付け時において、各配線2a、2b、2c、2dの上方から加わる物理的な外力などから、各配線2a、2b、2c、2dを保護することができ、そのような外力に対する各配線2a、2b、2c、2dの損傷を防止して、回路基板の耐久性を向上させることができる。
【0028】
なお、図2に示す態様の回路基板では、すべての配線2a、2b、2c、2dの上面がカバー層3によって被覆されているが、上方からの外力などが加わりやすい任意の配線2a、2b、2c、2dの上面のみを、カバー層3によって被覆するようにしてもよい。また、図2に示す態様の回路基板では、各配線2a、2b、2c、2dの上面のカバー層3が、上面全体を被覆するように示されているが、全体もしくは部分的に被覆するようにしてもよい。
【0029】
さらに、このような態様の回路基板においては、例えば、回路パターンのうち、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線の、その隣り合う配線を有していない側面に、絶縁体からなるカバー層が形成されていてもよい。
【0030】
そのような態様の回路基板は、より具体的には、例えば、図3に示される態様のものが例示される。すなわち、図3に示す回路基板では、ベース層1の上に所定の回路パターンとして導体層2が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線2a、2b、2c、2dからなり、その各配線2a、2b、2c、2dの上面がカバー層3により被覆されるとともに、その両端に位置する配線2aおよび2dにおける、回路基板の外側に向かう側面4aおよび4dがカバー層3により被覆されており、各配線2a、2b、2c、2dの間の空間には、カバー層が介在されておらず、空気層が介在されている。
【0031】
このように、各配線2aおよび2dの側面が、絶縁体からなるカバー層3により被覆されていると、例えば、実装時や組み付け時において、回路基板の側方から加わる物理的な外力などから、各配線2a、2b、2c、2dを保護することができ、そのような外力に対する各配線2a、2b、2c、2dの損傷を防止して、回路基板の耐久性を向上させることができる。なお、この図3に示す態様の回路基板でも、図2に示す態様の回路基板と同様に、各配線2a、2b、2c、2dの上面のカバー層3を、全体もしくは部分的に被覆するようにしてもよい。
【0032】
また、本発明の回路基板では、少なくとも2つの配線の間に、空気層が介在されていればよく、言い換えると、すべての配線の間に空気層が介在されている必要はなく、例えば、図4に示すように、両端に位置する配線2aおよび2dにおける、回路基板の外側に向かう側面4aおよび4dに、カバー層が被覆されるのみならず、その両端に位置する配線2aおよび2dよりも内側に位置する配線2bおよび2cにおける、回路基板の内側に向かう側面5bおよび5cが、カバー層3により被覆されているようなものであってもよい。この場合には、配線2aおよび2bと、配線2cおよび2dとの間の空間には、カバー層が介在されておらず、空気層が介在されているが、配線2bおよび2cとの間の空間には、カバー層が介在されている。なお、この図4に示す態様の回路基板でも、図2に示す態様の回路基板と同様に、各配線2a、2b、2c、2dの上面のカバー層3を、全体もしくは部分的に被覆するようにしてもよい。
【0033】
さらに、本発明の回路基板は、各配線はカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されていない態様のものも含まれる。すなわち、この態様においては、各配線の間には、カバー層が介在されるが、各配線間におけるベース層の上には、カバー層が被覆されていない。
【0034】
そのような態様の回路基板は、より具体的には、例えば、図5に示される態様のものが例示される。すなわち、図5に示す回路基板では、ベース層1の上に所定の回路パターンとして導体層2が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線2a、2b、2c、2dからなり、その各配線2a、2b、2c、2dの上面がカバー層3により被覆されるとともに、その各配線2a、2b、2c、2dの両側面(すなわち、両端に位置する配線2aおよび2dにおける、外側に向かう側面4aおよび4d、および、内側に向かう側面6aおよび6dと、その両端に位置する配線2aおよび2dよりも内側に位置する配線2bおよび2cにおける、内側に向かう側面5bおよび5c、および、外側に向かう側面7bおよび7c)も、カバー層3により被覆されている。そして、これら各配線2a、2b、2c、2dの間における、ベース層1の上には、カバー層3が被覆されていない。
【0035】
このように、各配線2a、2b、2c、2dの間において、ベース層1の上にカバー層3を被覆しないようにすれば、従来の回路基板(例えば、図15に示すようなフレキシブル配線板)に比べて、カバー層の容積をより小さくすること、言い換えれば、空気層をより大きくすることができる。また、各配線2a、2b、2c、2dの上面および両側面が、絶縁体からなるカバー層3により被覆されるので、例えば、実装時や組み付け時において、回路基板の上方および側方から加わる物理的な外力などから、各配線2a、2b、2c、2dをより一層有効に保護することができる。その結果、そのような外力に対する各配線2a、2b、2c、2dの損傷を防止して、回路基板の耐久性を向上させることができる。
【0036】
なお、以上に述べた種々の態様において、カバー層を形成するための絶縁体としては、ベース層の絶縁体として上記した合成樹脂が挙げられ、好ましくは、ポリイミド系樹脂が挙げられる。また、カバー層の厚みは、例えば、2〜1000μm、好ましくは、3〜50μmである。また、カバー層によって、所定の回路パターンとして形成される導体層、すなわち各配線を被覆するには、印刷法や写真法などの公知のパターンニング法を用いて所定の位置にカバー層を形成すればよい。より具体的には、例えば、絶縁体として上記した合成樹脂のうち、感光性の合成樹脂を用いて、その感光性の合成樹脂を、所定の回路パターンとして形成される導体層およびベース層の上に塗工した後、その塗工された感光性の合成樹脂を、所定のパターンのフォトマスクを介して、露光させ、次いで、現像することにより、所定の位置にカバー層を形成すればよい。
【0037】
このようにして形成される本発明の回路基板では、各配線の間に、絶縁体からなるカバー層が介在されずに、空気層が介在されているか、あるいは、各配線は絶縁体からなるカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されないように構成されているので、その各配線の間の誘電率を下げることができる。その結果、その各配線の間の静電容量が小さくなるため、回路パターンの高周波特性を向上させることができる。したがって、このような回路パターンを有する回路基板は、高周波電気信号を高速に伝達することのできる回路基板として有効に用いることができる。
【0038】
とりわけ、本発明の回路基板を、ハードディスクドライブの磁気ヘッドを実装する回路付サスペンション基板として用いれば、磁気ヘッドにより読み書きされる大量の情報を、高速に伝達することができる。
【0039】
次に、本発明の回路基板を、そのような回路付サスペンション基板として用いる、具体的な態様について詳述する。
【0040】
図6は、本発明の回路基板が、回路付サスペンション基板として用られている、一実施形態の斜視図である。
【0041】
図6において、この回路付サスペンション基板11は、ハードディスクドライブの磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ヘッドと磁気ディスクとが相対的に走行する時の空気流に抗して、磁気ディスクとの間に微小な間隔を保持しながら支持するものである。このような回路付サスペンション基板11は、長手方向に延びる支持基板12の上に、ベース層13が形成されており、そのベース層13の上に、所定の回路パターンとして形成される導体層14が形成されている。なお、この回路パターンは、互いに所定の間隔を隔てて平行状に配置される複数の配線14a、14b、14c、14dによって構成されている。支持基板12の先端部には、その支持基板12への切り込みによって、磁気ヘッドを実装するためのジンバル15が形成されている。また、その支持基板12の先端部には、磁気ヘッドと各配線14a、14b、14c、14dとを接続するための磁気ヘッド側接続端子16が形成されるとともに、支持基板12の後端部には、外部の回路と各配線14a、14b、14c、14dとを接続するための外部側接続端子17が形成されている。
【0042】
そして、この回路付サスペンション基板11では、例えば、図7に示す図6のA−A線断面図に示されるように、各配線14a、14b、14c、14dの上面のみが、カバー層18により被覆されており、各配線14a、14b、14c、14dの間の空間には、カバー層18が介在されておらず、空気層が介在されている。なお、図6では、後述する下地20および金属薄膜22は省略されている。
【0043】
次に、このような回路付サスペンション基板11を製造する一方法について、図8〜図10を参照して詳述する。
【0044】
まず、図8に示すように、支持基板12を用意して、その支持基板12の上に、所定のパターンでベース層13を形成する。支持基板12としては、ステンレス箔などの金属箔または金属板が好ましく用いられ、その厚さが、10〜60μm、さらには、15〜30μm、その幅が、50〜500mm、さらには、125〜300mmのものが好ましく用いられる。また、ベース層13としては、感光性の合成樹脂が好ましく用いられ、感光性ポリイミド樹脂がさらに好ましく用いられる。
【0045】
そして、例えば、感光性ポリイミド樹脂を用いて、支持基板12の上に、所定のパターンでベース層13を形成する場合には、まず、図8(a)に示すように、予め用意された支持基板12上に、図8(b)に示すように、感光性ポリイミド樹脂の前駆体(ポリアミック酸樹脂)の溶液を、その支持基板12の全面に塗工した後、例えば、60〜150℃、好ましくは、80〜120℃で加熱することにより、感光性ポリイミド樹脂の前駆体の被膜13aを形成する。
【0046】
次に、図8(c)に示すように、その被膜13aを、フォトマスク24を介して露光させ、必要により露光部分を所定の温度に加熱した後、現像することにより、被膜13aを所定のパターンとする。なお、フォトマスク24を介して照射する照射線は、その露光波長が、300〜450nm、好ましくは、350〜420nmであることが好ましく、その露光積算光量が、100〜5000mJ/cm2 、さらには、200〜3000mJ/cm2 であることが好ましい。また、照射された被膜13aの露光部分は、例えば、130℃以上150℃未満で加熱することにより、次の現像処理において可溶化(ポジ型)し、また、例えば、150℃以上180℃以下で加熱することにより、次の現像処理において不溶化(ネガ型)する。また、現像は、例えば、アルカリ現像液などの公知の現像液を用いて、浸漬法やスプレー法などの公知の方法により行なえばよい。なお、この方法においては、ネガ型でパターンを得ることが好ましく、図8においては、ネガ型でパターンニングする態様として示されている。
【0047】
そして、図8(d)に示すように、このようにしてパターン化されたポリイミド樹脂の前駆体の被膜13aを、例えば、最終的に250℃以上に加熱することによって、硬化(イミド化)させ、これによって、感光性ポリイミドからなるベース層13を所定のパターンで形成する。
【0048】
次いで、図9に示すように、このベース層13の上に、所定の回路パターンで導体層14を形成する。所定の回路パターンで導体層14を形成するには、セミアディティブ法が好ましく用いられる。すなわち、まず、図9(a)に示すように、支持基板12およびベース層13の全面に、下地20となる導体の薄膜を形成する。下地20の形成は、真空蒸着法、とりわけ、スパッタ蒸着法が好ましく用いられる。また、下地20となる導体は、クロムや銅などが好ましく用いられる。より具体的には、例えば、支持基板12およびベース層13の全面に、クロム薄膜と銅薄膜とをスパッタ蒸着法によって、順次に形成することが好ましい。なお、クロム箔膜の厚みが、100〜600Å、銅薄膜の厚みが、500〜2000Åであることが好ましい。
【0049】
次いで、図9(b)に示すように、その下地20の上に、所定の回路パターンと逆パターンのめっきレジスト21を形成する。めっきレジスト21は、例えば、ドライフィルムレジストなどを用いて公知の方法により、所定のレジストパターンとして形成すればよい。次いで、図9(c)に示すように、ベース層13におけるめっきレジスト21が形成されていない部分に、電解めっきにより、所定の回路パターンの導体層14を形成する。電解めっきとしては、電解銅めっきが好ましく用いられる。なお、この回路パターンは、上記したように、互いに所定の間隔を隔てて平行状に配置される、複数の配線14a、14b、14c、14dパターンとして形成する。導体層14の厚みは、例えば、2〜50μm、好ましくは、5〜30μmであり、各配線14a、14b、14c、14dの幅は、例えば、5〜500μm、好ましくは、10〜200μmであり、各配線14a、14b、14c、14d間の間隔は、例えば、5〜500μm、好ましくは、10〜200μmである。
【0050】
そして、図9(d)に示すように、めっきレジスト21を、例えば、化学エッチング(ウェットエッチング)などの公知のエッチング法、または剥離によって除去した後、図9(e)に示すように、めっきレジスト21が形成されていた下地20を、同じく、化学エッチング(ウェットエッチング)など公知のエッチング法により除去する。これによって、ベース層13の上に、導体層14が所定の回路パターンとして形成される。
【0051】
次いで、図10に示すように、各配線14a、14b、14c、14dの表面を金属被膜22により保護した後、各配線14a、14b、14c、14dの上面を、カバー層18により被覆する。すなわち、まず、図10(a)に示すように、各配線14a、14b、14c、14dの表面、および、支持基板12の表面に、金属被膜22を形成する。この金属被膜22は、無電解ニッケルめっきによって、硬質のニッケル薄膜として形成することが好ましく、その厚みは、各配線14a、14b、14c、14dの表面が露出しない程度であればよく、例えば、0.05〜0.2μm程度であればよい。
【0052】
そして、例えば、感光性ポリイミド樹脂を用いて、カバー層18を形成する場合には、図10(b)に示すように、ベース層13および金属薄膜22の上に、感光性ポリイミド樹脂の前駆体(ポリアミック酸樹脂)の溶液を、その金属薄膜22の全面に塗工した後、例えば、60〜150℃、好ましくは、80〜120℃で加熱することにより、感光性ポリイミド樹脂の前駆体の被膜18aを形成する。
【0053】
次に、図10(c)に示すように、その被膜18aを、フォトマスク25を介して露光させ、必要により露光部分を所定の温度に加熱した後、現像することにより、被膜18aによって、各配線14a、14b、14c、14dの上面が被覆されるようにパターン化する。この露光および現像の条件は、ベース層13を露光および現像する条件と同様の条件でよい。また、ネガ型でパターンを得ることが好ましく、図10においては、ネガ型でパターンニングする態様として示されている。
【0054】
そして、このようにしてパターン化されたポリイミド樹脂の前駆体の被膜18aを、図10(d)に示すように、例えば、最終的に250℃以上に加熱することによって、硬化(イミド化)させ、これによって、感光性ポリイミドからなるカバー層18を、各配線14a、14b、14c、14dの上面のみに形成する。
【0055】
次いで、図10(e)に示すように、支持基板12の上に形成されている金属薄膜22を剥離する。
【0056】
なお、磁気ヘッド側接続端子16および外部側接続端子17は、図には示していないが、カバー層18の形成において、各端子部分がカバー層18によって被覆されないようにしておき、支持基板12の上に形成されている金属薄膜22を剥離する時に、同時に、各端子部分の金属薄膜22を剥離した後、露出する導体層14の表面を、電解ニッケルめっきと電解金めっきとを順次行なうことにより形成する。なお、ニッケルめっき層および金めっき層の厚さは、いずれも、0.2〜5μm程度であることが好ましい。
【0057】
そして、電解ニッケルめっきおよび電解金めっきに用いためっきリードを、化学エッチングなどにより除去し、支持基板12を、化学エッチングなど公知の方法によって、所定の形状に切り抜き、洗浄および乾燥することにより、図6に示すような回路付サスペンション基板11を得る。
【0058】
なお、以上に述べた回路付サスペンション基板11では、図7に示されるように、各配線14a、14b、14c、14dの上面のみがカバー層18により被覆されているが、本発明の回路基板が適用される回路付サスペンションは、少なくとも2つの配線の間に、空気層が介在されるように形成されているか、あるいは、各配線は絶縁体からなるカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されないように構成されていればよく、例えば、図12に示すように、各配線14a、14b、14c、14dの上面、および、その両端に位置する配線14aおよび14dにおける回路付サスペンション基板11の外側に向かう側面15aおよび15dが、カバー層18により被覆されている態様のもの、または、図13に示すように、各配線14a、14b、14c、14dの上面と、両端に位置する配線14aおよび14dにおける回路付サスペンション基板11の外側に向かう側面19aおよび19dと、その両端に位置する配線14aおよび14dよりも内側に位置する配線14bおよび14cにおける回路付サスペンション基板11の内側に向かう側面23bおよび23cとが、カバー層18により被覆されている態様のもの、さらには、図14に示すように、各配線14a、14b、14c、14dの上面および両側面(すなわち、両端に位置する配線14aおよび14dにおける、外側に向かう側面19aおよび19d、および、内側に向かう側面26aおよび26dと、その両端に位置する配線14aおよび14dよりも内側に位置する配線14bおよび14cにおける、内側に向かう側面23bおよび23c、および、外側に向かう側面27bおよび27c)が、カバー層18により被覆されており、かつ、これら各配線14a、14b、14c、14dの間における、ベース層13の上には、カバー層18が被覆されていない態様のものなど、いずれの態様のものであってもよい。
【0059】
なお、図11〜図14では、上記した下地20および金属薄膜22が省略されている。また、図11〜図13では、各配線14a、14b、14c、14dの上面のカバー層18が、上面全体を被覆するように示されているが、全体もしくは部分的に被覆するようにしてもよい。
【0060】
【実施例】
以下に実施例、参考実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例、参考実施例および比較例に限定されることはない。
1)実施例1
厚さ25μmのステンレス箔の上に、ポリアミック酸樹脂の溶液を塗工した後、80℃で加熱することにより、ポリアミック酸樹脂の被膜を形成し、次いで、被膜をフォトマスクを介して露光(350〜420nm、2000mJ/cm)させ、露光部分を180℃に加熱した後、アルカリ現像液を用いて現像することにより、その被膜をネガ型の画像でパターン化した。次いで、パターン化されたポリアミック酸樹脂の被膜を、360℃で加熱して、硬化(イミド化)させ、これによって、厚さ15μmの感光性ポリイミドからなるベース層を所定のパターンで形成した。
【0061】
次いで、ステンレス箔およびベース層の全面に、厚さ400Åのクロム薄膜と厚さ1000Åの銅薄膜とをスパッタ蒸着法によって順次形成した後、所定の回路パターンと逆パターンのめっきレジストを、ドライフィルムレジストを用いて形成し、そして、電解銅めっきにより、ベース層におけるめっきレジストが形成されていない部分に、所定の回路パターンの導体層を形成した。その後、めっきレジストを、化学エッチングによって除去した後、めっきレジストが形成されていたクロム薄膜および銅薄膜を、化学エッチングにより除去した。なお、この回路パターンは、厚さ20μmで、そのパターンが、各配線の幅20μm、各配線間の間隔が30μmの、互いに所定の間隔を隔てて平行状に配置される、4本の配線パターンとした。
【0062】
次いで、各配線の表面、および、ステンレス箔の表面に、無電解ニッケルめっきによって、厚さ0.1μmの硬質のニッケル薄膜を形成した後、ニッケル薄膜およびベース層の上に、ポリアミック酸樹脂の溶液を塗工した後、80℃で加熱することにより、ポリアミック酸樹脂の被膜を形成し、次いで、被膜をフォトマスクを介して露光(350〜420nm、1500mJ/cm2 )させ、露光部分を180℃に加熱した後、アルカリ現像液を用いて現像することにより、この被膜によって、各配線の上面が被覆されるようにパターン化した。次いで、パターン化されたポリアミック酸樹脂の被膜を、360℃で加熱して、硬化(イミド化)させ、これによって、厚さ3μmの感光性ポリイミドからなるカバー層を、各配線の上面に形成した。なお、このカバー層の形成においては、導体層における磁気ヘッド側接続端子および外部側接続端子とされる部分には、カバー層を被覆しないようにした。
【0063】
その後、ステンレス箔の表面と、磁気ヘッド側接続端子および外部側接続端子とされる部分とに形成されているニッケル薄膜を剥離し、磁気ヘッド側接続端子および外部側接続端子とされる部分に、電解ニッケルめっきと電解金めっきとを順次行なうことにより、厚さ1μmのニッケルめっき層および厚さ1μmの金めっき層を形成した後、電解ニッケルめっきおよび電解金めっきに用いためっきリードを、化学エッチングにより除去し、ステンレス箔を、化学エッチングによって、所定の形状に切り抜き、洗浄および乾燥することにより、回路付サスペンション基板を作製した。なお、この実施例1の回路付サスペンション基板は、図7に示される態様に相当する。
【0064】
実施例2
回路パターンにおける各配線の上面、および、その両端に位置する2本の配線における回路付サスペンション基板の外側に向かう側面にカバー層を形成したこと以外は、実施例1と同様の操作により、回路付サスペンション基板を作製した。なお、この実施例2の回路付サスペンション基板は、図12に示される態様に相当する。
【0065】
実施例3
回路パターンにおける各配線の上面と、その両端に位置する2本の配線における回路付サスペンション基板の外側に向かう側面と、その両端に位置する2本の配線よりも内側に位置する2本の配線における回路付サスペンション基板の内側に向かう側面とにカバー層を形成したこと以外は、実施例1と同様の操作により、回路付サスペンション基板を作製した。なお、この実施例3の回路付サスペンション基板は、図13に示される態様に相当する。
【0066】
参考実施例1
各配線の上面にカバー層を形成しなかったこと以外は、実施例1と同様の操作により、回路付サスペンション基板を作製した。なお、この参考実施例1の回路付サスペンション基板は、図11に示される態様に相当する。
【0067】
実施例
回路パターンにおける各配線の上面および両側面にカバー層を形成したこと以外は、実施例1と同様の操作により、回路付サスペンション基板を作製した。なお、この実施例の回路付サスペンション基板は、図14に示される態様に相当する。
【0068】
比較例1
各配線の上面およびベース層の上に、各配線の間を被覆するようにカバー層を形成したこと以外は、実施例1と同様の操作により、回路付サスペンション基板を作製した。なお、この比較例1の回路付サスペンション基板は、図16に示される態様に相当する。すなわち、図16においては、支持基板12の上に、ベース層13が形成されており、そのベース層13の上に、所定の回路パターン(互いに所定の間隔を隔てて平行状に配置される複数の配線14a、14b、14c、14d)としての導体層14が形成されており、その各配線14a、14b、14c、14dの間および上方が、カバー層18によって被覆されている。
【0069】
評価
以下の方法によって、実施例1〜4、参考実施例1および比較例1の回路付サスペンション基板における各配線間の静電容量を測定した。
【0070】
測定方法:ヒューレットパッカード社製ベクトルネットワークアナライザHP8722Dにカスケードマイクロテック社製プローブACP40を組み合わせた装置を用いて、4本の配線14a、14b、14c、14dのうち、配線14a−14b間、および、配線14c−14d間の配線間静電容量(pF)を測定し、その平均値を算出した。その結果を表1に示す。
【0071】
【表1】
Figure 0004249360
【0072】
表1から明らかなように、比較例1に比べて実施例1〜4および参考実施例1では、低い配線間静電容量(pF)を示していることがわかる。
【0073】
【発明の効果】
以上述べたように、本発明の回路基板によれば、各配線の間に、空気層が介在されているか、あるいは、各配線は絶縁体からなるカバー層により被覆されてはいるが、各配線間におけるベース層の上には、カバー層が被覆されないように構成されているので、その各配線の間の誘電率を下げることができる。その結果、その各配線の間の静電容量が小さくなるため、回路パターンの高周波特性を向上させることができる。したがって、このような回路パターンを有する回路基板は、高周波電気信号を高速に伝達することのできる回路基板として有効に用いることができる。
【0074】
また、回路パターンとして形成されている各配線の上面が、絶縁体からなるカバー層により被覆されていると、例えば、実装時や組み付け時において、各配線の上方から加わる物理的な外力などから、各配線を保護することができ、そのような外力に対する各配線の損傷を防止して、回路基板の耐久性を向上させることができる。
【0075】
さらに、各配線における隣り合う配線を有していない側面に、絶縁体からなるカバー層が形成されていると、例えば、実装時や組み付け時において、各配線の側方から加わる物理的な外力などから、各配線を保護することができ、そのような外力に対する各配線の損傷を防止して、回路基板の耐久性を向上させることができる。
【0076】
また、回路パターンとして形成されている各配線の上面および側面が、絶縁体からなるカバー層により被覆されており、かつ、その各配線間において、ベース層の上にカバー層が被覆されていなければ、従来の回路基板に比べて、各配線間の誘電率を下げることができ、その各配線間の静電容量を小さくすることができながら、しかも、各配線の上面および側面が、絶縁体からなるカバー層により被覆されているので、例えば、実装時や組み付け時において、回路基板の上方および側方から加わる物理的な外力などから、各配線をより一層有効に保護することができる。その結果、そのような外力に対する各配線の損傷を防止して、回路基板の耐久性を向上させることができる。
【0077】
そして、このような回路基板を、ハードディスクドライブの磁気ヘッドを実装する回路付サスペンション基板として用いることにより、磁気ヘッドにより読み書きされる大量の情報を、高速に伝達することができる。
【図面の簡単な説明】
【図1】 本発明の回路基板の参考実施形態であって、ベース層の上に所定の回路パターンとして導体層が形成されているフレキシブル配線板を示す断面図である。
【図2】 本発明の回路基板の一実施形態であって、ベース層の上に所定の回路パターンとして導体層が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線からなり、その各配線の上面のみがカバー層により被覆されているフレキシブル配線板を示す断面図である。
【図3】 本発明の回路基板の一実施形態であって、ベース層の上に所定の回路パターンとして導体層が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線からなり、その各配線の上面、および、その両端に位置する配線における回路基板の外側に向かう側面が、カバー層により被覆されているフレキシブル配線板を示す断面図である。
【図4】 本発明の回路基板の一実施形態であって、ベース層の上に所定の回路パターンとして導体層が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線からなり、その各配線の上面と、その両端に位置する配線における回路基板の外側に向かう側面と、その両端に位置する配線よりも内側に位置する配線における回路基板の内側に向かう側面とが、カバー層により被覆されているフレキシブル配線板を示す断面図である。
【図5】 本発明の回路基板の一実施形態であって、ベース層の上に所定の回路パターンとして導体層が形成されており、その回路パターンが、互いに所定の間隔を隔てて配置される複数の配線からなり、その各配線の上面および両側面が、カバー層により被覆されており、かつ、各配線間におけるベース層の上には、カバー層が被覆されないように構成されているフレキシブル配線板を示す断面図である。
【図6】 本発明の回路基板が回路付サスペンション基板として用られている一実施形態の斜視図である。
【図7】 図6のA−A線断面図である。
【図8】 支持基板を用意して、その支持基板の上に、所定のパターンでベース層を形成する工程を示す断面図であって、
(a)は、支持基板を用意する工程、
(b)は、その支持基板の上に、感光性ポリイミド樹脂の前駆体の被膜を形成する工程、(c)は、その被膜を、フォトマスクを介して露光させて、現像することにより、所定のパターンとする工程、
(d)は、パターン化された被膜を硬化させて、ベース層を形成する工程を示す。
【図9】 ベース層の上に、所定の回路パターンで導体層を形成する工程を示す断面図であって、
(a)は、支持基板およびベース層に、下地を形成する工程、
(b)は、下地の上に、所定の回路パターンと逆パターンのめっきレジストを形成する工程、
(c)は、ベース層におけるめっきレジストが形成されていない部分に、電解めっきにより、所定の回路パターンの導体層を形成する工程、
(d)は、めっきレジストを除去する工程、
(e)は、下地を除去する工程を示す。
【図10】 回路パターンにおける各配線の表面を金属被膜により保護した後、各配線の上面をカバー層により被覆する工程を示す断面図であって、
(a)は、各配線の表面、および、支持基板の表面に、金属被膜を形成する工程、
(b)は、ベース層および金属薄膜の上に、感光性ポリイミド樹脂の前駆体の被膜を形成する工程、
(c)は、その被膜を、フォトマスクを介して露光させて、現像することにより、その被膜によって、各配線の上面が被覆されるようにパターン化する工程、
(d)は、パターン化された被膜を硬化させて、カバー層を形成する工程、
(e)は、支持基板の上に形成されている金属薄膜を剥離する工程を示す。
【図11】 本発明の回路基板の参考実施形態であって、各配線がカバー層によって全く被覆されていない回路付サスペンション基板を示す断面図である。
【図12】 本発明の回路基板の一実施形態であって、各配線の上面、および、その両端に位置する配線における回路付サスペンション基板の外側に向かう側面が、カバー層により被覆されている回路付サスペンション基板を示す断面図である。
【図13】 本発明の回路基板の一実施形態であって、各配線の上面と、両端に位置する配線における回路付サスペンション基板の外側に向かう側面と、その両端に位置する配線よりも内側に位置する配線における回路付サスペンション基板の内側に向かう側面とが、カバー層により被覆されている回路付サスペンション基板を示す断面図である。
【図14】 本発明の回路基板の一実施形態であって、各配線の上面および両側面が、カバー層により被覆されており、かつ、各配線間におけるベース層の上には、カバー層が被覆されないように構成されている回路付サスペンション基板を示す断面図である。
【図15】 従来の回路基板としての、フレキシブル配線板の断面図である。
【図16】 比較例1に相当する回路付サスペンション基板の断面図である。

Claims (11)

  1. 絶縁体からなるベース層を形成する工程、
    前記ベース層の上に、回路パターンとして形成される複数の配線を有する導体層を形成する工程、
    感光性樹脂の前駆体の溶液を、前記ベース層の上に、前記導体層を被覆するように塗工することにより、前記感光性樹脂の前駆体の被膜を形成する工程、
    前記被膜を、露光および現像し、加熱および硬化させることにより、樹脂からなるカバー層を、各前記配線の間に空気層が介在され、かつ、前記配線の上面を被覆し、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有する側面を被覆しないパターンで形成する工程
    を備えていることを特徴とする、回路基板の製造方法。
  2. 前記カバー層を形成する工程では、前記カバー層を、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有していない側面を被覆するパターンで形成することを特徴とする、請求項1に記載の回路基板の製造方法。
  3. 絶縁体からなるベース層を形成する工程、
    前記ベース層の上に、回路パターンとして形成される複数の配線を有する導体層を形成する工程、
    感光性樹脂の前駆体の溶液を、前記ベース層の上に、前記導体層を被覆するように塗工することにより、前記感光性樹脂の前駆体の被膜を形成する工程、
    前記被膜を、露光および現像し、加熱および硬化させることにより、樹脂からなるカバー層を、前記各配線の上面および両側面を被覆し、各配線間における前記ベース層の上を被覆しないパターンで形成する工程
    を備えていることを特徴とする、回路基板の製造方法。
  4. 前記感光性樹脂の前駆体が、ポリアミック酸樹脂であり、
    前記カバー層が、ポリイミド樹脂からなることを特徴とする、請求項1〜3のいずれかに記載の回路基板の製造方法。
  5. 前記カバー層の厚みが、2〜50μmであることを特徴とする、請求項1〜4のいずれかに記載の回路基板の製造方法。
  6. 請求項1〜5のいずれかに記載の回路基板の製造方法により得られる回路基板が、回路付サスペンション基板として用いられることを特徴とする、回路基板の製造方法。
  7. 絶縁体からなるベース層と、そのベース層の上に所定の回路パターンとして形成される導体層とを備える回路基板であって、
    前記回路パターンにおける複数の配線の間に、空気層が介在され、
    前記配線の上面を被覆する樹脂からなるカバー層を備え、
    前記カバー層は、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有する側面を被覆しないことを特徴とする、回路基板。
  8. 前記カバー層は、一方の側面が隣り合う配線を有し、かつ、他方の側面が隣り合う配線を有していない配線において、その隣り合う配線を有していない側面被覆することを特徴とする、請求項に記載の回路基板。
  9. 前記カバー層が、ポリイミド樹脂からなることを特徴とする、請求項7または8に記載の回路基板。
  10. 前記カバー層の厚みが、2〜50μmであることを特徴とする、請求項7〜9のいずれかに記載の回路基板。
  11. 回路付サスペンション基板として用いられることを特徴とする、請求項7〜10のいずれかに記載の回路基板。
JP2000035410A 1999-11-02 2000-02-14 回路基板およびその製造方法 Expired - Fee Related JP4249360B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000035410A JP4249360B2 (ja) 1999-11-02 2000-02-14 回路基板およびその製造方法
US09/695,904 US6380493B1 (en) 1999-11-02 2000-10-26 Circuit board
CN00132339.3A CN1235450C (zh) 1999-11-02 2000-11-02 电路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31235399 1999-11-02
JP11-312353 1999-11-02
JP2000035410A JP4249360B2 (ja) 1999-11-02 2000-02-14 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001196710A JP2001196710A (ja) 2001-07-19
JP4249360B2 true JP4249360B2 (ja) 2009-04-02

Family

ID=26567135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035410A Expired - Fee Related JP4249360B2 (ja) 1999-11-02 2000-02-14 回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US6380493B1 (ja)
JP (1) JP4249360B2 (ja)
CN (1) CN1235450C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446261B2 (en) * 2001-09-06 2008-11-04 Finisar Corporation Flexible circuit boards with tooling cutouts for optoelectronic modules
US7439449B1 (en) * 2002-02-14 2008-10-21 Finisar Corporation Flexible circuit for establishing electrical connectivity with optical subassembly
US7526207B2 (en) * 2002-10-18 2009-04-28 Finisar Corporation Flexible circuit design for improved laser bias connections to optical subassemblies
WO2004084219A1 (en) * 2003-03-17 2004-09-30 Sae Magnetics (H.K) Ltd. System and method for manufacturing a hard disk drive suspension flexure and for preventing damage due to electrical arcing
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
US7275937B2 (en) 2004-04-30 2007-10-02 Finisar Corporation Optoelectronic module with components mounted on a flexible circuit
US7311240B2 (en) 2004-04-30 2007-12-25 Finisar Corporation Electrical circuits with button plated contacts and assembly methods
US7425135B2 (en) * 2004-04-30 2008-09-16 Finisar Corporation Flex circuit assembly
US7629537B2 (en) * 2004-07-09 2009-12-08 Finisar Corporation Single layer flex circuit
JP2006196542A (ja) * 2005-01-11 2006-07-27 Japan Aviation Electronics Industry Ltd 配線パターンの描画形成方法及びその方法を用いて作製した回路基板
JP2006216185A (ja) * 2005-02-04 2006-08-17 Hitachi Global Storage Technologies Netherlands Bv 導電部材、それを用いるディスク装置、及び導電部材の製造方法
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
JP4907281B2 (ja) * 2006-09-26 2012-03-28 日東電工株式会社 フレキシブル配線回路基板
JP2008160750A (ja) * 2006-12-26 2008-07-10 Toshiba Corp マイクロ波回路基板
US7477521B2 (en) * 2007-05-15 2009-01-13 Acterna Llc Isolating stress on a printed circuit board
US8045296B1 (en) 2007-11-29 2011-10-25 Hutchinson Technology Incorporated Aligned coverlay and metal layer windows for integrated lead suspensions
US20110001717A1 (en) * 2009-07-06 2011-01-06 Charles Hayes Narrow Border for Capacitive Touch Panels
JP2011238897A (ja) 2010-04-13 2011-11-24 Canon Inc 検出装置及びその製造方法並びに検出システム
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
KR102186090B1 (ko) * 2017-06-15 2020-12-03 주식회사 엘지화학 부분 몰딩 처리된 기판과 부분 몰딩 장치 및 방법
CN111526666B (zh) * 2020-04-30 2021-07-02 生益电子股份有限公司 一种pcb制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450286A (en) * 1992-12-04 1995-09-12 Parlex Corporation Printed circuit having a dielectric covercoat
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
JPH11274687A (ja) * 1998-03-20 1999-10-08 Sony Chem Corp フレキシブルプリント配線板の製造方法

Also Published As

Publication number Publication date
JP2001196710A (ja) 2001-07-19
CN1294482A (zh) 2001-05-09
US6380493B1 (en) 2002-04-30
CN1235450C (zh) 2006-01-04

Similar Documents

Publication Publication Date Title
JP4249360B2 (ja) 回路基板およびその製造方法
EP1596369B1 (en) Suspension board with circuit
US6797888B2 (en) Junction flexible wiring circuit board
JP4222882B2 (ja) 配線回路基板
US6388201B2 (en) Wired circuit board
US7272889B2 (en) Production method of suspension board with circuit
US6399899B1 (en) Suspension board with circuit
US7336446B2 (en) Suspension board having a circuit and a flying lead portion
US7571540B2 (en) Production method of suspension board with circuit
US8030576B2 (en) Wired circuit board with interposed metal thin film and producing method thereof
US7405479B2 (en) Wired circuit board
US7271347B2 (en) Wired circuit board
US8015703B2 (en) Method of manufacturing a wired circuit board
US7471519B2 (en) Wired circuit board
JP4611159B2 (ja) 配線回路基板
JP5829100B2 (ja) 配線回路基板
US20090142478A1 (en) Wired circuit board and producing method thereof
US7895741B2 (en) Method of producing a wired circuit board
JP4316786B2 (ja) 配線回路基板およびその製造方法
JP4676631B2 (ja) 回路付サスペンション基板、その接続端子部の製造方法およびその接続端子部の接続方法および接続構造
JP2001217539A (ja) 配線板の製造法
JP2006229155A (ja) 配線回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150123

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees