KR102478906B1 - 소자 테스트 소켓 및 그 제조 방법 - Google Patents

소자 테스트 소켓 및 그 제조 방법 Download PDF

Info

Publication number
KR102478906B1
KR102478906B1 KR1020220084324A KR20220084324A KR102478906B1 KR 102478906 B1 KR102478906 B1 KR 102478906B1 KR 1020220084324 A KR1020220084324 A KR 1020220084324A KR 20220084324 A KR20220084324 A KR 20220084324A KR 102478906 B1 KR102478906 B1 KR 102478906B1
Authority
KR
South Korea
Prior art keywords
pin
plate member
block
test socket
signal
Prior art date
Application number
KR1020220084324A
Other languages
English (en)
Inventor
배명철
Original Assignee
배명철
주식회사 엠에스엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배명철, 주식회사 엠에스엘 filed Critical 배명철
Priority to KR1020220084324A priority Critical patent/KR102478906B1/ko
Application granted granted Critical
Publication of KR102478906B1 publication Critical patent/KR102478906B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

소자 테스트 소켓이 개시되며, 상기 소자 테스트 소켓은, 판 부재; 및 상기 판 부재를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀; 상기 판 부재를 상하로 관통하며 배치되고, 상기 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀; 및 상기 판 부재를 상하로 관통하며 배치되되, 상기 제1 핀의 적어도 일부를 감싸는 블록 핀부를 포함하되, 상기 블록 핀부는, 상기 제1 핀의 시그널이 상기 제2 핀의 시그널과 간섭되는 것을 방지하게 구비된다.

Description

소자 테스트 소켓 및 그 제조 방법{DEVICE TEST SOCKET AND METHOD FOR MANUFACTURING THE SAME}
본원은 소자 테스트 소켓 및 소자 테스트 소켓의 제조 방법에 관한 것이다.
반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다. 상기 테스트는 반도체 칩의 모든 입출력단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 테스트와, 상기 반도체 칩의 전원 입력단자 등 몇몇 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생 여부를 체크하는 번인 테스트 등이 있다.
이러한 테스트에는 테스트 소켓이 사용될 수 있다.
종래에는 판 부재에 홀을 형성하고, 홀 내부를 절연물질로 채우며, 절연물질에 추가로 홀을 형성하고, 추가로 형성된 홀에 핀을 형성하여 테스트 소켓을 제조하였고, 이렇게 제조된 테스트 소켓에 따르면, 핀이 칩의 패드에 접촉함으로써 칩의 패드에 시그널을 송신하거나 패드로부터 시그널을 수신하는 과정을 통해 테스트가 이루어졌다.
그런데, 상기 제조 방법 및 그에 따른 테스트 소켓에 따르면, 칩의 피치가 고밀도화 되는 것에 대응하지 못하는 측면이 있을 수 있었다. 또한, 고밀도의 칩의 피치에 대응하여 핀이 고밀도로 구비되더라도, 핀이 고주파 핀인 경우, 이웃 핀에 대한 시그널 간섭이 발생하는 측면이 있을 수 있었다.
본원의 배경이 되는 기술은 한국등록특허공보 제10-0583488호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 용이하게 핀이 고밀도로 구비될 수 있고, 고주파 핀의 이웃 핀에 대한 시그널 간섭을 방지할 수 있는 소자 테스트 소켓을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 구현예에 따른 소자 테스트 소켓은, 판 부재; 및 상기 판 부재를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀; 상기 판 부재를 상하로 관통하며 배치되고, 상기 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀; 및 상기 판 부재를 상하로 관통하며 배치되되, 상기 제1 핀의 적어도 일부를 감싸는 블록 핀부를 포함하되, 상기 블록 핀부는, 상기 제1 핀의 시그널이 상기 제2 핀의 시그널과 간섭되는 것을 방지하게 구비될 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓에 있어서, 상기 제1 핀은 고주파 시그널 핀이고, 상기 제2 핀은 고주파 시그널 핀 또는 일반 시그널 핀일 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓에 있어서, 상기 블록 핀부는, 상기 판 부재의 상기 제1 핀이 배치되는 영역과 상기 판 부재의 상기 제2 핀이 배치되는 영역을 구획하게 구비될 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓에 있어서, 상기 블록 핀부는, 외부로 접지되는 그라운드 핀 복수 개 및 상기 복수의 그라운드 핀을 연결하는 블록 라인을 포함할 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓에 있어서, 상기 제1 핀, 상기 제2 핀 및 상기 블록 핀부는, 도전성 파우더가 배합된 탄성부재를 포함하고, 상기 블록 라인은, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높을 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓에 있어서, 상기 블록 핀부는, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높을 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법은, (a) 판 부재를 준비하는 단계; 및 (b) 상기 판 부재에 상기 판 부재를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀, 상기 판 부재를 상하로 관통하며 배치되고, 상기 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀 및 상기 판 부재를 상하로 관통하며 배치되되, 상기 제1 핀의 적어도 일부를 감싸는 블록 핀부를 배치하는 단계를 포함하되, 상기 (b) 단계는, 상기 블록 핀부가 상기 제1 핀의 시그널이 상기 제2 핀의 시그널과 간섭되는 것을 방지하게 배치할 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 제1 핀은 고주파 시그널 핀이고, 상기 제2 핀은 고주파 시그널 핀 또는 일반 시그널 핀일 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 블록 핀부가, 상기 판 부재의 상기 제1 핀이 배치되는 영역과 상기 판 부재의 상기 제2 핀이 배치되는 영역을 구획하게 배치할 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 블록 핀부는, 외부로 접지되는 그라운드 핀 복수 개 및 상기 복수의 그라운드 핀을 연결하는 블록 라인을 포함할 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 제1 핀, 상기 제2 핀 및 상기 블록 핀부는, 도전성 파우더가 배합된 탄성부재를 포함하고, 상기 블록 라인은, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높을 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 블록 핀부는, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높을 수 있다.
본원의 일 구현예에 따른 소자 테스트 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 제1 핀이 관통 배치되는 제1 홀, 상기 제2 핀이 관통 배치되는 제2 홀 및 상기 블록 핀부가 관통 배치되는 제3 홀부가 형성되는 판 부재를 준비하는 단계; 및 상기 제1 홀, 상기 제2 홀 및 상기 제3 홀부에 상기 탄성부재를 이루는 물질과 상기 도전성 파우더가 혼합된 것을 채우고, 자력을 인가하며, 건조할 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 제1 핀을 고주파 하이스피드 시그널이 통과하더라도, 블록 핀부에 의해 제1 핀의 시그널이 다른 핀(제2 핀)으로 전파되는 것이 방지될 수 있다. 이에 따라, 제1 핀의 이웃 핀에 대한 시그널 간섭이 방지될 수 있어, 핀이 용이한 제조 방법으로 고밀도로 구비될 수 있다.
도 1은 본원의 일 실시예에 따른 소자 테스트 소켓의 개략적인 평면도이다.
도 2는 본원의 일 실시예에 따른 소자 테스트 소켓의 제1 핀이 형성된 부분의 개략적인 개념 상하 단면도이다.
도 3은 본원의 일 실시예에 따른 소자 테스트 소켓의 블록 핀부의 일부가 형성된 부분의 개략적인 개념 상하 단면도이다.
도 4는 본원의 일 실시예에 따른 소자 테스트 소켓 제조 방법을 설명하기 위한 개략적인 블록도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상단, 상부, 하측, 하부, 하단 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1 내지 도 3을 보았을 때 전반적으로 12시 방향이 상측, 전반적으로 12시 방향을 향하는 단부가 상단, 전반적으로 12시 방향을 향하는 부분이 상부, 전반적으로 6시 방향이 하측, 전반적으로 6시 방향을 향하는 단부가 하단, 전반적으로 6시 방향을 향하는 부분이 하부 등이 될 수 있다.
본원은 소자 테스트 소켓 및 이의 제조 방법에 관한 것이다.
먼저, 본원의 일 실시예에 따른 소자 테스트 소켓(이하 '본 테스트 소켓'라 함)에 대해 설명한다.
본 테스트 소켓은 소자에 대한 검사가 수행될 때 소자(칩, 패키지 등 중 하나 일 수 있음)의 단자(패드)와 접촉하여 단자에 전기적 신호(시그널)를 전달하거나, 또는, 단자로부터 출력되는 전기적 신호를 받을 수 있다. 소자는 예시적으로, 반도체 소자, 디스플레이 소자 등일 수 있다. 즉, 예시적으로, 본 테스트 소켓은 반도체 소자의 테스트, 디스플레이 소자의 데이터-게이트라인(data-gate Line) 테스트 등에 사용될 수 있다.
본 테스트 소켓은 판 부재(1)를 포함한다. 판 부재(1)는 비전도성을 갖는 재질로 이루어질 수 있다. 이에 따라, 소자에 대한 검사가 수행될 때 제1 및 제2 핀(2, 3)과 블록 핀부(4)에 대한 전기적 간섭의 발생이 최소화될 수 있어, 제1 핀, 제2 핀(3) 및 블록핀부(4) 중 적어도 하나는 전기적 노이즈의 발생 없이 전기적 신호를 소자에 전달하거나 소자로부터 출력되는 전기적 신호를 받을 수 있다. 이를 테면, 판 부재(1)는 상하로 적층 되는 두 개의 필름층(상측 필름층, 하측 필름층) 및 두 개의 필름층 사이에 구비되는 중간층을 포함할 수 있다. 필름층은 폴리 이미드, 폴리에스테르 등 중 하나 이상을 포함하는 재질로 이루어지는 필름일 수 있고, 바람직하게는 폴리 이미드 필름일 수 있다. 또한, 중간층은 실리콘을 포함하는 재질로 이루어질 수 있으며, 바람직하게는 실리콘층일 수 있다.
또한, 본 테스트 소켓은 판 부재(1)를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀(2)을 포함한다. 제1 핀은 고주파 시그널 핀일 수 있다.
또한, 본 테스트 소켓은 판 부재(1)를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀(3)을 포함할 수 있다. 제2 핀(3)은 고주파 시그널 핀 또는 일반 시그널 핀일 수 있다. 즉, 제2 핀(3)은 제1 핀(2)과 같은 시그널을 전달하는 핀이거나, 다른 시그널(이를 테면, 고주파 시그널과 일반 시그널의 차이)을 전달하는 핀일 수 있다. 다시 말해, 본 테스트 소켓은 복수의 핀을 포함할 수 있는데, 제1 핀(2)외의 다른 핀이 제2 핀(3)을 의미할 수 있다.
또한, 본 테스트 소켓은 판 부재(1)를 상하로 관통하며 배치되되 제1 핀(2)의 적어도 일부를 감싸는 블록 핀부(4)를 포함한다. 블록 핀부(4)는 제1 핀(2)의 시그널이 제2 핀(3)의 시그널과 간섭되는 것을 방지하게 구비될 수 있다. 즉, 블록 핀부(4)는 제1 핀(2)의 시그널이 제2 핀(3)에 전파되는 것이 방지되거나, 또는 제2 핀(3)의 시그널이 제2 핀(2)에 전파되는 것이 방지되도록, 제1 핀의 시그널이 제2 핀(3)에 전파되는 경로 또는 제2 핀(3)의 시그널이 제1 핀(2)에 전파되는 경로 상에 형성될 수 있다. 이를 위해, 블록 핀부(4)는 제1 핀(2)과 간격을 두고 제1 핀(2)의 적어도 일부를 감쌀 수 있다. 블록 핀부(4)가 제1 핀(2)의 적어도 일부를 감싸며 구비된다는 것은, 블록 핀부(4)가 제1 핀(2)과 간격을 두고 제1 핀(2)을 감싸며 구비될 수 있으나, 블록 핀부(4)의 적어도 일부가 절개된(일부가 개방된) 형태를 가질 수도 있다는 것을 의미할 수 있다. 이를 테면, 제1 핀(2)의 제2 핀(3)이 없는 부분을 향하는 부분은 블록 핀부(4)가 형성되지 않을 수 있다.
보다 구체적으로, 이를 테면, 블록 핀부(4)는 판 부재(1)의 제1 핀(2)이 배치되는 영역과 판 부재(1)의 제2 핀(3)이 배치되는 영역을 구획(가르게)하게 구비될 수 있다. 제1 핀(2)이 배치되는 영역이라 함은 제2 핀(3)이 배치되는 영역과 겹치지 않는 제1 핀(2) 둘레의 영역을 의미할 수 있다.
또한, 블록 핀부(4)는 외부로 접지되는 그라운드 핀(411) 복수 개 및 복수의 그라운드 핀(411)을 연결하는 블록 라인(412)을 포함할 수 있다. 이에 따라, 블록 핀부(4)는 외부(이를 테면, 그라운드 단자)에 접지되는 그라운드 핀(411) 역할도 하면서 제1 핀(2)의 시그널이 다른 핀의 시그널에 간섭하는 것을 방지하는 역할까지 할 수 있다. 그라운드 핀(411)은 통상의 기술자에게 자명하므로 상세한 설명은 생략한다.
제1 핀(2), 제2 핀(3) 및 블록 핀부(4)는 도전성 파우더가 배합된 탄성부재를 포함할 수 있다. 이를 테면, 탄성부재는 실리콘, 러버 등을 포함하는 재질로 이루어질 수 있다. 이를 테면, 제1 핀(2), 제2 핀(3) 및 블록 핀부(4) 도전성 파우더가 혼합된 실리콘일 수 있다. 도전성 파우더는 금속일 수 있는데, 이를 테면 금일 수 있다.
또한, 블록 라인(412)은 제1 핀(2) 및 제2 핀(3) 대비 작은 저항을 갖도록, 제1 핀(2) 및 제2 핀(3) 대비 도전성 파우더의 밀도가 높을 수 있다.
도전성 파우더는 예를 들어, 실리콘과 금속 입자가 혼합되어 있기 때문에 완전한 금속 대비 전기저항이 높을 수 있으며, 안정적인 테스트를 위해서는 이 저항을 줄여줄 필요가 있다. 각 핀들과 소자의 접촉 시 수직 방향으로 핀들에 힘이 가해지기 때문에 각 핀들은 수직 방향으로 압축되게 되며 이 과정에서 파우더 내의 금속입자들의 간격이 줄어들면서 전기저항이 줄어들어, 안정적인 테스트가 가능하다. 본 테스크 소켓에 의한 테스트 수행시, 제1핀(2)과 제2 핀(3)은 소자의 패드에 접촉될 수 있고 블록 핀부(4)의 그라운드 핀(411)은 외부에 접지될 수 있다. 이 과정에서 제1 핀(2), 제2 핀(3) 및 그라운드 핀(411)은 수직방향으로 압축되며 전기 저항이 작아질 수 있다. 반면에, 블록 라인(412)은 상기 과정에서 제1 핀(2), 제2 핀(3) 및 그라운드 핀(411)보다 압축되는 정도가 적을 수 있고, 이에 따라, 블록 라인(412)의 저항은 제1 핀(2), 제2 핀(3) 및 그라운드 핀(411)의 저항보다 클 수 있다. 이를 고려하여, 블록 라인(412)이 제1 핀(2), 제2 핀(3) 및 그라운드 핀(411)과 같은 도전성 파우더 밀도를 갖는 경우 대비 저항이 줄어들도록, 블록 라인(412)의 도전성 파우더의 밀도는 제1 핀(2), 제2 핀(3) 및 그라운드 핀(411) 중 하나 이상의 도전성 파우더의 밀도보다 크게 설정될 수 있다. 바람직하게는, 블록 라인(412)과 그라운드 핀(411)이 일체로 형성된다는 점을 고려하여, 블록 라인(412)의 도전성 파우더의 밀도 및 그라운드 핀(411)의 도전성 파우더의 밀도는 동일하게 설정되고, 블록 라인(412)의 도전성 파우더의 밀도 및 그라운드 핀(411)의 도전성 파우더의 밀도는 제1 핀(2) 및 제2 핀(3) 중 적어도 하나의 도전성 파우더의 밀도보다 크게 설정될 수 있다.
또한, 블록 핀부(4)의 상하 방향 높이는 제1 핀(2) 및 제2 핀(3)의 상하 방향 높이와 대응(이를 테면, 오차 범위 내에서 동일)할 수 있다. 이에 따라, 전술한 바와 같이, 블록 핀부(4)의 상면의 높이(레벨)는 판 부재(1)의 상면의 높이와 대응될 수 있고, 블록 핀부(4)의 하면의 높이는 판 부재(1)의 하면의 높이보다 낮을 수 있으며, 블록 핀부(4)의 상면의 높이 및 하면의 높이 각각은 제1 핀(2) 및 제2 핀(3)의 상면의 높이 및 하면의 높이 각각과 대응될 수 있다. 이와 같이, 블록 핀부(4)를 제1핀(2), 제2핀(3)의 높이와 동일하고 소정의 체적을 가지도록 형성함으로써, 보다 효율적이고 높은 성능으로 핀 간의 간섭을 방지, 차단할 수 있다.
또한, 참고로, 도 1 및 도 2를 참조하면, 제1 핀(2)은 상하로 연장되는 본체(21)를 포함할 수 있다. 본체(21)는 하부가 판 부재(1)의 하측으로 돌출되게 구비될 수 있다. 또한, 본체(21)는 하측을 향할수록 단면적이 줄어드는 쐐기 형태일 수 있다. 또한, 본체(21)의 상면의 높이는 판 부재(1)의 상면의 높이와 대응(이를 테면, 오차 범위 내에서 동일)될 수 있다. 또한, 본체(21)의 상부에는 외측으로 돌출되는 돌출부(22)가 형성될 수 있다. 또한, 본체(21)의 판 부재(1)의 하측으로 돌출된 하부의 상측에 본체(21)의 외면으로부터 외측으로 돌출되는 돌출부(22)가 형성될 수 있다. 돌출부(22)에 의해 제1 핀(2)과 판 부재(1)의 결합력이 향상될 수 있다. 참고로, 돌출부(22)와 본체(21)는 동일한 재질로 이루어질 수 있다. 또한, 돌출부(22)와 본체(21)는 일체형으로 형성될 수 있다.
또한, 도면에는 도시되지 않았지만, 제2 핀(3)은 제1 핀(2)과 대응 내지 동일 할 수 있다. 이에 따라, 제2 핀(3)에 대한 상세한 설명은 생략한다. 참고로, 제2 핀(3)과 제1핀(2)은 핀의 재질, 형태 등은 동일할 수 있다.
또한, 도 3을 참조하면, 블록 핀부(4)는 본체(41)를 포함할 수 있다. 본체(41)가 전술한 그라운드 핀(411) 및 블록 라인(412)을 포함할 수 있다. 또한, 본체(41)는 하부가 판 부재(1)의 하측으로 돌출되게 구비될 수 있다. 또한, 본체(41)는 하측을 향할수록 단면적이 줄어드는 형태일 수 있다. 또한, 본체(41)의 상면의 높이는 판 부재(1)의 상면의 높이와 대응(이를 테면, 오차 범위 내에서 동일)될 수 있다. 또한, 본체(41)의 상부에는 외측으로 돌출되는 돌출부(42)가 형성될 수 있다. 또한, 본체(41)의 판 부재(1)의 하측으로 돌출된 하부의 상측에 본체(41)의 외면으로부터 외측으로 돌출되는 돌출부(42)가 형성될 수 있다. 돌출부(42)에 의해 블록 핀부(4)와 판 부재(1)의 결합력이 향상될 수 있다.
이하에서는, 본원의 일 실시예에 따른 소자 테스트 소켓 제조 방법(이하 '본 제조 방법'이라 함)에 대해 설명한다. 다만, 본 제조 방법은 전술한 본 테스트 소켓을 제조하는 것으로서, 본 테스트 소켓과 동일하거나 상응하는 기술적 특징 및 구성을 공유한다. 따라서, 본 테스트 소켓에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.
본 제조 방법을 참조하면, 판 부재(1)를 준비하는 단계(S100)를 포함한다.
S100 단계는, 제1 핀(2)이 관통 배치되는 제1 홀(12), 제2 핀(3)이 관통 배치되는 제2 홀(13) 및 블록 핀부(4)가 관통 배치되는 제3 홀부(14)이 형성되는 판 부재(1)를 준비할 수 있다. 이를 테면, 판 부재(1)를 준비하는 단계는 필름층, 중간층 및 필름층을 상하로 순차적으로 적층하여 판 부재(1)를 준비하고, 판 부재(1)에 레이저 조사를 이용하여 제1 홀(12), 제2 홀(13) 및 제3 홀부(14)을 형성할 수 있다. 이때, 제1 홀 내지 제3 홀부(12, 13, 14) 각각의 사이즈 및 형상(스펙)은 제1 핀(2), 제2 핀(3) 및 블록 핀부(4)가 미리 설계된 스펙으로 형성될 수 있게 형성될 수 있다. 이를 테면, 제1 홀 내지 제3 홀부(12, 13, 14) 각각의 스펙은 제1 핀(2), 제2 핀(3) 및 블록 핀부(4) 각각의 스펙과 대응(동일)될 수 있다.
구체적으로, S100 단계는, 단계는 필름층, 중간층 및 필름층을 상하로 순차적으로 적층하여 판 부재(1)를 준비할 수 있다. 그 후, 판 부재(1)에 제1 과 제2 홀(12, 13) 제3 홀부(14)의 그라운드 핀(411)이 형성될 부분에 대응하는 홀을 1차로 레이저로 형성할 수 있다. 이 후, 2차로 레이저를 사용해 제3 홀부(14)의 블록 라인(412)이 형성될 부분에 대응하는 홀을 형성하여 패터닝을 할 수 있다. 이에 따라 제3 홀부(14)가 완성될 수 있다. 또한, S100 단계는 차로 레이저를 사용하여 블록 라인(412)이 형성될 부분에 대응하는 홀을 형성하는 과정, 전 또는 이후에 1차 레이저로 형성되었던 부분을 다듬는 것이 수행될 수 있다.
또한, 본 제조 방법을 참조하면, 판 부재(1)에 판 부재(1)를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀(2), 판 부재(1)를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀(3) 및 판 부재(1)를 상하로 관통하며 배치되되, 제1 핀(2)의 적어도 일부를 감싸는 블록 핀부(4)를 배치하는 단계(S300)를 포함한다.
S300 단계는 블록 핀부(4)에 의해 제1 핀(2)의 시그널과 제2 핀(3)의 시그널이 간섭되는 것이 방지되게 블록 핀부(4)를 배치한다.
제1 핀(2)은 고주파 시그널 핀일 수 있다. 또한, 제2 핀(3)은 고주파 시그널 핀 또는 일반 시그널 핀일 수 있다.
S300 단계는, 블록 핀부(4)가 판 부재(1)의 제1 핀(2)이 배치되는 영역과 판 부재(1)의 제2 핀(3)이 배치되는 영역을 구획하게 배치할 수 있다.
또한, 블록 핀부(4)는 외부로 접지되는 그라운드 핀(411) 복수 개 및 복수의 그라운드 핀(411)을 연결하는 블록 라인(412)을 포함할 수 있다.
제1 핀(2), 제2 핀(3) 및 블록 핀부(4)는 도전성 파우더가 배합된 탄성부재를 포함할 수 있다. 블록 라인(412)은 제1 핀(2) 및 제2 핀(3) 대비 작은 저항을 갖도록, 제1 핀(2) 및 제2 핀(3) 대비 도전성 파우더의 밀도가 높을 수 있다.
또한, S300 단계는, 제1 홀(12), 제2 홀(13) 및 제3 홀부(14)에 탄성부재를 이루는 물질과 도전성 파우더가 혼합된 것을 채우고, 자력을 인가하며, 건조하는 단계를 포함할 수 있다. 상기 단계는, 굳지 않은 상태의 탄성 부재를 이루는 물질(이를 테면 실리콘)과 도전성 파우더가 혼합된 것을 제1 홀(12), 제2 홀(13) 및 제3 홀부(14)에 채우고, 도전성 파우더가 정렬되게 자력을 인가하며 건조시킬 수 있다.
종래에는, 고주파, 하이스피드 IC를 테스트 할때, Signal 핀들 사이에서 간섭이 일어나고, Crosstalk가 발생하며, Isolation문제가 발생할 수 있었다. 이에 따라, 고주파/하이스피드 IC를 테스트하기 위한 고급특성의 소켓이 필요하였다. 이를 위해, 코엑셜 구조의 컨택 소켓을 사용할 수 있는데, 이러한 방안의 경우 핀들 사이가 넓은 피치의 IC에 적용 가능하지만 핀들 사이가 좁은 피치의 IC에는 적용이 불가능한 측면이 있었다.
이에 따라, 본원은 시그널선을 부분적으로 분리/차폐시키는 컨택 소켓을 구현할 수 있다. 본원에 의하면 블록 핀부(4)가 시그널 핀들간의 크로스톡과 간섭을 막을 수 있다. 참고로, 제1 핀(2)은 전술한 바와 같이 고주파 시그널 핀일 수 있는데, 신호 전송 특성이 최적화되도록, 직경과 길이 조절이 이루어질 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
1: 판 부재
12: 제1 홀
13: 제2 홀
14: 제3 홀부
2: 제1 핀
21: 몸체
22: 돌출부
3: 제2 핀
31: 몸체
32: 돌출부
4: 블록 핀부
41: 몸체
411: 그라운드 핀
412: 블록 라인
42: 돌출부

Claims (13)

  1. 소자 테스트 소켓에 있어서,
    판 부재; 및
    상기 판 부재를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀;
    상기 판 부재를 상하로 관통하며 배치되고, 상기 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀; 및
    상기 판 부재를 상하로 관통하며 배치되되, 상기 제1 핀의 적어도 일부를 감싸는 블록 핀부를 포함하되,
    상기 블록 핀부는, 상기 제1 핀의 시그널이 상기 제2 핀의 시그널과 간섭되는 것을 방지하도록 상기 판 부재의 상기 제1 핀이 배치되는 영역과 상기 판 부재의 상기 제2 핀이 배치되는 영역을 구획하게 구비되되, 외부로 접지되는 그라운드 핀 복수 개 및 상기 복수의 그라운드 핀을 연결하는 블록 라인을 포함하고,
    상기 제1 핀, 상기 제2 핀 및 상기 블록 핀부는, 도전성 파우더가 배합된 탄성부재를 포함하고,
    상기 블록 라인은, 상기 소자 테스트 소켓의 테스트 수행시, 소자의 패드에 접촉되는 상기 제1 핀과 상기 제2핀 및 외부에 접지되는 상기 그라운드 핀 대비 압축 변형량이 적다는 점을 고려하여, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높은 것인, 소자 테스트 소켓.
  2. 제1항에 있어서,
    상기 제1 핀은 고주파 시그널 핀이고,
    상기 제2 핀은 고주파 시그널 핀 또는 일반 시그널 핀인 것인, 소자 테스트 소켓.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 블록 핀부는, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높은 것인, 소자 테스트 소켓.
  7. 소자 테스트 소켓 제조 방법에 있어서,
    (a) 판 부재를 준비하는 단계; 및
    (b) 상기 판 부재에 상기 판 부재를 상하로 관통하며 배치되고, 소자의 단자와 접촉하여 시그널을 전달하는 제1 핀, 상기 판 부재를 상하로 관통하며 배치되고, 상기 소자의 단자와 접촉하여 시그널을 전달하는 제2 핀 및 상기 판 부재를 상하로 관통하며 배치되되, 상기 제1 핀의 적어도 일부를 감싸는 블록 핀부를 배치하는 단계를 포함하되,
    상기 (b) 단계는, 상기 블록 핀부가 상기 제1 핀의 시그널이 상기 제2 핀의 시그널과 간섭되는 것을 방지하도록, 상기 판 부재의 상기 제1 핀이 배치되는 영역과 상기 판 부재의 상기 제2 핀이 배치되는 영역을 구획하게 배치하고,
    상기 블록 핀부는, 외부로 접지되는 그라운드 핀 복수 개 및 상기 복수의 그라운드 핀을 연결하는 블록 라인을 포함하며,
    상기 제1 핀, 상기 제2 핀 및 상기 블록 핀부는, 도전성 파우더가 배합된 탄성부재를 포함하고,
    상기 블록 라인은, 상기 소자 테스트 소켓의 테스트 수행시, 소자의 패드에 접촉되는 상기 제1 핀과 상기 제2핀 및 외부에 접지되는 상기 그라운드 핀 대비 압축 변형량이 적다는 점을 고려하여, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높은 것인, 소자 테스트 소켓 제조 방법.
  8. 제7항에 있어서,
    상기 제1 핀은 고주파 시그널 핀이고,
    상기 제2 핀은 고주파 시그널 핀 또는 일반 시그널 핀인 것인, 소자 테스트 소켓 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제7항에 있어서,
    상기 블록 핀부는, 상기 제1 핀 및 상기 제2 핀 대비 작은 저항을 갖도록, 상기 제1 핀 및 상기 제2 핀 대비 상기 도전성 파우더의 밀도가 높은 것인, 소자 테스트 소켓 제조 방법.
  13. 제7항에 있어서,
    상기 (a) 단계는,
    상기 제1 핀이 관통 배치되는 제1 홀, 상기 제2 핀이 관통 배치되는 제2 홀 및 상기 블록 핀부가 관통 배치되는 제3 홀부가 형성되는 판 부재를 준비하고,
    상기 (b) 단계는,
    상기 제1 홀, 상기 제2 홀 및 상기 제3 홀부에 상기 탄성부재를 이루는 물질과 상기 도전성 파우더가 혼합된 것을 채우고, 자력을 인가하며, 건조하는 것인, 소자 테스트 소켓 제조 방법.
KR1020220084324A 2022-07-08 2022-07-08 소자 테스트 소켓 및 그 제조 방법 KR102478906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220084324A KR102478906B1 (ko) 2022-07-08 2022-07-08 소자 테스트 소켓 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220084324A KR102478906B1 (ko) 2022-07-08 2022-07-08 소자 테스트 소켓 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR102478906B1 true KR102478906B1 (ko) 2022-12-21

Family

ID=84536736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220084324A KR102478906B1 (ko) 2022-07-08 2022-07-08 소자 테스트 소켓 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102478906B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529636B1 (ko) * 2023-01-10 2023-05-12 하이콘 주식회사 반도체 소자 테스트용 소켓장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176580A (ja) * 1999-12-09 2001-06-29 High Connection Density Inc 高周波用途に適した電気接続用インターポーザ
KR20020079350A (ko) * 2001-04-12 2002-10-19 신종천 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법
JP2004501517A (ja) * 2000-06-20 2004-01-15 ナノネクサス　インコーポレイテッド 集積回路をテスト及びパッケージングするためのシステム
KR20080031576A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판
JP2009100440A (ja) * 2007-09-25 2009-05-07 Hitachi Metals Ltd 高周波部品及び通信装置
US20140028338A1 (en) * 2012-07-27 2014-01-30 Taiwan Semiconductor Manufacturing Company Limited Shield pin arrangement
JP2018066688A (ja) * 2016-10-21 2018-04-26 株式会社村田製作所 マルチプローブ
KR101969791B1 (ko) * 2017-10-23 2019-04-17 주식회사 오킨스전자 외부 도체 역할을 통해서 신호 전송 특성을 개선하는 그라운드 메탈 플레이트, 및 이를 포함하는 테스트 소켓
KR101973390B1 (ko) * 2018-03-20 2019-04-29 주식회사 오킨스전자 도전 볼과 도전 러버의 스티킹을 방지하는 테스트 소켓
JP2020510832A (ja) * 2017-04-21 2020-04-09 リーノ インダストリアル インコーポレイテッド プローブソケット
KR102214509B1 (ko) * 2014-09-01 2021-02-09 삼성전자 주식회사 반도체 장치용 테스트 소켓 및 그를 포함하는 테스트 장치
KR102339014B1 (ko) * 2021-03-29 2021-12-13 배명철 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓
KR102389136B1 (ko) * 2021-12-27 2022-04-21 주식회사 새한마이크로텍 신호 손실 방지용 테스트 소켓

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176580A (ja) * 1999-12-09 2001-06-29 High Connection Density Inc 高周波用途に適した電気接続用インターポーザ
JP2004501517A (ja) * 2000-06-20 2004-01-15 ナノネクサス　インコーポレイテッド 集積回路をテスト及びパッケージングするためのシステム
KR20020079350A (ko) * 2001-04-12 2002-10-19 신종천 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법
KR20080031576A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판
JP2009100440A (ja) * 2007-09-25 2009-05-07 Hitachi Metals Ltd 高周波部品及び通信装置
US20140028338A1 (en) * 2012-07-27 2014-01-30 Taiwan Semiconductor Manufacturing Company Limited Shield pin arrangement
KR102214509B1 (ko) * 2014-09-01 2021-02-09 삼성전자 주식회사 반도체 장치용 테스트 소켓 및 그를 포함하는 테스트 장치
JP2018066688A (ja) * 2016-10-21 2018-04-26 株式会社村田製作所 マルチプローブ
JP2020510832A (ja) * 2017-04-21 2020-04-09 リーノ インダストリアル インコーポレイテッド プローブソケット
KR101969791B1 (ko) * 2017-10-23 2019-04-17 주식회사 오킨스전자 외부 도체 역할을 통해서 신호 전송 특성을 개선하는 그라운드 메탈 플레이트, 및 이를 포함하는 테스트 소켓
KR101973390B1 (ko) * 2018-03-20 2019-04-29 주식회사 오킨스전자 도전 볼과 도전 러버의 스티킹을 방지하는 테스트 소켓
KR102339014B1 (ko) * 2021-03-29 2021-12-13 배명철 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓
KR102389136B1 (ko) * 2021-12-27 2022-04-21 주식회사 새한마이크로텍 신호 손실 방지용 테스트 소켓

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529636B1 (ko) * 2023-01-10 2023-05-12 하이콘 주식회사 반도체 소자 테스트용 소켓장치

Similar Documents

Publication Publication Date Title
US8378346B2 (en) Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer
US6958616B1 (en) Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins
CN100593726C (zh) 具有减小的反射的信号模块
KR100703135B1 (ko) 고밀도 인쇄회로기판
US9638715B2 (en) Testing of electronic devices through capacitive interface
US20060258187A1 (en) Impedance controlled via structure
US20180358332A1 (en) Multi-chip semiconductor apparatus
US7119563B2 (en) Integrated circuit characterization printed circuit board
KR102063761B1 (ko) 신호 전송 커넥터 및 그 제조방법
US8552549B2 (en) Semiconductor device, and inspection method thereof
KR102478906B1 (ko) 소자 테스트 소켓 및 그 제조 방법
CN104465436B (zh) 衬底检查装置
TWI678540B (zh) 半導體元件測試載具
KR102244246B1 (ko) 도전 라인 주변에 완충 영역이 형성된 테스트 소켓
US8058888B2 (en) Test apparatus for electronic device package and method for testing electronic device package
KR101403048B1 (ko) 고주파 특성을 갖는 반도체 디바이스 테스트소켓
KR102339014B1 (ko) 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓
US10705134B2 (en) High speed chip substrate test fixture
KR102269398B1 (ko) 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
KR20220121849A (ko) 자동 테스트 장비용 프로브 카드에서의 동축 비아 배열
KR20220121848A (ko) 자동 테스트 장비용 프로브 카드에서의 전치 비아 배열
US9408304B2 (en) Through printed circuit board (PCB) vias
KR101693001B1 (ko) 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리
KR102520860B1 (ko) 열변형 개선 스티프너 프로브 카드
KR102278672B1 (ko) 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓

Legal Events

Date Code Title Description
N231 Notification of change of applicant
GRNT Written decision to grant