JP4889464B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4889464B2
JP4889464B2 JP2006331245A JP2006331245A JP4889464B2 JP 4889464 B2 JP4889464 B2 JP 4889464B2 JP 2006331245 A JP2006331245 A JP 2006331245A JP 2006331245 A JP2006331245 A JP 2006331245A JP 4889464 B2 JP4889464 B2 JP 4889464B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
electronic component
alignment protrusion
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006331245A
Other languages
English (en)
Other versions
JP2008147317A (ja
JP2008147317A5 (ja
Inventor
善広 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006331245A priority Critical patent/JP4889464B2/ja
Publication of JP2008147317A publication Critical patent/JP2008147317A/ja
Publication of JP2008147317A5 publication Critical patent/JP2008147317A5/ja
Application granted granted Critical
Publication of JP4889464B2 publication Critical patent/JP4889464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、狭ピッチの配線電極へ半導体チップなどの電子部品を正確に実装する電子部品の実装方法に関するものである。
近年、電子機器は軽薄短小傾向を強め、高機能集積化及び信号処理の高速化が進んできており、これに伴い半導体チップの電極間ピッチも１００〔μｍ〕以下が要求されている。
このような電極間ピッチ、幅の狭い電極に対して、半導体チップをバンプを用いて配線基板上に実装することは技術的に極めて困難であり、狭ピッチでも組み立て容易な構造、方法が検討されている。
このような方法において代表的なものとしては、特許文献１がある。
図１５（ｂ）に示すように基板１に電子部品としての半導体チップ２を実装する場合には、図１５（ａ）に示すように、半導体チップ２の電極３上に金の突起電極４を形成する。突起電極４は引きちぎることによって先端が細く形成されている。基板１の上に形成された配線電極５は、その中央に形成されている凹部６の形状が入口よりも奥端が広く形成されている。そして、基板１の凹部６の中央に、突起電極４の先端が来るように基板１に対する半導体チップ２の位置を合わせる。そして、基板１に半導体チップ２を押圧することによって、突起電極４の先端は基板１の凹部６の底部に当接して変形して配線電極５に係合して実装が完了する。
特開平１１−２０４９１３号公報
しかし、特許文献１の場合、各突起電極４とそれぞれ対応する各配線電極５との接合時に、Ｘ、Ｙ、θの位置ずれがある場合、その位置ずれが配線電極５に対し数μｍでもあると、各突起電極４を各対応の配線電極５に正確に実装できない。または、半導体チップ２側から荷重をかけていく途中で、配線電極５の微妙な形状により配線電極５から突起電極４がずり落ちたり、基板１と半導体チップ２との間に熱硬化性樹脂を介装している場合には、配線電極５から突起電極４がずり落ちた状態のまま樹脂硬化してしまう。
本発明は、配線電極が狭ピッチの基板に対して、半導体チップの突起電極を正確に実装できる半導体素子の実装方法を提供することを目的とする。
本発明の電子部品の実装方法は、突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、前記基板の前記配線電極が形成された面に内周面が底部に向かって狭くなるよう傾いた斜面を有する貫通孔が前記位置合わせ突起に対応して形成されており、前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記貫通孔の底部中央にガイドして前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして、前記位置合わせ突起を変形させ、前記貫通孔からの前記位置合わせ突起の先端の露出状態で実装状態を判定することを特徴とする。
また、本発明の電子部品の実装方法は、突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、前記基板の前記配線電極が形成された面に内周面が底部に向かって狭くなるよう傾いた斜面を有する貫通孔が前記位置合わせ突起に対応して形成されており、前記突起電極と接続される前記配線電極を有する基板の前記配線電極とは反対側の面に前記貫通孔の開口部を閉塞するようにランド電極が形成されており、前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記貫通孔の底部中央にガイドして前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして導通させ、前記位置合わせ突起とランド電極との導通から実装状態を判定することを特徴とする。
また、本発明の電子部品の実装方法は、突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、前記基板に内装された電極に底部が達するように前記位置合わせ突起の位置に対応して前記基板に内周面が底部に向かって狭くなるよう傾いた斜面を有する凹部が形成されており、前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記凹部の底部中央にガイドして前記位置合わせ突起の先端を前記基板に内装された前記電極に当接させて変形させて、前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして導通させ、前記導通から実装状態を判定することを特徴とする。
また、加圧して前記電子部品を前記基板に仮実装して前記電子部品の前記突起電極を前記基板の配線電極に位置合わせし、仮実装した前記電子部品を加熱しながら押圧して前記電子部品と前記基板との間に介装された熱硬化性樹脂を前記電子部品の周辺に押し出しながら硬化させ、前記位置合わせ突起を変形させることを特徴とする。
この構成によると、電子部品の突起電極が設けられている同じ面に、突起電極よりも高い少なくとも２個の位置合わせ突起を形成し、前記突起電極が基板の上に形成された配線電極に当接するとともに、前記位置合わせ突起を前記凹部に係合させて押圧して位置合わせ突起が変形するので、突起電極の位置を基板側の正常な電極位置に自動補正して、突起電極が基板の配線電極に接続されることによって、狭ピッチや微細配線基板への位置ずれ実装（接続）による、信頼性の低下を回避できる。
また、従来の半導体チップの実装時の位置合わせ時にプロセス条件のマージンが多くとれるため、タクトを短くすることも可能で、組み立ても容易になるため、低コスト化が可能になる。具体的には、実装の完了状態における突起電極の高さを揃えることができるので、半導体チップを基板に押し付けて突起電極を塑性変形させる時の実装荷重のばらつきを小さくすることができるので、再現性が良好である。
以下、本発明の電子部品の実装方法を具体的な各実施の形態に基づいて説明する。
（実施の形態１）
図１〜図４は本発明の実施の形態１を示す。
図２は基板１に電子部品としての半導体チップ２をフリップチップ実装した拡大平面図で、厚みが０．２ｍｍの半導体チップ２の下面には電極群７を構成する電極が、半導体チップ２の外周部に沿って２列で配列されている。
図３は理解しやすいように図２を切断線Ａ−ＡＡで切断して簡略的に図示した断面図で、電極群７を横切る対角位置の近傍に配置する電極８１，８２を除く各電極９には、突起電極１１が図１（ｂ）に示すように構成されている。電極８１，８２には、突起電極１１よりも高さが高い位置合わせ突起１２が形成されている。突起電極１１と位置合わせ突起１２はともに材質が金である。例えば、突起電極１１の台座２１径は６０μｍである。
この位置合わせ突起１２は、電極９，８１，８２に均一に突起電極１１を形成した後に、電極８１，８２の上にだけ同じ突起電極１１をもう一度ずつ打ち付けることによって実現できる。この場合、位置合わせ突起１２は、突起電極１１より少なくとも台座２１の高さ分だけ高くなる。ここでは、電極８１，８２の場所に、台座２１の直径が突起電極１１の台座径の１．５倍以上、高さが突起電極１１の高さの１．４倍以上の突起電極を重ね打ちして位置合わせ突起１２とした。
電極８１，８２は、その他の電極９から電気的に孤立していてもよいし、グランドや電源に繋がっていてもよい。
基板１に半導体チップ２をフリップチップ実装する工程は、図１（ａ）〜図１（ｅ）の工程で実行する。
基板１は材質がガラスエポキシで、その厚みが０．３ｍｍ、実装位置には図１（ｂ）に示すように半導体チップ２の突起電極１１に対応して狭ピッチで形成されている配線電極１３が銅（ニッケル＋Ａｕメッキしてもよい）で形成されている。
なお、基板１には、半導体チップ２の位置合わせ突起１２に対応する位置に、それぞれ凹部１４が形成されている。
この実施の形態の凹部１４は、図１（ａ）に示すように基板１の表面よりも窪ませて形成された平面形状が環状の凹部本体１５と、この凹部本体１５の内側と凹部本体１５の周囲にわたって形成された電極１６とで構成されている。凹部本体１５は内周面が底部に向かって狭くなるように傾いた斜面１７を有しており、この上に形成されている電極１６の表面も斜面１７に沿って傾いている。また、電極１６の基板１の表面に形成されている部分の内周側の角１８も凹部本体１５の中心に向かって傾斜している。このような電極１６は、配線電極１３を形成する工程において形成されている。図４は基板１の要部を示しており、半導体チップ２の実装位置を仮想線で示している。
フリップチップ実装に際しては、基板１の実装位置に熱硬化性エポキシ樹脂１９が液状であればディスペンサーを用いて塗布する。熱硬化性エポキシ樹脂１９がフィルム状であれば貼付装置を使って実装位置に貼り付ける。今回、１５０℃で硬化するフィルム状の熱硬化性エポキシ樹脂１９を５０℃程度１００Ｎで貼り付けを行った。
熱硬化性エポキシ樹脂１９の上に、半導体チップ２の突起電極１１を基板１の側に向けて配置し、半導体チップ２の上面に加圧ツールを押し当てて加熱しながら基板１の側に押圧した。
図１（ｂ）に示したように実装位置に対して半導体チップ２の位置がずれていても、位置合わせ突起１２の方が突起電極１１よりも高いため、図１（ｃ）に示すように突起電極１１が配線電極１３に接触する前に、凹部本体１５の斜面１７の上に形成された電極１６に位置合わせ突起１２が当接する。
凹部本体１５の斜面１７の上に形成された電極１６も凹部本体１５の中心に向かって傾斜しているため、半導体チップ２は図１（ｄ）に示すように凹部本体１５の斜面１７に沿って横ずれしながら降下して、位置合わせ突起１２が凹部本体１５の底部の電極１６に当接する。この時点で突起電極１１は配線電極１３に当接していない。ここで、突起電極１１の高さは例えば５５μｍであった。
この状態からさらに前記加圧ツールで加熱しながら半導体チップ２を押圧すると、凹部本体１５の底部の電極１６に当接している位置合わせ突起１２が、加圧ツールによる押圧が進むにつれて塑性変形し、半導体チップ２は位置合わせ突起１２の中心Ｂ１が凹部本体１５の中心Ｓ１に近づくように更に横ずれする。この過程で突起電極１１が配線電極１３に当接して図１（ｅ）に示すように塑性変形する。ここで、塑性変形した後の突起電極１１の高さは例えば２５μｍであった。
図１（ｅ）に示す状態で熱硬化性エポキシ樹脂１９が硬化して、基板１と半導体チップ２の位置が固定される。
凹部１４の大きさを、更に詳しく説明する。
Ｃ１は突起電極１１の中心位置、Ｓ２は基板１の配線電極１３の（断面）中心、Ｄ１は凹部１４の半径で、この例では凹部本体１５の表面を電極１６によってメタライズして構成しているため、電極１６の内径がこれに相当する。Ｄ２は配線電極１３の半分の幅であって、
Ｄ１ ＜ Ｄ２
に形成することによって、半導体チップの基板実装時の位置ずれを防止することができる。
また、基板１に対する半導体チップ２の位置ずれが配線電極１３の半分のＤ２だけ発生した場合であってもこれを自動補正するために必要なＤ１は、位置合わせ突起１２の先端径Ｅ１に配線電極１３の幅Ｄ２を加えた幅とすることにより、位置合わせ突起１２が電極１６の内側に当接する。Ｄ２は配線電極１３の幅の５０％を越えて１００％未満で前記自動補正を期待できる。
このように、半導体チップ２の各突起電極１１が基板１の配線電極１３上に接続されることによって、狭ピッチや微細配線基板への位置ずれ実装（接続）による、信頼性の低下を回避することが可能となる。位置合わせ突起１２の高さは突起電極１１の高さの１．４倍以上、位置合わせ突起１２の台座２１の径は突起電極の台座径の１．５倍以上にした場合に好適な結果が得られた。
上記の「電極１６が配線電極１３を形成する工程において形成される」とは、例えば、基板銅箔上にレジストを塗布したのち、電極パターンを写真露光したのち、配線以外の部分レジストを除去し、酸で銅箔をエッチングして行う。エッチングされなかったレジスト部を溶解させて、配線電極を形成する。これをサブトラクト法という。他に、先に配線電極１３のレジストパターンを形成しておき、電解もしくは無電解メッキで銅等を析出させてレジスト厚み分に成長させて配線電極を形成する。これをアディティブ法という。
凹部本体１５の表面に電極１６を形成してメタライズしたため、基板１の材質が位置合わせ突起１２に比べて柔らかな材質の場合であってもこれを補強することができる。また、電極１６と電極８１，８２との導通状態を確認することによって、位置の修正が正しく行われたかどうかを確認できる。
基板４としては、セラミックス基板、樹脂基板、樹脂シート（ポリイミドフレキ）、シリコンの基板でもよい。
また、実装の完了状態における突起電極１１の高さを揃えることができるので、半導体チップ２を基板１に押し付けて突起電極１１を塑性変形させる時の実装荷重のばらつきを小さくすることができるので、再現性が良好である。
（実施の形態２）
図５は本発明の実施の形態２を示す。
実施の形態１における凹部１４は、凹部本体１５とこの凹部本体１５の内側と凹部本体１５の周囲にわたって形成された電極１６とで構成されていたが、図５では、電極１６が存在していない。また図５では電極９，８１，８２に均一に突起電極１１を形成した後に、電極８１，８２の上にだけ同じ突起電極１１をもう一度ずつ打ち付けて位置合わせ突起１２を形成した場合を示している。その他は実施の形態１と同じである。
基板１が位置合わせ突起１２に比べて丈夫な材質である場合には、メタライズを必要としない。その他は実施の形態１と同じである。凹部本体１５はドリル加工，レーザー加工，化学的エッチングなどで形成することもできる。
（実施の形態３）
図６は本発明の実施の形態３を示す。
実施の形態１における凹部１４は、凹部本体１５とこの凹部本体１５の内側と凹部本体１５の周囲にわたって形成された電極１６とで構成されていたが、図６では、電極１６ａが凹部本体１５の底部に設けられており、凹部本体１５の斜面１７と凹部本体１５の周囲には電極１６が存在していない。また図６では電極９，８１，８２に均一に突起電極１１を形成した後に、電極８１，８２の上にだけ同じ突起電極１１をもう一度ずつ打ち付けて位置合わせ突起１２を形成した場合を示している。その他は実施の形態１と同じである。
更に詳しくは、図６における電極１６ａは基板１に内装されている電極を使用することによって、凹部１４の深さを電極１６ａにより正確にコントロールすることができる。
この構成によると、位置合わせ突起１２を凹部本体１５の底部に設けられ電極１６ａによって安定に変形させるこができ、半導体チップ２の突起電極１１を基板１の配線電極１３に位置ずれなく接続できる。
（実施の形態４）
図７は本発明の実施の形態４を示す。
実施の形態１における凹部１４は、凹部本体１５と電極１６とで構成されており、凹部本体１５の内側と凹部本体１５の周囲にわたって形成された電極１６は、基板１に配線電極１３を形成する工程で作成したが、図７では、実施の形態３の図６のように内装電極からなる電極１６ａが底部に設けられた凹部本体１５を有する基板１を作成し、基板１の表面に配線電極１３を形成する工程で、凹部本体１５の斜面１７と凹部本体１５の周囲にわたる電極１６ｂを形成して、電極１６ａと電極１６ｂとを導通させて構成している。また図７では電極９，８１，８２に均一に突起電極１１を形成した後に、電極８１，８２の上にだけ同じ突起電極１１をもう一度ずつ打ち付けて位置合わせ突起１２を形成した場合を示している。その他は実施の形態１と同じである。
この構成によると、さらに位置合わせ突起１２の変形を安定にすることができる。
（実施の形態５）
図８は本発明の実施の形態５を示す。
図５に示す実施の形態２では凹部１４としての凹部本体１５は基板１を貫通していなかったが、この実施の形態５では図８に示すように基板１を貫通して凹部本体１５ａが形成されている点だけが異なっている。
この構成によると、突起電極１１の位置合わせが完了したかどうか、基板１の外側に露出した位置合わせ突起１２を使用して電気的な検査を行うことができる。
（実施の形態６）
図９は本発明の実施の形態６を示す。
図８に示す実施の形態５では凹部本体１５ａが基板１を貫通していたが、この実施の形態６では図９に示すように基板１を貫通した凹部本体１５ａがランド電極２２によって閉塞されており、熱硬化性樹脂１９のはみ出しが無い。その他は実施の形態５と同じである。
（実施の形態７）
図１０は本発明の実施の形態７を示す。
図９に示す実施の形態６では凹部本体１５ａの内周面に電極が形成されていなかったが、この実施の形態７では図１０に示すように、貫通した凹部本体１５ａがランド電極２２によって閉塞された基板１を作成し、基板１の表面に配線電極１３を形成する工程で、凹部本体１５の斜面１７と凹部本体１５の周囲にわたる電極１６ｂを形成して、ランド電極２２と電極１６ｂとを導通させて構成している点だけが異なっている。
（実施の形態８）
図１１は本発明の実施の形態８を示す。
実施の形態５を示す図８では、突起電極１１と同じ大きさのバンプを重ね打ちして位置合わせ突起１２を構成していたが、図１１では突起電極１１よりも台座径の大きなバンプを１度打ちによって形成している。基板１には大きなシングルの位置合わせ突起１２に応じた径の凹部本体１５が凹部１４として形成されている。
その他は実施の形態５と同じである。
なお、位置合わせ突起１２をダブルバンプではなく、図１１のようにシングルで構成する点については、その他の実施の形態においても同様に実施できる。
（実施の形態９）
図１２と図１３は本発明の実施の形態９を示す。
実施の形態１を示す図１では、基板１の側に設けられた凹部１４は、電極１６と基板１の表面よりも窪ませて形成された凹部本体１５とで構成されていたが、図１２では、位置合わせ突起１２に対応して基板１の表面に形成された電極１６だけで凹部１４が形成されている。電極１６の内周側の角１８は凹部１４の中心に向かって傾斜している。
図１２（ａ）に示すように、実装位置に対して半導体チップ２の位置がずれていても、位置合わせ突起１２の方が突起電極１１よりも高いため、加圧ツールで半導体チップ２を押圧すると、図１２（ｂ）に示すように突起電極１１が配線電極１３に接触する前に、電極１６の内周側の傾斜した角１８に位置合わせ突起１２が当接する。
これによって、半導体チップ２は電極１６の内周側の傾斜した角１８に沿って横ずれしながら降下して、位置合わせ突起１２が基板１の表面に当接する。この時点で突起電極１１は配線電極１３に当接していない。
この状態からさらに前記加圧ツールで加熱しながら半導体チップ２を押圧すると、基板１の表面に当接している位置合わせ突起１２が、加圧ツールによる押圧が進むにつれて塑性変形し、半導体チップ２は位置合わせ突起１２の中心が電極１６の中心に近づくように更に横ずれする。この過程で突起電極１１が配線電極１３に当接して図１２（ｃ）に示すように塑性変形する。この状態で熱硬化性エポキシ樹脂１９が硬化して、基板１と半導体チップ２の位置が固定される。
（実施の形態１０）
図１４は本発明の実施の形態１０を示す。
図１４（ａ）は基板１の要部の平面図、図１４（ｂ）は図１４（ａ）のＢ−ＢＢ線に沿った断面図である。
実施の形態９の凹部１４は平面形状が環状で中央に窪みを有した電極１６であったが、この図１４では、基板１の表面に形成された互いに平行なガイド片２３ａ，２３ｂによってガイド片２３ａ，２３ｂの間に窪みを有する凹部１４が構成されている。ガイド片２３ａ，２３ｂによる凹部１４は、前記半導体チップ２の電極８１，８２に形成された位置合わせ突起１２に対応して基板１に形成されている。ガイド片２３ａ，２３ｂの内側は凹部１４の中央にむかって傾いた斜面２４に形成されている。その他は実施の形態９と同じである。
上記の各実施の形態において、基板４は、セラミックス基板、樹脂基板、樹脂シート（ポリイミドフレキ）、シリコンの基板でもよい。シリコン基板（シリコンインターポーザでもよい）の場合は、貫通孔を専用設備で作製する。貫通孔は一部シリコンで止まっていても、他の電極がメタライズされていてもよい。
なお、図１，図７，図１０では、凹部本体１５の周辺と斜面１７の両方に電極１６または電極１６，１６ｂを形成してメタライズしたが、少なくとも一方に電極を形成して構成することもできる。
また、図１５に示した従来例などでは半導体チップ２の突起電極４が、基板１の上に形成された配線電極５の凹部６に必要以上の強固な状態で係合して連結されるので、廃棄された基板１をリサイクルするような場合には、基板１からの半導体チップ２の取り外しが難しいのに対して、本発明の構成ではアンダーフィルとして熱硬化性エポキシ樹脂１９などで連結することによって適度な状態で係合して連結されるので、廃棄された基板１をリサイクルするような場合に半導体チップ２の取り外しが容易で、リサイクル性の点でも優れている。
本発明は狭ピッチや微細配線基板への位置ずれの回避に寄与することができ、フリップチップ実装した半導体素子を有する半導体装置の小型化にともなって低下する信頼性の低下を改善できる。
本発明の実施の形態１の実装工程を示す拡大断面図 同実施の形態の拡大平面図 同実施の形態の簡略的な拡大断面図 同実施の形態の基板の要部の拡大平面図 本発明の実施の形態２の簡略的な拡大断面図 本発明の実施の形態３の簡略的な拡大断面図 本発明の実施の形態４の簡略的な拡大断面図 本発明の実施の形態５の簡略的な拡大断面図 本発明の実施の形態６の簡略的な拡大断面図 本発明の実施の形態７の簡略的な拡大断面図 本発明の実施の形態８の簡略的な拡大断面図 本発明の実施の形態９の実装工程を示す拡大断面図 同実施の形態の基板の要部の拡大平面図 本発明の実施の形態１０の基板の要部の拡大平面図 従来例の実装工程を示す拡大断面図
符号の説明
１ 基板
２ 半導体チップ（電子部品）
７ 電極群
８１，８２，９ 電極
１１ 突起電極
１２ 位置合わせ突起
１３ 配線電極
１４ 凹部
１５ 凹部本体
１６，１６ａ，１６ｂ 電極
１７ 斜面
１８ 電極１６の内周側の角
１９ 熱硬化性エポキシ樹脂
２１ 台座
２２ ランド電極
２３ａ，２３ｂ ガイド片
２４ ガイド片２３ａ，２３ｂの内側の斜面

Claims (4)

  1. 突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、
    前記基板の前記配線電極が形成された面に内周面が底部に向かって狭くなるよう傾いた斜面を有する貫通孔が前記位置合わせ突起に対応して形成されており、
    前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記貫通孔の底部中央にガイドして前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして、前記位置合わせ突起を変形させ、
    前記貫通孔からの前記位置合わせ突起の先端の露出状態で実装状態を判定する
    電子部品の実装方法。
  2. 突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、
    前記基板の前記配線電極が形成された面に内周面が底部に向かって狭くなるよう傾いた斜面を有する貫通孔が前記位置合わせ突起に対応して形成されており、前記突起電極と接続される前記配線電極を有する基板の前記配線電極とは反対側の面に前記貫通孔の開口部を閉塞するようにランド電極が形成されており、
    前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記貫通孔の底部中央にガイドして前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして導通させ、
    前記位置合わせ突起とランド電極との導通から実装状態を判定する
    電子部品の実装方法。
  3. 突起電極と前記突起電極が形成されている同じ面に位置し前記突起電極より高さが高い位置合わせ突起が形成された電子部品を、前記突起電極と接続される配線電極を有する基板に実装するに際し、
    前記基板に内装された電極に底部が達するように前記位置合わせ突起の位置に対応して前記基板に内周面が底部に向かって狭くなるよう傾いた斜面を有する凹部が形成されており、
    前記位置合わせ突起を前記貫通孔の前記斜面に当接させて前記凹部の底部中央にガイドして前記位置合わせ突起の先端を前記基板に内装された前記電極に当接させて変形させて、前記電子部品の前記突起電極を前記基板の配線電極に位置合わせして導通させ、前記導通から実装状態を判定する
    電子部品の実装方法。
  4. 加圧して前記電子部品を前記基板に仮実装して前記電子部品の前記突起電極を前記基板の配線電極に位置合わせし、
    仮実装した前記電子部品を加熱しながら押圧して前記電子部品と前記基板との間に介装された熱硬化性樹脂を前記電子部品の周辺に押し出しながら硬化させ、前記位置合わせ突起を変形させる
    請求項１〜請求項３の何れかに記載の電子部品の実装方法。
JP2006331245A 2006-12-08 2006-12-08 電子部品の実装方法 Expired - Fee Related JP4889464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006331245A JP4889464B2 (ja) 2006-12-08 2006-12-08 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331245A JP4889464B2 (ja) 2006-12-08 2006-12-08 電子部品の実装方法

Publications (3)

Publication Number Publication Date
JP2008147317A JP2008147317A (ja) 2008-06-26
JP2008147317A5 JP2008147317A5 (ja) 2009-11-05
JP4889464B2 true JP4889464B2 (ja) 2012-03-07

Family

ID=39607181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331245A Expired - Fee Related JP4889464B2 (ja) 2006-12-08 2006-12-08 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4889464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769702B2 (en) 2020-04-15 2023-09-26 Murata Manufacturing Co., Ltd. Amplifier module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Ｂｇａタイプ半導体装置の接続構造
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
WO2014182239A1 (en) * 2013-05-07 2014-11-13 Smartflex Technology Pte Ltd Ultra-thin smart card modules with chip bumps disposed in susbtrate via holes and methods of fabricating the same
EP2819162B1 (en) 2013-06-24 2020-06-17 IMEC vzw Method for producing contact areas on a semiconductor substrate
JP2015149314A (ja) * 2014-02-04 2015-08-20 富士通株式会社 半導体装置及びその製造方法
CN109309069A (zh) * 2018-09-19 2019-02-05 深圳市心版图科技有限公司 焊球阵列封装芯片及其焊接方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170444A (ja) * 1988-12-22 1990-07-02 Matsushita Electric Works Ltd 半導体素子の実装方法
JPH03218039A (ja) * 1990-01-23 1991-09-25 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH04199524A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置
JP2715793B2 (ja) * 1992-03-19 1998-02-18 日本電気株式会社 半導体装置及びその製造方法
JPH10256308A (ja) * 1997-03-06 1998-09-25 Oki Electric Ind Co Ltd 半導体チップ実装構造及びその実装方法
JPH11111772A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd キャリア基板の実装位置決め方法、キャリア基板および配線基板
JPH11163194A (ja) * 1997-11-26 1999-06-18 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
JP2002246512A (ja) * 2001-02-16 2002-08-30 Nec Corp Ｂｇａパッケージの構造及び実装基板の構造
JP2002373914A (ja) * 2001-06-15 2002-12-26 Ricoh Co Ltd 電子部品接続構造体
JP2006324577A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769702B2 (en) 2020-04-15 2023-09-26 Murata Manufacturing Co., Ltd. Amplifier module

Also Published As

Publication number Publication date
JP2008147317A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4889464B2 (ja) 電子部品の実装方法
JP5606695B2 (ja) 接続端子付き基板
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
US8697492B2 (en) No flow underfill
JP5713598B2 (ja) ソケット及びその製造方法
JP4568215B2 (ja) 回路装置および回路装置の製造方法
US20140291865A1 (en) Electronic apparatus and fabrication method of the same
JP5187714B2 (ja) 半導体チップの電極接続構造
US9837337B2 (en) Wiring substrate, method of manufacturing the same and electronic component device
WO2018220998A1 (ja) 半導体装置および半導体装置の製造方法
US7893550B2 (en) Semiconductor package comprising alignment members
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008091719A (ja) 半導体装置
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP3878436B2 (ja) 配線基板および半導体装置
JPH11340277A (ja) 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JP5794833B2 (ja) 接続端子及びその製造方法、並びにソケット
JP4072693B2 (ja) 半導体装置の製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2008118152A (ja) 半導体装置および積層型半導体装置
CN216120289U (zh) 电子器件
US10483195B2 (en) Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board
TW201108370A (en) Flip-chip package structure and aligning method thereof
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JP2003243447A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees