JPH11111772A - キャリア基板の実装位置決め方法、キャリア基板および配線基板 - Google Patents

キャリア基板の実装位置決め方法、キャリア基板および配線基板

Info

Publication number
JPH11111772A
JPH11111772A JP9274135A JP27413597A JPH11111772A JP H11111772 A JPH11111772 A JP H11111772A JP 9274135 A JP9274135 A JP 9274135A JP 27413597 A JP27413597 A JP 27413597A JP H11111772 A JPH11111772 A JP H11111772A
Authority
JP
Japan
Prior art keywords
wiring board
positioning
board
mounting
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274135A
Other languages
English (en)
Inventor
Koji Nishida
浩二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9274135A priority Critical patent/JPH11111772A/ja
Publication of JPH11111772A publication Critical patent/JPH11111772A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 チップサイズパッケージ(Chip Size Packag
e、以下CSPと記す)などのキャリア基板の配線基板
への装着を、専用の機械を用いずに、人間の手でピンセ
ットや吸盤を用いて手作業にて行う場合の位置決めを容
易に精度良く実施可能とすることを目的とする。 【解決手段】 半導体などのチップ部品を配線基板に実
装する場合に、チップ部品と配線基板を中継するキャリ
ア基板の配線基板との接続面側に、実装位置決め用端子
パッドを該キャリア基板の4隅のうち対角になる2隅に
それぞれ設け、該実装位置決め用端子パッドに実装位置
決め用半田バンプを設け、該キャリア基板を実装する配
線基板に、該実装位置決め用半田バンプに対向する位置
に実装位置決め用穴を設け、該実装位置決め用半田バン
プを該実装位置決め用穴に合わせて置き、該キャリア基
板を該配線基板に固定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップサイズパッ
ケージ(Chip Size Package、以下CSPと記す)など
のキャリア基板の配線基板への装着を、専用の機械を用
いずに、人間の手でピンセットや吸盤を用いて手作業に
て行う場合の、CSPなどのキャリア基板の実装位置決
め方法、キャリア基板および配線基板に関する。
【0002】
【従来の技術】図4は従来のCSPキャリア基板の実装
位置決め方法におけるCSPキャリア基板の配線基板と
の接続面側の平面図を示すものである。図4において、
接続用端子パッド4は、図4のCSPキャリア基板の配
線基板との接続面側に格子状に配置されている。
【0003】また、図5は、従来のCSPキャリア基板
の実装位置決め方法における図4のCSPキャリア基板
を実装するための配線基板の平面図を示すものである。
図5において、配線基板には、図4のCSPキャリア基
板の接続用端子パッド4に対向する位置に、同一形状、
同一寸法の接続用端子パッド5が設けてあり、手作業に
て実装する際には、配線基板に設けた図4のCSPキャ
リア基板外形の一部または全てを形取った位置決めマー
ク10に、図4のCSPキャリア基板外形を位置合わせ
して、CSPキャリア基板を実装していた。
【0004】
【発明が解決しようとする課題】CSPキャリア基板を
配線基板に手作業により実装する際のCSPキャリア基
板の位置決め方法において、実装する際には、実装する
配線基板に設けたCSPキャリア基板外形の一部または
全てを形取った位置決めマークに、CSPキャリア基板
外形を位置合わせすることで行っているために物理的に
位置規制するものがなく、手作業では実装位置精度が高
くならず、CSPキャリア基板の接続用端子パッドと対
向する配線基板の接続用端子パッドに隣接した接続用端
子パッドとCSPキャリア基板の接続用端子パッドとの
間で短絡が発生する場合もあり、歩留りがよくないとい
った不都合があった。
【0005】本発明は、手作業によりCSPキャリア基
板を配線基板に実装する際の位置決めを容易に精度良く
実施可能とすることを目的とする。
【0006】
【課題を解決するための手段】この課題を解決するため
に本発明のキャリア基板の実装位置決め方法、キャリア
基板および配線基板は、半導体などのチップ部品を配線
基板に実装する場合に、チップ部品と配線基板を中継す
るキャリア基板の配線基板との接続面側に、実装位置決
め用端子パッドを該キャリア基板の4隅のうち対角にな
る2隅にそれぞれ設け、該実装位置決め用端子パッドに
実装位置決め用半田バンプを設け、該キャリア基板を実
装する配線基板に、該実装位置決め用半田バンプに対向
する位置に実装位置決め用穴を設け、該実装位置決め用
半田バンプを該実装位置決め用穴に合わせて置き、該キ
ャリア基板を該配線基板に固定することを特徴とするキ
ャリア基板の実装位置決め方法としたものであり、半導
体などのチップ部品を配線基板に実装する場合に、チッ
プ部品と配線基板を中継するキャリア基板の配線基板と
の接続面側に、実装位置決め用端子パッドを該キャリア
基板の4隅のうち対角になる2隅にそれぞれ設け、該実
装位置決め用端子パッドに実装位置決め用半田バンプを
設けたことを特徴とするキャリア基板としたものであ
り、半導体などのチップ部品を配線基板に実装する場合
に、チップ部品と配線基板を中継するキャリア基板の配
線基板との接続面側に、実装位置決め用端子パッドを該
キャリア基板の4隅のうち対角になる2隅にそれぞれ設
け、該実装位置決め用端子パッドに実装位置決め用半田
バンプを設け、該キャリア基板を実装する配線基板に、
該実装位置決め用半田バンプに対向する位置に実装位置
決め用穴を設けたことを特徴とする配線基板としたもの
である。
【0007】これにより、手作業によりCSPを配線基
板に実装する際の位置決めを容易に精度良く実施するこ
とができる。
【0008】
【発明の実施の形態】本発明の請求項1に記載の発明
は、半導体などのチップ部品を配線基板に実装する場合
に、チップ部品と配線基板を中継するキャリア基板の配
線基板との接続面側に、実装位置決め用端子パッドを該
キャリア基板の4隅のうち対角になる2隅にそれぞれ設
け、該実装位置決め用端子パッドに実装位置決め用半田
バンプを設け、該キャリア基板を実装する配線基板に、
該実装位置決め用半田バンプに対向する位置に実装位置
決め用穴を設け、該実装位置決め用半田バンプを該実装
位置決め用穴に合わせて置き、該キャリア基板を該配線
基板に固定することを特徴とするキャリア基板の実装位
置決め方法としたものであり、本発明の請求項2に記載
の発明は、半導体などのチップ部品を配線基板に実装す
る場合に、チップ部品と配線基板を中継するキャリア基
板の配線基板との接続面側に、実装位置決め用端子パッ
ドを該キャリア基板の4隅のうち対角になる2隅にそれ
ぞれ設け、該実装位置決め用端子パッドに実装位置決め
用半田バンプを設けたことを特徴とするキャリア基板と
したものであり、本発明の請求項3に記載の発明は、半
導体などのチップ部品を配線基板に実装する場合に、チ
ップ部品と配線基板を中継するキャリア基板の配線基板
との接続面側に、実装位置決め用端子パッドを該キャリ
ア基板の4隅のうち対角になる2隅にそれぞれ設け、該
実装位置決め用端子パッドに実装位置決め用半田バンプ
を設け、該キャリア基板を実装する配線基板に、該実装
位置決め用半田バンプに対向する位置に実装位置決め用
穴を設けたことを特徴とする配線基板としたものであ
り、CSPキャリア基板を配線基板に手作業にて実装す
る際に、CSPキャリア基板の4隅のうち対角になる2
隅にそれぞれ設けた実装位置決め用半田バンプを、CS
Pキャリア基板の実装位置決め用半田バンプに対向する
位置に設けた配線基板の実装位置決め用穴に、該実装位
置決め用半田バンプを合わせて置くことで、物理的に位
置規制がなされるという作用を有する。
【0009】以下、本発明の実施の形態1について、図
1〜図3を用いて説明する。図1は本発明の実施の形態
1におけるCSPキャリア基板の配線基板との接続面側
の平面図を示し、配線用端子パッド4を格子状に配置
し、4隅のうち対角となる2隅に円形の実装位置決め用
端子パッド3を配置したものである。
【0010】図2は本発明の実施の形態1における図1
のCSPキャリア基板を実装する配線基板の平面図を示
し、図1の配線用端子パッド4に対向する位置に、配線
用端子パッド5を配置し、図1の実装位置決め用端子パ
ッド3に対向する位置に、図1の実装位置決め用端子パ
ッド3よりわずかに大きい実装位置決め用穴6を配置
し、図1のCSPキャリア基板上の実装位置決め用端子
パッド3に半田バンプ7を形成し、手作業にて、該半田
バンプ7を図2の配線基板の実装位置決め用穴6に挿入
し、実装することで、図3で示すように、正確にCSP
キャリア基板の配線基板に対する位置が決まる。
【0011】尚、本実施の形態では、実装位置決め用端
子パッドの形状を円形、実装位置決め用穴を丸穴とした
が、実装位置決め用端子パッドの形状を多角形、実装位
置決め用穴を多角穴としても良い。
【0012】また、本実施の形態では、実装位置決め用
穴を非貫通穴としたが、貫通穴としても良い。
【0013】また、実装位置決め用端子パッドに実装位
置決め用半田バンプの形成は、手作業でも機械を用いて
も良い。
【0014】また、CSPキャリア基板については、B
GA(Ball Grid Array)タイプのCSPキャリア基板
でも、LGA(Land Grid Array)タイプのCSPキャ
リア基板でも良い。
【0015】また、中継用のキャリア基板はCSPに限
らず、半導体などのチップ部品を複数を搭載したマルチ
チップモジュール(MCM)のキャリア基板でも良い。
【0016】
【発明の効果】以上のように本発明によれば、キャリア
基板を配線基板に手作業にて実装する際に、物理的に位
置決めすることができるので、容易にキャリア基板の配
線基板に対する正確な位置決めを実施できるという有利
な効果が得られる。
【0017】また、実装位置決め用端子パッドに実装位
置決め用半田バンプを形成する工程は、キャリア基板を
配線基板に位置決めする直前でよく、それまで実装位置
決め用端子パッドに実装位置決め用半田バンプを形成し
ないでおけば、キャリア基板を保管、運搬する際のケー
スと実装位置決め用端子パッドの半田バンプとの接触を
考慮する必要がなくなるし、キャリア基板が占める収納
空間も小さくて済むという有利な効果が得られる。
【0018】さらに、実装位置決め用穴を非貫通穴と
し、その非貫通穴の底面に端子パッドを設けることで、
キャリア基板を配線基板に位置決め実装した後に、リフ
ロー半田付けにより、キャリア基板と配線基板を接続す
るが、キャリア基板と配線基板の半田での接続面積を増
やすことができるので、機械的な固定強度を増すことが
できるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるCSPキャリア
基板の配線基板との接続面側の平面図
【図2】本発明の実施の形態1を説明するための配線基
板の平面図
【図3】本発明の実施の形態1におけるCSPキャリア
基板が配線基板に位置決めされた状態を示すCSPキャ
リア基板と配線基板の断面図
【図4】従来のCSPキャリア基板の配線基板との接続
面側の平面図
【図5】従来の配線基板の平面図
【符号の説明】
1 CSPキャリア基板 2 配線基板 3 実装位置決め用端子パッド 4,5 配線用端子パッド 6 実装位置決め用穴 7 実装位置決め用半田バンプ 8,9 半田 10 位置決めマーク

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板の配線基板との接続面側に、実装位置決め用端子
    パッドを該キャリア基板の4隅のうち対角になる2隅に
    それぞれ設け、該実装位置決め用端子パッドに実装位置
    決め用半田バンプを設け、該キャリア基板を実装する配
    線基板に、該実装位置決め用半田バンプに対向する位置
    に実装位置決め用穴を設け、該実装位置決め用半田バン
    プを該実装位置決め用穴に合わせて置き、該キャリア基
    板を該配線基板に固定することを特徴とするキャリア基
    板の実装位置決め方法。
  2. 【請求項2】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板の配線基板との接続面側に、実装位置決め用端子
    パッドを該キャリア基板の4隅のうち対角になる2隅に
    それぞれ設け、該実装位置決め用端子パッドに実装位置
    決め用半田バンプを設けたことを特徴とするキャリア基
    板。
  3. 【請求項3】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板の配線基板との接続面側に、実装位置決め用端子
    パッドを該キャリア基板の4隅のうち対角になる2隅に
    それぞれ設け、該実装位置決め用端子パッドに実装位置
    決め用半田バンプを設け、該キャリア基板を実装する配
    線基板に、該実装位置決め用半田バンプに対向する位置
    に実装位置決め用穴を設けたことを特徴とする配線基
    板。
JP9274135A 1997-10-07 1997-10-07 キャリア基板の実装位置決め方法、キャリア基板および配線基板 Pending JPH11111772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274135A JPH11111772A (ja) 1997-10-07 1997-10-07 キャリア基板の実装位置決め方法、キャリア基板および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274135A JPH11111772A (ja) 1997-10-07 1997-10-07 キャリア基板の実装位置決め方法、キャリア基板および配線基板

Publications (1)

Publication Number Publication Date
JPH11111772A true JPH11111772A (ja) 1999-04-23

Family

ID=17537518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274135A Pending JPH11111772A (ja) 1997-10-07 1997-10-07 キャリア基板の実装位置決め方法、キャリア基板および配線基板

Country Status (1)

Country Link
JP (1) JPH11111772A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147317A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2009054611A (ja) * 2007-08-23 2009-03-12 Fujitsu Ltd 実装構造体、その製造方法、半導体装置およびその製造方法
JP2012099751A (ja) * 2010-11-05 2012-05-24 Canon Inc プリント回路板
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147317A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2009054611A (ja) * 2007-08-23 2009-03-12 Fujitsu Ltd 実装構造体、その製造方法、半導体装置およびその製造方法
JP2012099751A (ja) * 2010-11-05 2012-05-24 Canon Inc プリント回路板
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法
US9490191B2 (en) 2012-07-17 2016-11-08 Olympus Corporation Mounting structure of semiconductor device and method of manufacturing the same
US9583416B2 (en) 2012-07-17 2017-02-28 Olympus Corporation Mounting structure of semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6444563B1 (en) Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6443351B1 (en) Method of achieving solder ball coplanarity on ball grid array integrated circuit package
JP3798597B2 (ja) 半導体装置
JP3845403B2 (ja) 半導体デバイス
US7563647B2 (en) Integrated circuit package system with interconnect support
WO2001043193B1 (en) Dual-die integrated circuit package
US6291270B1 (en) Revealing localized cutting line patterns in a semiconductor device
JP3037222B2 (ja) Bga型半導体装置
JP2006128711A (ja) 半導体装置及びその製造方法
CN101276768A (zh) 用于倒装芯片封装的组合倒置
JPH11111771A (ja) 配線基板の接続方法、キャリア基板および配線基板
EP1460888A1 (en) Low-profile electronic circuit module and method for manufacturing the same
JPH11111772A (ja) キャリア基板の実装位置決め方法、キャリア基板および配線基板
US6455941B1 (en) Chip scale package
JP2000040676A (ja) 半導体装置の製造方法
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
JPH10303151A (ja) 電子部品の製造方法
KR20090036948A (ko) Bga 패키지 및 그의 제조 방법
JPH0410635A (ja) フリップチップ実装方法
JP3093150U (ja) リモートコントローラのプリント基板へのic位置決め構造及びプリント基板へのic位置決め構造。
KR100202736B1 (ko) 스크린 프린트 장치의 인쇄회로기판 고정용 지그
JP2002076068A (ja) 半導体装置の製造方法
KR100716868B1 (ko) 반도체패키지 및 그 제조 방법
JP5024249B2 (ja) 半導体装置の製造方法
JPH11345831A (ja) 半導体装置、実装基板および実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041014

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129