JPH04199524A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04199524A
JPH04199524A JP33533290A JP33533290A JPH04199524A JP H04199524 A JPH04199524 A JP H04199524A JP 33533290 A JP33533290 A JP 33533290A JP 33533290 A JP33533290 A JP 33533290A JP H04199524 A JPH04199524 A JP H04199524A
Authority
JP
Japan
Prior art keywords
substrate
recess
semiconductor element
protrusion
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33533290A
Other languages
English (en)
Inventor
Jun Shibata
潤 柴田
Hideya Yagoura
御秡如　英也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33533290A priority Critical patent/JPH04199524A/ja
Publication of JPH04199524A publication Critical patent/JPH04199524A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体素子を基板に搭載する際の位置決め
を容易とする構成とした半導体装置に関するものである
。
〔従来の技術〕
従来の半導体装置において、半導体素子を基板に実装す
る方法として、一般にフェースタウンホンディング法か
用いられる。第６図は、従来のフェースダウンボンデイ
ンク法による搭載状態の半導体装置を示す断面図である
。図において、（１ａ）は半導体素子、（２）は半導体
素子（Ｉａ）か搭載される基板、（３）は半導体素子（
１ａ）に設けられた電極、（４）は基板（２）上に設け
られた導電層、（５）は電極（３）と導電層（４）とを
接続するための突起電極である。
突起電Ｍ　（５）は、半田ポールの埋め込み、めっき、
蒸着などにより形成される。基板（２）Ｊ二には、予め
半導体素子（１ａ）の突起電極（５）に対応するように
導電層（４）か配置される。導電層（４）は、Ｃｕ、　
Ａｇ、八ｕなどの金属に要すれば、さらに半田層をメツ
キしである。ここで、半導体素子（ｌａ）を突起電８ｉ
（５）の面を下に向けて、導電層（４）に一致するよう
に載置し、この状態で加熱炉内で突起電極（５）の半田
を溶融し、導電層（４）に融着する。
〔発明か解決しようとする課題〕
従来の半導体素子は以上のように構成されており、半導
体素子を突起電極を下にして導電層上に載置するので、
突起電極を導電層に位置合せする際、半導体素子の陰に
なって見えないために、位置合せが困難であった。この
ため、対応する突起電極と導電層か非接触状態になりた
り、突起電極が複数の導電層にまたがって接触するなど
の問題点かあフた。
この発明は上記のような問題点を解消するためになされ
たもので、半導体素子を基板トの所定の位置に容易に位
置合せできる半導体装置を得ることを目的とする。
（課題を解決するための手段） この発明に係る半導体装置は、突起電極、突起又は素子
凹部を持つ半導体素子と、これら突起電極、突起又は素
子凹部に対応する基板凹部又は突起電極を持つ基板とを
組合せて形成したものである。
（作用〕 この発明における半導体素子−ヒの突起電極、突起又は
素子凹部とそれに対応する基板上の基板凹部又は突起電
極は、相互に対応してはめ込まれることにより、容易に
正確な位置若めかなされる。
〔実施例） 第１図は、この発明の一実施例を示す半導体装置の断面
図である。図において、（ｌａ）。
（３）、（４）、（５）は第６図の従来例におけるもの
と同等であるので説明を省略する。
（２ａ）は、半導体素子（１ａ）上に設けられた突起電
極（５）に対応した基板凹部（６）を持つ基板であり、
基板凹部（６）に導電層（４）が形成されている。基板
凹部（６）の形成方法としては、導電層（４）の部分を
残してソルダーレジスト服を厚く形成する。、多層基板
の中間層に導電層（４）を形成し、その上層に穴を開け
るなどの方法でなされる。
このように構成された半導体装置において、半導体素子
（ｌａ）を基板（２ａ）に載置する時は、従来例と同様
に突起電極（５）を下向きにして載置するので、突起電
極（５）と導電層（４）の相対位置関係を肉眼で確認す
ることは出来ないか、突起電極（５）を基板凹部（６）
にはめ込むことによって、自動的に導電層（４）と一致
させることか出来る。突起電極（５）と基板凹部（６）
をはめ込むには、半導体素子（１ａ）と基板（２ａ）と
の相対位置を治具なとによって大まかに合せておき、わ
ずかな範囲半導体素子（１ａ）を動かすことで達成でき
る。位置合せ後、突起電極（５）をリフローして電極（
３〉と導電層（４）を電気的。
機械的に接続する。
第２図〜第５図は、この発明の他の実施例を示す断面図
である。図において、（３）〜（６〉は第１図に示した
ものと同等である。（１ｂ）〜（１ｅ）は半導体素子、
（２ｂ）〜（２ｅ）は基板、（７）は素子凹部、（８）
はリート、（９）は突起、（１０）は接着樹脂である。
第２図では、半導体素子（Ｉｂ）に素子凹部（７）を設
け、基板（２ｂ）の導電層（４）の上に対応する突起電
極（５）を設けたものである。電極（３）は半導体素子
（ｌｂ）の素子凹部（７）に設けられる。
第１図の実施例とは凹凸の関係か入れ代っているか、効
果は同様である。なお、素子凹部（７）は、ニーＩチン
グなどによって形成する。第３図は、電極（３）と導電
層（４）との電気的接続をソート（８）によって行い半
導体素子（ＩＣ）上の突起（９）と基板凹部（６）は位
置合せと機械的接続の役目をするものである。
第４図は、第３図と同様にリード（８）によって電気的
接続を行い、基板（２ｄ）上の突起（９）と半導体素子
（１ｄ）の素子凹部（７）は、位置合せの役目をして、
接着樹脂（１０）によって機械的接続を行ったものであ
る。第３図、第４図の場合、必要てあれば半導体素子（
Ｉｃ）　、　　（Ｉｄ）の裏面と電気的接続をとっても
よい。第５図は、半導体素子（１ｅ）上の一部の突起電
極（５）にのみ、基板（２ｅ）上に対応する基板凹部（
６）を設けて位置合せの役目をさせたものである。
〔発明の効果〕 以上のように、この発明によれば、半導体素子の上に突
起電極、突起又は素を凹部を設け、基板上にそれに対紀
・する基板凹部又は突起電極を設けて、半導体素子の突
起電極、突起又は素子凹部か基板上の基板凹部又は突起
電極に、はまり込むように構成したので、半導体素子と
基板のイη置合せか容易になり、生産性が向上する。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置の基板搭
載状態を示した断面図、第２図〜第５図はこの発明の他
の実施例による半導体装置の基板搭載状態の断面図、第
６図は従来の半導体装置の基板搭載状態を示す断面図で
ある。 図において（ｌａ）〜（ｌｅ）は半導体素子、（３）は
電極、（４）は導電層、（５）は突起電極、（６）は基
板凹部、（７）は素子凹部、（９）は突起、（１０）は
接着樹脂である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　突起電極、突起又は素子凹部を持つ半導体素子と、上
    記突起電極、突起又は素子凹部に対応する基板凹部又は
    突起電極と持つ基板とを組合せて成ることを特徴とする
    半導体装置。
JP33533290A 1990-11-28 1990-11-28 半導体装置 Pending JPH04199524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33533290A JPH04199524A (ja) 1990-11-28 1990-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33533290A JPH04199524A (ja) 1990-11-28 1990-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH04199524A true JPH04199524A (ja) 1992-07-20

Family

ID=18287335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33533290A Pending JPH04199524A (ja) 1990-11-28 1990-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH04199524A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
JP2005311358A (ja) * 2004-04-19 2005-11-04 General Electric Co <Ge> 電子機器組立体並びにそれを組立てるための装置及び方法
JP2008147317A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
WO2016143403A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
JP2005311358A (ja) * 2004-04-19 2005-11-04 General Electric Co <Ge> 電子機器組立体並びにそれを組立てるための装置及び方法
JP2008147317A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
WO2016143403A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法
CN107438894A (zh) * 2015-03-10 2017-12-05 索尼半导体解决方案公司 电子部件、电子部件安装基板和用于安装电子部件的方法
US10753551B2 (en) 2015-03-10 2020-08-25 Sony Semiconductor Solutions Corporation Electronic component, electronic component mounting substrate, and electronic component mounting method to facilitate positional alignment between the electronic component and the mounting substrate

Similar Documents

Publication Publication Date Title
CN100561860C (zh) 结构高度低的封装元器件及制造方法
US6239012B1 (en) Vertically mountable semiconductor device and methods
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
JP2000138313A (ja) 半導体装置及びその製造方法
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US20040135245A1 (en) Wafer with semiconductor chips mounted thereon
JP2606110B2 (ja) 多層基板およびその製造方法
JPH01226160A (ja) 電子部品接続用の端子装置および端子の製造方法
JPH04199524A (ja) 半導体装置
US20040238208A1 (en) Standoff/mask structure for electrical interconnect
JP3246010B2 (ja) フリップチップ実装用基板の電極構造
KR20010025069A (ko) 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법
US6763585B2 (en) Method for producing micro bump
KR20020082395A (ko) 랜드 그리드 어레이형 반도체장치 및 그의 실장방법
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2699938B2 (ja) プリント板ユニット
JP2009141273A (ja) スクリーンマスク、導電性接合材料印刷方法、実装部品実装方法、および実装基板
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JPH03129745A (ja) 半導体装置の実装方法
JPH04102339A (ja) 半導体素子及びその実装方法
JPH0198235A (ja) 半導体装置の実装方法
JP2685900B2 (ja) フィルムキャリア
JP2003017612A (ja) 半導体装置
JPH0677285A (ja) Ｉｃ素子の実装方法