JP2003017612A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003017612A JP2003017612A JP2001195736A JP2001195736A JP2003017612A JP 2003017612 A JP2003017612 A JP 2003017612A JP 2001195736 A JP2001195736 A JP 2001195736A JP 2001195736 A JP2001195736 A JP 2001195736A JP 2003017612 A JP2003017612 A JP 2003017612A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- connection terminal
- terminal group
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 外部の回路基板に対して誤った回転姿勢で実
装されるのを防止することができる半導体装置を提供す
る。 【解決手段】 第１の端縁およびこの第１の端縁と対向
する第２の端縁とを有する平面視略矩形状をした基板
と、この基板上に封止樹脂で封止された格好で搭載され
た半導体素子と、上記第１の端縁に形成された複数の接
続端子からなる第１接続端子群および上記第２の端縁に
形成された複数の接続端子からなる第２接続端子群とを
備えており、上記第１接続端子群と上記第２接続端子群
とは上記基板の中心に対して点対称に配置されており、
かつ、上記第１接続端子群および第２接続端子群におけ
る互いに点対称の関係にある接続端子どうしは、電気的
に導通させられていることを特徴とする。
装されるのを防止することができる半導体装置を提供す
る。 【解決手段】 第１の端縁およびこの第１の端縁と対向
する第２の端縁とを有する平面視略矩形状をした基板
と、この基板上に封止樹脂で封止された格好で搭載され
た半導体素子と、上記第１の端縁に形成された複数の接
続端子からなる第１接続端子群および上記第２の端縁に
形成された複数の接続端子からなる第２接続端子群とを
備えており、上記第１接続端子群と上記第２接続端子群
とは上記基板の中心に対して点対称に配置されており、
かつ、上記第１接続端子群および第２接続端子群におけ
る互いに点対称の関係にある接続端子どうしは、電気的
に導通させられていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本願発明は、平面視略矩形状
を呈する基板の周縁に接続端子が形成された半導体装置
に関する。
を呈する基板の周縁に接続端子が形成された半導体装置
に関する。
【０００２】
【従来の技術】図６は、半導体素子２が搭載された平面
視略矩形状の基板１０１と、半導体素子２を封止するよ
うにして基板１０１上に形成された封止樹脂４とを備え
た半導体装置１００である。この半導体装置１００は、
たとえばリモコン機器などに用いられる光受信モジュー
ルとして形成されており、基板１０１の上面１０１ａに
は、半導体素子２として、受光素子２１と、この受光素
子２１を制御するための制御回路素子２２とが搭載され
ている。また、封止樹脂４は、受光素子２１が感応しう
る光に対して透光性を有する樹脂により形成され、その
一部には、受光素子上に光を集光するためのレンズ部４
１が一体的に形成されている。
視略矩形状の基板１０１と、半導体素子２を封止するよ
うにして基板１０１上に形成された封止樹脂４とを備え
た半導体装置１００である。この半導体装置１００は、
たとえばリモコン機器などに用いられる光受信モジュー
ルとして形成されており、基板１０１の上面１０１ａに
は、半導体素子２として、受光素子２１と、この受光素
子２１を制御するための制御回路素子２２とが搭載され
ている。また、封止樹脂４は、受光素子２１が感応しう
る光に対して透光性を有する樹脂により形成され、その
一部には、受光素子上に光を集光するためのレンズ部４
１が一体的に形成されている。
【０００３】また、この半導体装置１００は、外部の回
路基板などに接続される接続端子群５が基板１０１の周
縁に形成されており、面実装に適した構成とされてい
る。より詳細には、上記接続端子群５は、Ｖｃｃ端子、
ＧＮＤ端子、および出力端子の３つの接続端子５Ａ，５
Ｂ，５Ｃにより構成されており、これらの接続端子５
Ａ，５Ｂ，５Ｃは、上記基板１０１の一端縁１０１ｃに
形成されている。各接続端子５Ａ，５Ｂ，５Ｃは、基板
１０１の厚み方向に延びるように形成され、かつ内面に
導体被膜が形成された凹溝５１と、この凹溝５１の開口
部分を囲むようにして、基板１の上面１０１ａおよび下
面１０１ｂにそれぞれ形成された端子パッド３１および
端子パッド３２とを有している。
路基板などに接続される接続端子群５が基板１０１の周
縁に形成されており、面実装に適した構成とされてい
る。より詳細には、上記接続端子群５は、Ｖｃｃ端子、
ＧＮＤ端子、および出力端子の３つの接続端子５Ａ，５
Ｂ，５Ｃにより構成されており、これらの接続端子５
Ａ，５Ｂ，５Ｃは、上記基板１０１の一端縁１０１ｃに
形成されている。各接続端子５Ａ，５Ｂ，５Ｃは、基板
１０１の厚み方向に延びるように形成され、かつ内面に
導体被膜が形成された凹溝５１と、この凹溝５１の開口
部分を囲むようにして、基板１の上面１０１ａおよび下
面１０１ｂにそれぞれ形成された端子パッド３１および
端子パッド３２とを有している。
【０００４】この半導体装置１００を外部の回路基板に
実装する場合、半導体装置１００は、たとえば、上記基
板１０１の裏面１０１ｂを下に向けて、外部の回路基板
上に半田付けされる。この実装は、いわゆるリフローソ
ルダリングの手法を採用することによって効率的に行な
われる。この方法では、まず、外部の回路基板上に形成
された実装パッドに半田ペーストを塗布する。次いで、
半導体装置１００を、各接続端子５が各実装パッドに対
応するようにして、外部の回路基板上に載置する。この
載置工程は、たとえば公知のチップマウンターなどを用
いることにより、自動化されうる。そして、半田ペース
トをリフロー炉内で溶融させた後、これを冷却・固化す
る。このとき、各接続端子５Ａ，５Ｂ，５Ｃの凹溝５１
と外部の回路基板上の実装パッドとの間には、半田フィ
レットが形成され、これにより、半導体装置１００が外
部の回路基板上に強固に固定される。
実装する場合、半導体装置１００は、たとえば、上記基
板１０１の裏面１０１ｂを下に向けて、外部の回路基板
上に半田付けされる。この実装は、いわゆるリフローソ
ルダリングの手法を採用することによって効率的に行な
われる。この方法では、まず、外部の回路基板上に形成
された実装パッドに半田ペーストを塗布する。次いで、
半導体装置１００を、各接続端子５が各実装パッドに対
応するようにして、外部の回路基板上に載置する。この
載置工程は、たとえば公知のチップマウンターなどを用
いることにより、自動化されうる。そして、半田ペース
トをリフロー炉内で溶融させた後、これを冷却・固化す
る。このとき、各接続端子５Ａ，５Ｂ，５Ｃの凹溝５１
と外部の回路基板上の実装パッドとの間には、半田フィ
レットが形成され、これにより、半導体装置１００が外
部の回路基板上に強固に固定される。
【０００５】
【発明が解決しようとする課題】しかしながら、近年に
おいては、半導体装置１００の小型化が要望されてお
り、これにより、上記接続端子５Ａ，５Ｂ，５Ｃが形成
されている基板１０１の面を外観から識別するのが困難
となっている。したがって、上記載置工程において、上
記従来の半導体装置１００が、外部の回路基板に対して
誤った回転姿勢で載置されることがあった。このような
場合、半導体装置１００の接続端子５Ａ，５Ｂ，５Ｃが
外部の回路基板の各実装パッド上に載らないため、これ
らを互いに半田付けすることができなくなり、半導体装
置１００が正常に動作しない。
おいては、半導体装置１００の小型化が要望されてお
り、これにより、上記接続端子５Ａ，５Ｂ，５Ｃが形成
されている基板１０１の面を外観から識別するのが困難
となっている。したがって、上記載置工程において、上
記従来の半導体装置１００が、外部の回路基板に対して
誤った回転姿勢で載置されることがあった。このような
場合、半導体装置１００の接続端子５Ａ，５Ｂ，５Ｃが
外部の回路基板の各実装パッド上に載らないため、これ
らを互いに半田付けすることができなくなり、半導体装
置１００が正常に動作しない。
【０００６】本願発明は、上記した事情のもとで考え出
されたものであって、外部の回路基板に対して誤った回
転姿勢で実装されるのを防止することができる半導体装
置を提供することをその課題とする。
されたものであって、外部の回路基板に対して誤った回
転姿勢で実装されるのを防止することができる半導体装
置を提供することをその課題とする。
【０００７】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【０００８】すなわち、本願発明により提供される封止
樹脂型半導体装置は、第１の端縁およびこの第１の端縁
と対向する第２の端縁とを有する平面視略矩形状をした
基板と、この基板上に封止樹脂で封止された格好で搭載
された半導体素子と、上記第１の端縁に形成された複数
の接続端子からなる第１接続端子群および上記第２の端
縁に形成された複数の接続端子からなる第２接続端子群
とを備えており、上記第１接続端子群と上記第２接続端
子群とは上記基板の中心に対して点対称に配置されてお
り、かつ、上記第１接続端子群および第２接続端子群に
おける互いに点対称の関係にある接続端子どうしは、電
気的に導通させられていることを特徴としている。
樹脂型半導体装置は、第１の端縁およびこの第１の端縁
と対向する第２の端縁とを有する平面視略矩形状をした
基板と、この基板上に封止樹脂で封止された格好で搭載
された半導体素子と、上記第１の端縁に形成された複数
の接続端子からなる第１接続端子群および上記第２の端
縁に形成された複数の接続端子からなる第２接続端子群
とを備えており、上記第１接続端子群と上記第２接続端
子群とは上記基板の中心に対して点対称に配置されてお
り、かつ、上記第１接続端子群および第２接続端子群に
おける互いに点対称の関係にある接続端子どうしは、電
気的に導通させられていることを特徴としている。
【０００９】好ましい実施の形態においては、上記第１
接続端子群および第２接続端子群における互いに点対称
の関係にある接続端子どうしの電気的導通は、上記基板
の厚み方向において互いに電気的に絶縁しつつ配置され
た導体層を介して行われている構成とすることができ
る。
接続端子群および第２接続端子群における互いに点対称
の関係にある接続端子どうしの電気的導通は、上記基板
の厚み方向において互いに電気的に絶縁しつつ配置され
た導体層を介して行われている構成とすることができ
る。
【００１０】好ましい実施の形態においてはまた、上記
基板の厚み方向において互いに電気的に絶縁しつつ配置
された導体層は、上記基板を、配線パターンが表面およ
び／または裏面に形成された基板層を複数枚積層してな
る多層基板とすることにより達成されている構成とする
ことができる。
基板の厚み方向において互いに電気的に絶縁しつつ配置
された導体層は、上記基板を、配線パターンが表面およ
び／または裏面に形成された基板層を複数枚積層してな
る多層基板とすることにより達成されている構成とする
ことができる。
【００１１】好ましい実施の形態においてはさらに、上
記半導体素子は、受光素子と、この受光素子のための制
御回路素子とを含んでいるとともに、上記封止樹脂は、
上記受光素子が感応しうる光に対して透光性を有してお
り、かつ、上記第１接続端子群および第２接続端子群を
形成する接続端子は、それぞれ、互いに点対称の関係に
あるＧＮＤ端子、Ｖｃｃ端子および出力端子を含んでい
る構成とすることができる。
記半導体素子は、受光素子と、この受光素子のための制
御回路素子とを含んでいるとともに、上記封止樹脂は、
上記受光素子が感応しうる光に対して透光性を有してお
り、かつ、上記第１接続端子群および第２接続端子群を
形成する接続端子は、それぞれ、互いに点対称の関係に
あるＧＮＤ端子、Ｖｃｃ端子および出力端子を含んでい
る構成とすることができる。
【００１２】本願発明においては、上記半導体装置は、
たとえば上記基板の下面が下に向くように外部の回路基
板に実装される。このとき、上記半導体装置は、上記第
１接続端子群および第２接続端子群における互いに点対
称の関係にある接続端子どうしが電気的に導通させられ
ているので、外部の回路基板に形成された所定の実装パ
ッド群に対して、第１接続端子群および第２接続端子群
のいずれか一方が導通していれば、正常に作動すること
ができる。したがって、上記半導体装置は、正常に作動
しうる状態から１８０度回転した状態で実装されても、
正常に作動する。その結果、半導体装置Ａが外部の回路
基板に対して誤った回転姿勢で実装されるのを抑制する
ことができる。
たとえば上記基板の下面が下に向くように外部の回路基
板に実装される。このとき、上記半導体装置は、上記第
１接続端子群および第２接続端子群における互いに点対
称の関係にある接続端子どうしが電気的に導通させられ
ているので、外部の回路基板に形成された所定の実装パ
ッド群に対して、第１接続端子群および第２接続端子群
のいずれか一方が導通していれば、正常に作動すること
ができる。したがって、上記半導体装置は、正常に作動
しうる状態から１８０度回転した状態で実装されても、
正常に作動する。その結果、半導体装置Ａが外部の回路
基板に対して誤った回転姿勢で実装されるのを抑制する
ことができる。
【００１３】また、好ましい実施の形態においては、上
記基板は、平面視における縦方向寸法と横方向寸法とが
異なるように形成されている。
記基板は、平面視における縦方向寸法と横方向寸法とが
異なるように形成されている。
【００１４】このような構成によれば、半導体装置の縦
方向および横方向を、その外観から容易に識別すること
ができる。したがって、上記半導体装置を外部の回路基
板に実装する際に、上記半導体装置は、縦方向と横方向
とが間違えられた状態で実装されることはない。すなわ
ち、上記半導体装置は、正常に作動しうる状態から９０
度回転した状態で実装されることがない。その結果、半
導体装置が外部の回路基板に対して誤った回転姿勢で実
装されるのを確実に防止することができる。
方向および横方向を、その外観から容易に識別すること
ができる。したがって、上記半導体装置を外部の回路基
板に実装する際に、上記半導体装置は、縦方向と横方向
とが間違えられた状態で実装されることはない。すなわ
ち、上記半導体装置は、正常に作動しうる状態から９０
度回転した状態で実装されることがない。その結果、半
導体装置が外部の回路基板に対して誤った回転姿勢で実
装されるのを確実に防止することができる。
【００１５】さらに、好ましい実施の形態においては、
上記第１接続端子群を形成する接続端子および上記第２
接続端子群を形成する接続端子は、それぞれ、上記基板
の厚み方向に延びるように形成され、かつ内面に導体被
膜が形成された凹溝を含んで形成されている。
上記第１接続端子群を形成する接続端子および上記第２
接続端子群を形成する接続端子は、それぞれ、上記基板
の厚み方向に延びるように形成され、かつ内面に導体被
膜が形成された凹溝を含んで形成されている。
【００１６】このような構成によれば、上記半導体装置
を外部の回路基板に半田付けする際に、半田が上記凹溝
内に入り込むので、上記半導体装置と半田との接触面積
が大きくなり、上記半導体装置を強固に固定することが
できる。
を外部の回路基板に半田付けする際に、半田が上記凹溝
内に入り込むので、上記半導体装置と半田との接触面積
が大きくなり、上記半導体装置を強固に固定することが
できる。
【００１７】本願発明のその他の特徴および利点につい
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。
【００１８】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
形態について、図面を参照して具体的に説明する。
【００１９】図１は、本願発明に係る半導体装置の一例
を示す概略斜視図、図２は、図１における基板を構成す
る一の基板層を示す平面図、図３は、図１における基板
を構成する他の基板層を示す平面図、図４は、図１のＩ
Ｖ−ＩＶ線に沿う断面図である。なお、これらの図にお
いて、従来例を示す図６に表された部材、部分等と同等
のものにはそれぞれ同一の符号を付してある。
を示す概略斜視図、図２は、図１における基板を構成す
る一の基板層を示す平面図、図３は、図１における基板
を構成する他の基板層を示す平面図、図４は、図１のＩ
Ｖ−ＩＶ線に沿う断面図である。なお、これらの図にお
いて、従来例を示す図６に表された部材、部分等と同等
のものにはそれぞれ同一の符号を付してある。
【００２０】図１に表れているように、この半導体装置
Ａは、基板１と、この基板１に搭載された半導体素子２
と、半導体素子２を封止するようにして基板１上に形成
された封止樹脂４とを具備して構成されている。この半
導体装置Ａは、たとえばリモコン機器などに用いられる
光受信モジュールとして形成されたものであり、上記基
板１の上面１ａには、半導体素子２として、受光素子２
１と、この受光素子２１のための制御回路素子２２とが
搭載されている。また、この半導体装置Ａにおいては、
外部の回路基板などに対して接続される接続端子とし
て、Ｖｃｃ端子、ＧＮＤ端子、および出力端子の３種類
の接続端子が設けられている。
Ａは、基板１と、この基板１に搭載された半導体素子２
と、半導体素子２を封止するようにして基板１上に形成
された封止樹脂４とを具備して構成されている。この半
導体装置Ａは、たとえばリモコン機器などに用いられる
光受信モジュールとして形成されたものであり、上記基
板１の上面１ａには、半導体素子２として、受光素子２
１と、この受光素子２１のための制御回路素子２２とが
搭載されている。また、この半導体装置Ａにおいては、
外部の回路基板などに対して接続される接続端子とし
て、Ｖｃｃ端子、ＧＮＤ端子、および出力端子の３種類
の接続端子が設けられている。
【００２１】上記基板１は、図１に示すように、平面視
略矩形状に形成されており、互いに対向する第１の端縁
１ｃおよび第２の端縁１ｄを有している。また、上記基
板１は、本実施形態では、平面視における縦方向寸法と
横方向寸法が異なるように形成されている。上記第１の
端縁１ｃには、３つの接続端子５Ａ，５Ｂ，５Ｃからな
る第１接続端子群５が形成されており、上記第２の端縁
１ｄには、３つの接続端子６Ａ，６Ｂ，６Ｃからなる第
２接続端子群６が形成されている。第１接続端子群５と
第２接続端子群６とは、基板１の中心に対して点対称に
配置されている。具体的には、接続端子５Ａと接続端子
６Ａ、接続端子５Ｂと接続端子６Ｂ、そして接続端子５
Ｃと接続端子６Ｃとが、それぞれ、互いに点対称の関係
にある。接続端子５Ａ（接続端子６Ａ）、接続端子５Ｂ
（接続端子６Ｂ）、および接続端子５Ｃ（接続端子６
Ｃ）は、それぞれ、上記Ｖｃｃ端子、ＧＮＤ端子、およ
び出力端子のうちの１つに相当し、互いに点対称の関係
にある接続端子どうしが、電気的に導通させられてい
る。
略矩形状に形成されており、互いに対向する第１の端縁
１ｃおよび第２の端縁１ｄを有している。また、上記基
板１は、本実施形態では、平面視における縦方向寸法と
横方向寸法が異なるように形成されている。上記第１の
端縁１ｃには、３つの接続端子５Ａ，５Ｂ，５Ｃからな
る第１接続端子群５が形成されており、上記第２の端縁
１ｄには、３つの接続端子６Ａ，６Ｂ，６Ｃからなる第
２接続端子群６が形成されている。第１接続端子群５と
第２接続端子群６とは、基板１の中心に対して点対称に
配置されている。具体的には、接続端子５Ａと接続端子
６Ａ、接続端子５Ｂと接続端子６Ｂ、そして接続端子５
Ｃと接続端子６Ｃとが、それぞれ、互いに点対称の関係
にある。接続端子５Ａ（接続端子６Ａ）、接続端子５Ｂ
（接続端子６Ｂ）、および接続端子５Ｃ（接続端子６
Ｃ）は、それぞれ、上記Ｖｃｃ端子、ＧＮＤ端子、およ
び出力端子のうちの１つに相当し、互いに点対称の関係
にある接続端子どうしが、電気的に導通させられてい
る。
【００２２】上記各接続端子５Ａ，５Ｂ，５Ｃ，６Ａ，
６Ｂ，６Ｃは、図１に示すように、上記基板の厚み方向
に延びるように形成され、かつ内面に導体被膜３（図４
参照）が形成された凹溝５１と、この凹溝５１の開口部
分を囲むようにして、基板１の上面１ａおよび下面１ｂ
にそれぞれ形成された端子パッド３１および端子パッド
３２とを有している。上記凹溝５１は、たとえば、半導
体装置Ａの製造過程において、上記基板１となる基板エ
リアが複数設けられた原基板に対してスルーホールを貫
通形成し、このスルーホールの内面に対して導体被膜３
を形成した後、このスルーホールに沿って切断すること
によって形成される。このような場合、凹溝５１は、略
半円筒内面状あるいは略四半円筒内面状に形成される。
なお、凹溝５１上の導体被膜３は、図４に示すように、
上記端子パッド３１および端子パッド３２と導通するよ
うに形成される。この導体被膜３の材質は、たとえば銅
であり、その形成には、たとえば無電解メッキ法が用い
られる。
６Ｂ，６Ｃは、図１に示すように、上記基板の厚み方向
に延びるように形成され、かつ内面に導体被膜３（図４
参照）が形成された凹溝５１と、この凹溝５１の開口部
分を囲むようにして、基板１の上面１ａおよび下面１ｂ
にそれぞれ形成された端子パッド３１および端子パッド
３２とを有している。上記凹溝５１は、たとえば、半導
体装置Ａの製造過程において、上記基板１となる基板エ
リアが複数設けられた原基板に対してスルーホールを貫
通形成し、このスルーホールの内面に対して導体被膜３
を形成した後、このスルーホールに沿って切断すること
によって形成される。このような場合、凹溝５１は、略
半円筒内面状あるいは略四半円筒内面状に形成される。
なお、凹溝５１上の導体被膜３は、図４に示すように、
上記端子パッド３１および端子パッド３２と導通するよ
うに形成される。この導体被膜３の材質は、たとえば銅
であり、その形成には、たとえば無電解メッキ法が用い
られる。
【００２３】一方、上記端子パッド３１（端子パッド３
２）は、基板１の上面１ａ（下面１ｂ）に対して導体被
膜を形成し、これをエッチングすることにより形成され
る。なお、基板１の上面１ａには、図１に示すように、
上記半導体素子２と接続端子５Ａ，５Ｂ，５Ｃとを連絡
する所定の導体パターンＰが形成され、端子パッド３１
は、この導体パターンＰを形成する際に同時に形成され
る。また、端子パッド３１および端子パッド３２の表面
と、上記凹溝５１上の導体被膜３の表面には、図４に示
すように、Ａｕメッキ層３３が形成されており、これに
より、この半導体装置Ａを外部の回路基板などに対して
良好に半田付けできる。なお、上記基板１の上面１ａ
は、上記導体パターンＰが外部に露出しないように、上
記端子パッド３１を除く領域がグリーンレジストなどの
絶縁層（図示略）で覆われている。
２）は、基板１の上面１ａ（下面１ｂ）に対して導体被
膜を形成し、これをエッチングすることにより形成され
る。なお、基板１の上面１ａには、図１に示すように、
上記半導体素子２と接続端子５Ａ，５Ｂ，５Ｃとを連絡
する所定の導体パターンＰが形成され、端子パッド３１
は、この導体パターンＰを形成する際に同時に形成され
る。また、端子パッド３１および端子パッド３２の表面
と、上記凹溝５１上の導体被膜３の表面には、図４に示
すように、Ａｕメッキ層３３が形成されており、これに
より、この半導体装置Ａを外部の回路基板などに対して
良好に半田付けできる。なお、上記基板１の上面１ａ
は、上記導体パターンＰが外部に露出しないように、上
記端子パッド３１を除く領域がグリーンレジストなどの
絶縁層（図示略）で覆われている。
【００２４】ところで、上述した、互いに点対称の関係
にある接続端子どうし（接続端子５Ａと接続端子６Ａ、
並びに接続端子５Ｂと接続端子６Ｂ、ないし接続端子５
Ｃと接続端子６Ｃ）の電気的導通は、上記基板１の厚み
方向において互いに電気的に絶縁しつつ配置された導体
層７を介して行なわれる。このような導体層７は、上記
基板１を多層基板とし、各層の表裏面に対して、接続端
子５Ａと接続端子６Ａとを導通させるための配線パター
ン７Ａ、接続端子５Ｂと接続端子６Ｂとを導通させるた
めの配線パターン７Ｂ、および接続端子５Ｃと接続端子
６Ｃとを導通させるための配線パターン７Ｃを選択的に
形成することによって達成される。
にある接続端子どうし（接続端子５Ａと接続端子６Ａ、
並びに接続端子５Ｂと接続端子６Ｂ、ないし接続端子５
Ｃと接続端子６Ｃ）の電気的導通は、上記基板１の厚み
方向において互いに電気的に絶縁しつつ配置された導体
層７を介して行なわれる。このような導体層７は、上記
基板１を多層基板とし、各層の表裏面に対して、接続端
子５Ａと接続端子６Ａとを導通させるための配線パター
ン７Ａ、接続端子５Ｂと接続端子６Ｂとを導通させるた
めの配線パターン７Ｂ、および接続端子５Ｃと接続端子
６Ｃとを導通させるための配線パターン７Ｃを選択的に
形成することによって達成される。
【００２５】具体的には、本実施形態では、上記基板１
は、図１および図４に示すように、ガラスエポキシなど
の樹脂により形成された３枚の基板層１１Ａ，１１Ｂ，
１１Ｃを積層してなり、これらは互いに絶縁性を有する
接着剤９などにより互いに貼り付けられている。なお、
基板層１１Ａ、基板層１１Ｂ、および基板層１１Ｃは、
それぞれ、基板１の上層、中間層、および下層をなして
いる。
は、図１および図４に示すように、ガラスエポキシなど
の樹脂により形成された３枚の基板層１１Ａ，１１Ｂ，
１１Ｃを積層してなり、これらは互いに絶縁性を有する
接着剤９などにより互いに貼り付けられている。なお、
基板層１１Ａ、基板層１１Ｂ、および基板層１１Ｃは、
それぞれ、基板１の上層、中間層、および下層をなして
いる。
【００２６】上記配線パターン７Ａは、図２において破
線で示すように、上記基板層１１Ａの裏面に形成されて
いる。配線パターン７Ａは、上記接続端子５Ａの一部を
なす切欠き部５０Ａと接続端子６Ａの一部をなす切欠き
部６０Ａとの間に延びるように帯状に形成されており、
かつ、接続端子５Ａおよび接続端子６Ａの導体被膜３と
導通するように形成されている。
線で示すように、上記基板層１１Ａの裏面に形成されて
いる。配線パターン７Ａは、上記接続端子５Ａの一部を
なす切欠き部５０Ａと接続端子６Ａの一部をなす切欠き
部６０Ａとの間に延びるように帯状に形成されており、
かつ、接続端子５Ａおよび接続端子６Ａの導体被膜３と
導通するように形成されている。
【００２７】上記配線パターン７Ｂは、図３において実
線で示すように、上記基板層１１Ｂの上面１１Ｂａに形
成されている。配線パターン７Ｂは、上記接続端子５Ｂ
の一部をなす切欠き部５０Ｂと接続端子６Ｂの一部をな
す切欠き部６０Ｂとの間に延びるように帯状に形成され
ており、かつ、図４に示すように、接続端子５Ｂおよび
接続端子６Ｂの導体被膜３と導通するように形成されて
いる。なお、上述したように、基板層１１Ａ，１１Ｂ
は、絶縁性を有する接着材９により貼り付けられている
ので、配線パターン７Ｂは、配線パターン７Ａに対して
絶縁された状態となる。
線で示すように、上記基板層１１Ｂの上面１１Ｂａに形
成されている。配線パターン７Ｂは、上記接続端子５Ｂ
の一部をなす切欠き部５０Ｂと接続端子６Ｂの一部をな
す切欠き部６０Ｂとの間に延びるように帯状に形成され
ており、かつ、図４に示すように、接続端子５Ｂおよび
接続端子６Ｂの導体被膜３と導通するように形成されて
いる。なお、上述したように、基板層１１Ａ，１１Ｂ
は、絶縁性を有する接着材９により貼り付けられている
ので、配線パターン７Ｂは、配線パターン７Ａに対して
絶縁された状態となる。
【００２８】上記配線パターン７Ｃは、図３において破
線で示すように、上記基板層１１Ｂの裏面に形成されて
いる。配線パターン７Ｃは、上記接続端子５Ｃの一部を
なす切欠き部５０Ｃと接続端子６Ｃの一部をなす切欠き
部６０Ｃとの間に延びるように帯状に形成されており、
かつ、接続端子５Ｃおよび接続端子６Ｃの導体被膜３と
導通するように形成されている。
線で示すように、上記基板層１１Ｂの裏面に形成されて
いる。配線パターン７Ｃは、上記接続端子５Ｃの一部を
なす切欠き部５０Ｃと接続端子６Ｃの一部をなす切欠き
部６０Ｃとの間に延びるように帯状に形成されており、
かつ、接続端子５Ｃおよび接続端子６Ｃの導体被膜３と
導通するように形成されている。
【００２９】すなわち、上記基板層１１Ａは、図２に示
すように、上面１１Ａａに上記所定の導体パターンＰと
上記端子パッド３１とが形成され、裏面に上記配線パタ
ーン７Ａが形成されることによって構成されている。上
記基板層１１Ｂは、図３に示すように、上面１１Ｂａに
上記配線パターン７Ｂが形成され、裏面に上記配線パタ
ーン７Ｃが形成されることによって構成されている。ま
た、上記基板層１１Ｃの上面には、配線パターンが形成
されておらず、基板層１１Ｃの裏面には、上記端子パッ
ド３２が形成されている。なお、上記導体パターンＰと
上記端子パッド３１は、従来例におけるものと同等のも
のとされており、これにより、本実施形態では、上記基
板層１１Ａの上面１１Ａａを上記従来の半導体装置１０
０における基板１０１の上面１０１ａと同様に形成する
ことができる。すなわち、上記従来の基板１０１の上面
１０１ａに対して設計変更を行う必要なく、上記基板１
の上面１ａを形成することができる。
すように、上面１１Ａａに上記所定の導体パターンＰと
上記端子パッド３１とが形成され、裏面に上記配線パタ
ーン７Ａが形成されることによって構成されている。上
記基板層１１Ｂは、図３に示すように、上面１１Ｂａに
上記配線パターン７Ｂが形成され、裏面に上記配線パタ
ーン７Ｃが形成されることによって構成されている。ま
た、上記基板層１１Ｃの上面には、配線パターンが形成
されておらず、基板層１１Ｃの裏面には、上記端子パッ
ド３２が形成されている。なお、上記導体パターンＰと
上記端子パッド３１は、従来例におけるものと同等のも
のとされており、これにより、本実施形態では、上記基
板層１１Ａの上面１１Ａａを上記従来の半導体装置１０
０における基板１０１の上面１０１ａと同様に形成する
ことができる。すなわち、上記従来の基板１０１の上面
１０１ａに対して設計変更を行う必要なく、上記基板１
の上面１ａを形成することができる。
【００３０】このようにして、上記基板層１１Ａ，１１
Ｂ，１１Ｃにより基板１を形成することによって、上記
配線パターン７Ａ，７Ｂ，７Ｃは、基板１の厚み方向に
互いに電気的に絶縁されつつ、互いに点対称の関係にあ
る接続端子どうしを電気的に導通するように形成され
る。
Ｂ，１１Ｃにより基板１を形成することによって、上記
配線パターン７Ａ，７Ｂ，７Ｃは、基板１の厚み方向に
互いに電気的に絶縁されつつ、互いに点対称の関係にあ
る接続端子どうしを電気的に導通するように形成され
る。
【００３１】なお、本実施形態では、上記基板１は、３
層基板とされているが、上記基板層１１Ｂの裏面に対し
て、上記配線パターン７Ｃに加えて上記端子パッド３２
を形成した上、たとえばグリーンレジストなどにより絶
縁層を形成することによって、基板１を、上記基板層１
１Ｃが含まれていない２層基板とすることもできる。
層基板とされているが、上記基板層１１Ｂの裏面に対し
て、上記配線パターン７Ｃに加えて上記端子パッド３２
を形成した上、たとえばグリーンレジストなどにより絶
縁層を形成することによって、基板１を、上記基板層１
１Ｃが含まれていない２層基板とすることもできる。
【００３２】上記発光素子２１は、たとえば、ＰＩＮフ
ォトダイオードなどからなり、図１に示すように、上記
所定の導体パターンＰの各所に形成されたパッド部Ｐｄ
に対してワイヤＷを介して接続されている。
ォトダイオードなどからなり、図１に示すように、上記
所定の導体パターンＰの各所に形成されたパッド部Ｐｄ
に対してワイヤＷを介して接続されている。
【００３３】上記制御回路素子２２は、受光素子２１に
よる受信動作を制御するためのものであり、図１に示す
ように、パッド部Ｐｄあるいは受光素子２１に対してワ
イヤを介して接続されている。
よる受信動作を制御するためのものであり、図１に示す
ように、パッド部Ｐｄあるいは受光素子２１に対してワ
イヤを介して接続されている。
【００３４】上記封止樹脂４は、たとえば顔料を含んだ
エポキシ樹脂など、上記受光素子が感応しうる光に対し
て透光性を有する樹脂により、トランスファーモールド
法などの手法により形成される。この封止樹脂４は、上
記受光素子２１および制御回路素子２２を封止するよう
に形成されており、かつ、その一部には、受光素子２１
上に光を集光するためのレンズ部４１が一体的に形成さ
れている。
エポキシ樹脂など、上記受光素子が感応しうる光に対し
て透光性を有する樹脂により、トランスファーモールド
法などの手法により形成される。この封止樹脂４は、上
記受光素子２１および制御回路素子２２を封止するよう
に形成されており、かつ、その一部には、受光素子２１
上に光を集光するためのレンズ部４１が一体的に形成さ
れている。
【００３５】次に、上記構成を有する半導体装置Ａの作
用を説明する。
用を説明する。
【００３６】上記半導体装置Ａは、上記第１接続端子群
５と上記第２接続端子群６とが、上記基板１の中心に対
して点対称に配置されている。すなわち、接続端子５Ａ
と接続端子６Ａ、並びに接続端子５Ｂと接続端子６Ｂ、
ないし接続端子５Ｃと接続端子６Ｃは、それぞれ、基板
１の中心に対して互いに点対称に配置されている。ま
た、接続端子５Ａと接続端子６Ａ、並びに接続端子５Ｂ
と接続端子６Ｂ、ないし接続端子５Ｃと接続端子６Ｃ
は、それぞれ、電気的に導通させられている。したがっ
て、半導体装置Ａを、上記基板１の裏面１ｂが下に向く
ようにして外部の回路基板に実装する場合、外部の回路
基板表面に形成された実装パッドに対して、第１接続端
子群５および第２接続端子群６のいずれか一方の接続端
子が当接するような回転姿勢をとるように半導体装置Ａ
を載置すれば、半導体装置Ａと外部の回路基板との接続
を達成することができる。すなわち、半導体装置Ａは、
正常に作動しうる所定の回転姿勢に対して１８０度回転
した姿勢で実装されても、正常に作動する。したがっ
て、半導体装置Ａが外部の回路基板に対して誤った回転
姿勢で実装されるのを抑制することができる。
５と上記第２接続端子群６とが、上記基板１の中心に対
して点対称に配置されている。すなわち、接続端子５Ａ
と接続端子６Ａ、並びに接続端子５Ｂと接続端子６Ｂ、
ないし接続端子５Ｃと接続端子６Ｃは、それぞれ、基板
１の中心に対して互いに点対称に配置されている。ま
た、接続端子５Ａと接続端子６Ａ、並びに接続端子５Ｂ
と接続端子６Ｂ、ないし接続端子５Ｃと接続端子６Ｃ
は、それぞれ、電気的に導通させられている。したがっ
て、半導体装置Ａを、上記基板１の裏面１ｂが下に向く
ようにして外部の回路基板に実装する場合、外部の回路
基板表面に形成された実装パッドに対して、第１接続端
子群５および第２接続端子群６のいずれか一方の接続端
子が当接するような回転姿勢をとるように半導体装置Ａ
を載置すれば、半導体装置Ａと外部の回路基板との接続
を達成することができる。すなわち、半導体装置Ａは、
正常に作動しうる所定の回転姿勢に対して１８０度回転
した姿勢で実装されても、正常に作動する。したがっ
て、半導体装置Ａが外部の回路基板に対して誤った回転
姿勢で実装されるのを抑制することができる。
【００３７】また、上記半導体装置Ａにおいては、上記
基板１は、平面視における縦方向寸法と横方向寸法とが
異なるように形成されている。したがって、半導体装置
Ａの縦方向および横方向を、その外観から容易に判別す
ることができる。その結果、半導体装置Ａは、上記所定
の回転姿勢に対して９０度回転した姿勢で実装されるこ
とがない。
基板１は、平面視における縦方向寸法と横方向寸法とが
異なるように形成されている。したがって、半導体装置
Ａの縦方向および横方向を、その外観から容易に判別す
ることができる。その結果、半導体装置Ａは、上記所定
の回転姿勢に対して９０度回転した姿勢で実装されるこ
とがない。
【００３８】したがって、半導体装置Ａが外部の回路基
板に対して誤った回転姿勢で実装されるのを確実に防止
することができる。
板に対して誤った回転姿勢で実装されるのを確実に防止
することができる。
【００３９】もちろん、本願発明は、上述した実施形態
に限定されるものではなく、特許請求の範囲に記載した
事項の範囲内でのあらゆる設計変更はすべて本願発明の
範囲に含まれる。
に限定されるものではなく、特許請求の範囲に記載した
事項の範囲内でのあらゆる設計変更はすべて本願発明の
範囲に含まれる。
【００４０】たとえば、上記配線パターン７Ａは、上記
実施形態では、基板層１１Ａの裏面に形成されている
が、図５に示すように、上記基板１の上面１ａに形成さ
れてもよい。
実施形態では、基板層１１Ａの裏面に形成されている
が、図５に示すように、上記基板１の上面１ａに形成さ
れてもよい。
【００４１】また、たとえば、上記半導体装置Ａは、上
記実施形態では、３種類の接続端子を有する光受信モジ
ュールとして形成されているが、さらに多くの種類の接
続端子を有する半導体装置として形成することもでき
る。
記実施形態では、３種類の接続端子を有する光受信モジ
ュールとして形成されているが、さらに多くの種類の接
続端子を有する半導体装置として形成することもでき
る。
【図１】本願発明に係る半導体装置の一例を示す概略斜
視図である。
視図である。
【図２】図１における基板を構成する一の基板層を示す
平面図である。
平面図である。
【図３】図１における基板を構成する他の基板層を示す
平面図である。
平面図である。
【図４】図１のＩＶ−ＩＶ線に沿う断面図である。
【図５】本願発明に係る半導体装置の一例を示す概略平
面図である。
面図である。
【図６】従来の半導体装置の一例を示す概略斜視図であ
る。
る。
１ 基板
１ｃ 第１の端縁
１ｄ 第２の端縁
２ 半導体素子
３ 導体被膜
４ 封止樹脂
５ 第１接続端子群
５Ａ，５Ｂ，５Ｃ 第１接続端子群を形成する接続端子
６ 第２接続端子群
６Ａ，６Ｂ，６Ｃ 第２接続端子群を形成する接続端子
７ 導体層
７Ａ，７Ｂ，７Ｃ 配線パターン
２１ 受光素子
２２ 制御回路素子
５１ 凹溝
Ａ 半導体装置
Claims (6)
- 【請求項１】 第１の端縁およびこの第１の端縁と対向
する第２の端縁とを有する平面視略矩形状をした基板
と、この基板上に封止樹脂で封止された格好で搭載され
た半導体素子と、上記第１の端縁に形成された複数の接
続端子からなる第１接続端子群および上記第２の端縁に
形成された複数の接続端子からなる第２接続端子群とを
備えており、 上記第１接続端子群と上記第２接続端子群とは上記基板
の中心に対して点対称に配置されており、かつ、上記第
１接続端子群および第２接続端子群における互いに点対
称の関係にある接続端子どうしは、電気的に導通させら
れていることを特徴とする、半導体装置。 - 【請求項２】 上記第１接続端子群を形成する接続端子
および上記第２接続端子群を形成する接続端子は、それ
ぞれ、上記基板の厚み方向に延びるように形成され、か
つ内面に導体被膜が形成された凹溝を含んで形成されて
いる、請求項１に記載の半導体装置。 - 【請求項３】 上記第１接続端子群および第２接続端子
群における互いに点対称の関係にある接続端子どうしの
電気的導通は、上記基板の厚み方向において互いに電気
的に絶縁しつつ配置された導体層を介して行われてい
る、請求項１または２に記載の半導体装置。 - 【請求項４】 上記基板の厚み方向において互いに電気
的に絶縁しつつ配置された導体層は、上記基板を、配線
パターンが表面および／または裏面に形成された基板層
を複数枚積層してなる多層基板とすることにより達成さ
れている、請求項３に記載の半導体装置。 - 【請求項５】 上記基板は、平面視における縦方向寸法
と横方向寸法とが異なるように形成されている、請求項
１ないし４のいずれかに記載の半導体装置。 - 【請求項６】 上記半導体素子は、受光素子と、この受
光素子のための制御回路素子とを含んでいるとともに、
上記封止樹脂は、上記受光素子が感応しうる光に対して
透光性を有しており、かつ、上記第１接続端子群および
第２接続端子群を形成する接続端子は、それぞれ、互い
に点対称の関係にあるＧＮＤ端子、Ｖｃｃ端子および出
力端子を含んでいる、請求項１ないし５のいずれかに記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195736A JP4541597B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195736A JP4541597B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017612A true JP2003017612A (ja) | 2003-01-17 |
| JP4541597B2 JP4541597B2 (ja) | 2010-09-08 |
Family
ID=19033668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195736A Expired - Fee Related JP4541597B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4541597B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006177796A (ja) * | 2004-12-22 | 2006-07-06 | Shinko Electric Ind Co Ltd | センサ搭載のモジュール及び電子部品 |
| JP2011159759A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Optical Components Ltd | 光受信デバイス |
| CN107017209A (zh) * | 2017-04-01 | 2017-08-04 | 深圳振华富电子有限公司 | 绕线型电子元件及其陶瓷底板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6078146U (ja) * | 1983-11-02 | 1985-05-31 | ローム株式会社 | 半導体装置 |
| JPH0375673U (ja) * | 1989-11-22 | 1991-07-30 | ||
| JPH0513615A (ja) * | 1991-07-05 | 1993-01-22 | Nippon Steel Corp | 半導体装置及びそのパツケージ |
| JPH07201505A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
| JPH1050879A (ja) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | 表面実装型電子部品 |
-
2001
- 2001-06-28 JP JP2001195736A patent/JP4541597B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6078146U (ja) * | 1983-11-02 | 1985-05-31 | ローム株式会社 | 半導体装置 |
| JPH0375673U (ja) * | 1989-11-22 | 1991-07-30 | ||
| JPH0513615A (ja) * | 1991-07-05 | 1993-01-22 | Nippon Steel Corp | 半導体装置及びそのパツケージ |
| JPH07201505A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
| JPH1050879A (ja) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | 表面実装型電子部品 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006177796A (ja) * | 2004-12-22 | 2006-07-06 | Shinko Electric Ind Co Ltd | センサ搭載のモジュール及び電子部品 |
| JP4511333B2 (ja) * | 2004-12-22 | 2010-07-28 | 新光電気工業株式会社 | センサ搭載のモジュール及び電子部品 |
| JP2011159759A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Optical Components Ltd | 光受信デバイス |
| CN107017209A (zh) * | 2017-04-01 | 2017-08-04 | 深圳振华富电子有限公司 | 绕线型电子元件及其陶瓷底板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4541597B2 (ja) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US8230588B2 (en) | Method of making an electronic device and electronic device substrate | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| KR0127678B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20020016517A (ko) | 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판 | |
| KR100206866B1 (ko) | 반도체 장치 | |
| WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| JPH1050734A (ja) | チップ型半導体 | |
| US6833512B2 (en) | Substrate board structure | |
| US20100065956A1 (en) | Packaging structure, packaging method and photosensitive device | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JP2785444B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JP4541597B2 (ja) | 半導体装置 | |
| JP2003197840A (ja) | チップパッケージ及びその製造方法 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2000349306A (ja) | 集光レンズ付き半導体装置 | |
| JP2001298050A (ja) | 半導体装置およびその製造方法 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP4440381B2 (ja) | 赤外線送受信モジュール | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления | |
| KR20010003192A (ko) | 패키지장치의 솔더볼 조립성 향상구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |