JPH0513615A - 半導体装置及びそのパツケージ - Google Patents
半導体装置及びそのパツケージInfo
- Publication number
- JPH0513615A JPH0513615A JP19096391A JP19096391A JPH0513615A JP H0513615 A JPH0513615 A JP H0513615A JP 19096391 A JP19096391 A JP 19096391A JP 19096391 A JP19096391 A JP 19096391A JP H0513615 A JPH0513615 A JP H0513615A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- semiconductor device
- package
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 点対称に配置された外部接続用端子を有し、
集積回路を配置して基盤上に装着する半導体装置のパッ
ケージにおいて、基盤に逆方向に装着した場合にも正常
に動作させる補正回路を設けたことを特徴とする半導体
装置及びパッケージ。 【構成】 点対称に配置された集積回路とそのパッケー
ジの間にＡＮＤ、ＯＲ、インバータで構成された補正回
路を介し、集積回路のそれぞれのピンと基盤のピンとを
正常に接続することにより逆向きに装着した場合でも正
常な動作を行うことができる。
集積回路を配置して基盤上に装着する半導体装置のパッ
ケージにおいて、基盤に逆方向に装着した場合にも正常
に動作させる補正回路を設けたことを特徴とする半導体
装置及びパッケージ。 【構成】 点対称に配置された集積回路とそのパッケー
ジの間にＡＮＤ、ＯＲ、インバータで構成された補正回
路を介し、集積回路のそれぞれのピンと基盤のピンとを
正常に接続することにより逆向きに装着した場合でも正
常な動作を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、基板に装着するための
ピン等を有するパッケージで集積回路（以下ＩＣと称す
る。）を封入して形成した半導体装置及びそのパッケー
ジに関するものである。
ピン等を有するパッケージで集積回路（以下ＩＣと称す
る。）を封入して形成した半導体装置及びそのパッケー
ジに関するものである。
【０００２】
【従来の技術】半導体装置のパッケージには基板との接
続を容易にするために、たとえば複数個のピン等が設け
られている。これらのピンには、電源供給用の電源ピ
ン、入力用又は出力用の信号ピン、外付部品用ピン等が
ある。また、一般的なＤＩＰ（Ｄｕａｌ Ｉｎ Ｐａｃ
ｋａｇｅ）型等の半導体装置では、ピンは対称に設けら
れている。半導体装置は、ピンを基板上のソケットに差
し込むことにより基板上に装着する。このとき、ピンを
ソケットに対して逆向きに差し込むと、その半導体装置
は動作しなくなってしまう。このため、パッケージの一
部に窪み等を設けて差し込みの方向が確認できるように
なっている。
続を容易にするために、たとえば複数個のピン等が設け
られている。これらのピンには、電源供給用の電源ピ
ン、入力用又は出力用の信号ピン、外付部品用ピン等が
ある。また、一般的なＤＩＰ（Ｄｕａｌ Ｉｎ Ｐａｃ
ｋａｇｅ）型等の半導体装置では、ピンは対称に設けら
れている。半導体装置は、ピンを基板上のソケットに差
し込むことにより基板上に装着する。このとき、ピンを
ソケットに対して逆向きに差し込むと、その半導体装置
は動作しなくなってしまう。このため、パッケージの一
部に窪み等を設けて差し込みの方向が確認できるように
なっている。
【０００３】
【発明が解決しようとする課題】しかしながら、パッケ
ージは通常黒色であるため、窪みを見逃しやすく、ま
た、小さな回路しか入っていないパッケージではパッケ
ージの窪み自体が見にくいものがあり、したがって半導
体装置を基板に逆向きに装着してしまうことがある。か
かる場合、基板には通常多くの半導体装置が装着されて
いるので、どのパッケージを逆に装着したかを見出すこ
とは非常に困難であり、補修作業に時間がかかるという
問題がある。
ージは通常黒色であるため、窪みを見逃しやすく、ま
た、小さな回路しか入っていないパッケージではパッケ
ージの窪み自体が見にくいものがあり、したがって半導
体装置を基板に逆向きに装着してしまうことがある。か
かる場合、基板には通常多くの半導体装置が装着されて
いるので、どのパッケージを逆に装着したかを見出すこ
とは非常に困難であり、補修作業に時間がかかるという
問題がある。
【０００４】本発明は上記事情に基づいてなされたもの
であり、基板上への装着を容易に行うことができる半導
体装置及びそのパッケージを提供することを目的とする
ものである。
であり、基板上への装着を容易に行うことができる半導
体装置及びそのパッケージを提供することを目的とする
ものである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係る半導体装置は、集積回路と、該集積回
路の端子と対応し且つ点対称に配置された外部接続用端
子を有するパッケージとを備え、該パッケージの端子を
介して基板上に装着する半導体装置において、前記集積
回路の端子と前記パッケージの端子との間に前記基板に
逆方向に装着した場合にも前記集積回路を正常に動作さ
せる補正回路を設けたことを特徴とするものである。
めの本発明に係る半導体装置は、集積回路と、該集積回
路の端子と対応し且つ点対称に配置された外部接続用端
子を有するパッケージとを備え、該パッケージの端子を
介して基板上に装着する半導体装置において、前記集積
回路の端子と前記パッケージの端子との間に前記基板に
逆方向に装着した場合にも前記集積回路を正常に動作さ
せる補正回路を設けたことを特徴とするものである。
【０００６】また、上記の目的を達成するための本発明
に係る半導体装置のパッケージは、点対称に配置された
外部接続用端子を有し、集積回路を配置して基板上に装
着する半導体装置のパッケージにおいて、前記基板に逆
方向に装着した場合にも、前記集積回路を正常に動作さ
せる補正回路を設けたことを特徴とするものである。
に係る半導体装置のパッケージは、点対称に配置された
外部接続用端子を有し、集積回路を配置して基板上に装
着する半導体装置のパッケージにおいて、前記基板に逆
方向に装着した場合にも、前記集積回路を正常に動作さ
せる補正回路を設けたことを特徴とするものである。
【０００７】
【作用】本発明に係る半導体装置及びそのパッケージは
ともに前記の構成によって、半導体装置を基板上に逆方
向に装着した場合にも、補正回路により集積回路が正常
に動作するので、半導体装置を基板に装着する際に、半
導体装置の差し込み方向を確認する必要がなく、したが
って半導体装置の基板への装着を迅速に行うことができ
る。また、半導体装置の差し込み方向を確認するための
窪み等も必要なくなる。
ともに前記の構成によって、半導体装置を基板上に逆方
向に装着した場合にも、補正回路により集積回路が正常
に動作するので、半導体装置を基板に装着する際に、半
導体装置の差し込み方向を確認する必要がなく、したが
って半導体装置の基板への装着を迅速に行うことができ
る。また、半導体装置の差し込み方向を確認するための
窪み等も必要なくなる。
【０００８】
【実施例】以下に本発明の一実施例を図１及び図２を参
照して説明する。図１は本発明の一実施例である半導体
装置において電源ピン及び信号ピンと電源端子及び信号
端子との間の接続を説明する概略回路図、図２はその半
導体装置の概略構成図である。
照して説明する。図１は本発明の一実施例である半導体
装置において電源ピン及び信号ピンと電源端子及び信号
端子との間の接続を説明する概略回路図、図２はその半
導体装置の概略構成図である。
【０００９】本実施例の半導体装置は、図２に示すＩＣ
１０と、ＩＣ１０を保護するための容器であるパッケー
ジ２０と、図１に示す補正回路１とを有するものであ
る。パッケージ２０は長方形形状に形成されており、Ｉ
Ｃ１０の８個の接続用端子１１〜１８に対応した８個の
ピン２１〜２８が両側に４個ずつ設けられている。これ
らのピン２１〜２８はパッケージに左右対称に配置され
ている。ＩＣ１０の接続用端子１１，１８は電源供給用
の電源端子であり、これに対応するパッケージ２０のピ
ン２１，２８も電源供給用の電源ピンであり、両者は共
に点対称に配置されている。一方、接続用端子１２〜１
７とピン２２〜２７は、入力用又は出力用の信号ピンで
ある。
１０と、ＩＣ１０を保護するための容器であるパッケー
ジ２０と、図１に示す補正回路１とを有するものであ
る。パッケージ２０は長方形形状に形成されており、Ｉ
Ｃ１０の８個の接続用端子１１〜１８に対応した８個の
ピン２１〜２８が両側に４個ずつ設けられている。これ
らのピン２１〜２８はパッケージに左右対称に配置され
ている。ＩＣ１０の接続用端子１１，１８は電源供給用
の電源端子であり、これに対応するパッケージ２０のピ
ン２１，２８も電源供給用の電源ピンであり、両者は共
に点対称に配置されている。一方、接続用端子１２〜１
７とピン２２〜２７は、入力用又は出力用の信号ピンで
ある。
【００１０】尚、ＩＣ１０は、電源端子１１に高電圧Ｖ
CCが、電源端子１８に低電圧ＶSSが供給されたときに正
常に動作するものとする。また、以下では、高電圧ＶCC
及び低電圧ＶSSをそれぞれ信号Ｈ、信号Ｌと称する。ま
た、図２には、半導体装置を基板に装着する際のピンの
位置関係を明らかにするために、基板上に設けられてい
るソケット３１〜３８をピンの位置に対応させて示して
いる。ソケット３１には信号Ｈが供給され、ソケット３
８には信号Ｌが供給される。
CCが、電源端子１８に低電圧ＶSSが供給されたときに正
常に動作するものとする。また、以下では、高電圧ＶCC
及び低電圧ＶSSをそれぞれ信号Ｈ、信号Ｌと称する。ま
た、図２には、半導体装置を基板に装着する際のピンの
位置関係を明らかにするために、基板上に設けられてい
るソケット３１〜３８をピンの位置に対応させて示して
いる。ソケット３１には信号Ｈが供給され、ソケット３
８には信号Ｌが供給される。
【００１１】本実施例の半導体装置においては、補正回
路１は図１に示すように、４個のダイオード２ａ〜２ｄ
と、４個のＡＮＤ回路４ａ〜４ｄと、２個のＯＲ回路６
ａ，６ｂとを含むものである。図１に示すように、一組
の電源ピン（２１，２８）とこれに対応する一組の電源
端子（１１，１８）との間を４個のダイオードを用いて
接続している。すなわち、電源端子１１と電源ピン２１
との間にはダイオード２ａがそのカソードを電源端子１
１側にして接続され、電源端子１８と電源ピン２８との
間にはダイオード２ｂがそのカソードを電源ピン２８側
にして接続され、電源端子１１と電源ピン２８との間に
はダイオード２ｃがそのカソードを電源端子１１側にし
て接続され、電源端子１８と電源ピン２１との間にはダ
イオード２ｄがそのカソードを電源ピン２１側にして接
続されている。
路１は図１に示すように、４個のダイオード２ａ〜２ｄ
と、４個のＡＮＤ回路４ａ〜４ｄと、２個のＯＲ回路６
ａ，６ｂとを含むものである。図１に示すように、一組
の電源ピン（２１，２８）とこれに対応する一組の電源
端子（１１，１８）との間を４個のダイオードを用いて
接続している。すなわち、電源端子１１と電源ピン２１
との間にはダイオード２ａがそのカソードを電源端子１
１側にして接続され、電源端子１８と電源ピン２８との
間にはダイオード２ｂがそのカソードを電源ピン２８側
にして接続され、電源端子１１と電源ピン２８との間に
はダイオード２ｃがそのカソードを電源端子１１側にし
て接続され、電源端子１８と電源ピン２１との間にはダ
イオード２ｄがそのカソードを電源ピン２１側にして接
続されている。
【００１２】また、パッケージ２０の中心に対して点対
称の位置にある信号ピンの組とそれらに対応する信号端
子及び電源ピンとの間は、図１に示すように、４個のＡ
ＮＤ回路及び２個のＯＲ回路を用いて接続している。す
なわち、一組の信号ピン（２４，２５）とこれに対応す
る信号端子（１４，１５）及び電源ピン（２１，２８）
においては、ＡＮＤ回路４ａの２つの入力端子は電源ピ
ン２１と信号ピン２４とに接続され、ＡＮＤ回路４ｂの
２つの入力端子は信号ピン２５と電源ピン２８とに接続
され、ＡＮＤ回路４ｃの２つの入力端子は電源ピン２１
と信号ピン２５とに接続され、ＡＮＤ回路４ｄの２つの
入力端子は信号ピン２４と電源ピン２８とに接続されい
る。そして、ＯＲ回路６ａの２つの入力端子はＡＮＤ回
路４ａ，４ｂの出力端子に接続され、ＯＲ回路６ｂの２
つの入力端子はＡＮＤ回路４ｃ，４ｄの出力端子に接続
され、ＯＲ回路６ａの出力端子は信号端子１４に、ＯＲ
回路６ｂの出力端子は信号端子１５にそれぞれ接続され
ている。
称の位置にある信号ピンの組とそれらに対応する信号端
子及び電源ピンとの間は、図１に示すように、４個のＡ
ＮＤ回路及び２個のＯＲ回路を用いて接続している。す
なわち、一組の信号ピン（２４，２５）とこれに対応す
る信号端子（１４，１５）及び電源ピン（２１，２８）
においては、ＡＮＤ回路４ａの２つの入力端子は電源ピ
ン２１と信号ピン２４とに接続され、ＡＮＤ回路４ｂの
２つの入力端子は信号ピン２５と電源ピン２８とに接続
され、ＡＮＤ回路４ｃの２つの入力端子は電源ピン２１
と信号ピン２５とに接続され、ＡＮＤ回路４ｄの２つの
入力端子は信号ピン２４と電源ピン２８とに接続されい
る。そして、ＯＲ回路６ａの２つの入力端子はＡＮＤ回
路４ａ，４ｂの出力端子に接続され、ＯＲ回路６ｂの２
つの入力端子はＡＮＤ回路４ｃ，４ｄの出力端子に接続
され、ＯＲ回路６ａの出力端子は信号端子１４に、ＯＲ
回路６ｂの出力端子は信号端子１５にそれぞれ接続され
ている。
【００１３】尚、図１においては、パッケージ２０の中
心に対して点対称の位置にある他の組の信号ピン（２
２，２７）、（２３，２６）とそれらに対応する信号端
子（１２，１７）、（１３，１６）及び電源ピン（２
１，２８）との間の接続については、回路図を見易くす
るためにその記載を省略しているが、上記と全く同様に
ＡＮＤ回路及びＯＲ回路を用いて接続している。
心に対して点対称の位置にある他の組の信号ピン（２
２，２７）、（２３，２６）とそれらに対応する信号端
子（１２，１７）、（１３，１６）及び電源ピン（２
１，２８）との間の接続については、回路図を見易くす
るためにその記載を省略しているが、上記と全く同様に
ＡＮＤ回路及びＯＲ回路を用いて接続している。
【００１４】ところで、従来の半導体装置では、パッケ
ージのピンとＩＣの接続用端子とは対応するもの同士を
単に接続していただけである。すなわち、電源端子１１
と電源ピン２１、信号端子１２と信号ピン２２、・・・ 、
電源端子１８と電源ピン２８とをそれぞれ接続してい
た。このため、従来の半導体装置はソケット３１〜３８
に所定の方向で装着しないと動作しなかった。これに対
して、本実施例の半導体装置では、上記のようにパッケ
ージのピンとＩＣの接続用端子との間にダイオード、Ａ
ＮＤ回路及びＯＲ回路を用いて構成した補正回路１を設
けたことにより、半導体装置をどちらの方向に向けて装
着しても正常に動作させることができる。以下、本実施
例の半導体装置の動作について詳述する。
ージのピンとＩＣの接続用端子とは対応するもの同士を
単に接続していただけである。すなわち、電源端子１１
と電源ピン２１、信号端子１２と信号ピン２２、・・・ 、
電源端子１８と電源ピン２８とをそれぞれ接続してい
た。このため、従来の半導体装置はソケット３１〜３８
に所定の方向で装着しないと動作しなかった。これに対
して、本実施例の半導体装置では、上記のようにパッケ
ージのピンとＩＣの接続用端子との間にダイオード、Ａ
ＮＤ回路及びＯＲ回路を用いて構成した補正回路１を設
けたことにより、半導体装置をどちらの方向に向けて装
着しても正常に動作させることができる。以下、本実施
例の半導体装置の動作について詳述する。
【００１５】先ず、半導体装置を基板に正常に装着した
場合、すなわち電源ピン２１をソケット３１に、信号ピ
ン２２をソケット３２に、・・・ 、電源ピン２８をソケッ
ト３８に差し込んだ場合について説明する。ここで、ソ
ケット３４には信号ｘが入力し、ソケット３５には信号
ｙが入力するとする。電源ピン２１にはソケット３１か
ら信号Ｈが、電源ピン２８にはソケット３８から信号Ｌ
が、信号ピン２４にはソケット３４から信号ｘが、信号
ピン２５にはソケット３５から信号ｙが、それぞれ加え
られる。すると、ダイオード２ａとダイオード２ｂはオ
ン状態になり、一方ダイオード２ｃとダイオード２ｄは
オフ状態になる。したがって、電源端子１１にはソケッ
ト３１からの信号Ｈが加えられ、電源端子１８にはソケ
ット３８からの信号Ｌが加えられる。また、ＡＮＤ回路
４ａには信号Ｈと信号ｘとが入力するので、ＯＲ回路６
ａの一方の入力端子には信号ｘが入力する。ＡＮＤ回路
４ｂには信号Ｌと信号ｙとが入力するので、ＯＲ回路６
ａのもう一方の入力端子には信号Ｌが入力する。したが
って、ＯＲ回路６ａの出力端子と接続されている信号端
子１４にはソケット３４からの信号ｘが入力する。同様
に考えて、信号端子１５にはソケット３５からの信号ｙ
が入力する。他の信号端子についても同様に、信号端子
１２にはソケット３２からの信号が、信号端子１３には
ソケット３３からの信号が、信号端子１６にはソケット
３６からの信号が、信号端子１７にはソケット３７から
の信号が入力する。
場合、すなわち電源ピン２１をソケット３１に、信号ピ
ン２２をソケット３２に、・・・ 、電源ピン２８をソケッ
ト３８に差し込んだ場合について説明する。ここで、ソ
ケット３４には信号ｘが入力し、ソケット３５には信号
ｙが入力するとする。電源ピン２１にはソケット３１か
ら信号Ｈが、電源ピン２８にはソケット３８から信号Ｌ
が、信号ピン２４にはソケット３４から信号ｘが、信号
ピン２５にはソケット３５から信号ｙが、それぞれ加え
られる。すると、ダイオード２ａとダイオード２ｂはオ
ン状態になり、一方ダイオード２ｃとダイオード２ｄは
オフ状態になる。したがって、電源端子１１にはソケッ
ト３１からの信号Ｈが加えられ、電源端子１８にはソケ
ット３８からの信号Ｌが加えられる。また、ＡＮＤ回路
４ａには信号Ｈと信号ｘとが入力するので、ＯＲ回路６
ａの一方の入力端子には信号ｘが入力する。ＡＮＤ回路
４ｂには信号Ｌと信号ｙとが入力するので、ＯＲ回路６
ａのもう一方の入力端子には信号Ｌが入力する。したが
って、ＯＲ回路６ａの出力端子と接続されている信号端
子１４にはソケット３４からの信号ｘが入力する。同様
に考えて、信号端子１５にはソケット３５からの信号ｙ
が入力する。他の信号端子についても同様に、信号端子
１２にはソケット３２からの信号が、信号端子１３には
ソケット３３からの信号が、信号端子１６にはソケット
３６からの信号が、信号端子１７にはソケット３７から
の信号が入力する。
【００１６】次に、半導体装置を逆向きにしてソケット
に装着した場合、すなわち電源ピン２１をソケット３８
に、信号ピン２２をソケット３７に、・・・ 、電源ピン２
８をソケット３１に差し込んだ場合について説明する。
電源ピン２１にはソケット３８から信号Ｌが、電源ピン
２８にはソケット３１から信号Ｈが、信号ピン２４には
ソケット３５から信号ｙが、信号ピン２５にはソケット
３４から信号ｘが、それぞれ加えられる。これにより、
ダイオード２ａとダイオード２ｂはオフ状態となり、一
方ダイオード２ｃとダイオード２ｄはオン状態となる。
したがって、電源端子１１にはソケット３１からの信号
Ｈが加えられ、電源端子１８にはソケット３８からの信
号Ｌが加えられる。また、ＡＮＤ回路４ａには信号Ｌと
信号ｙが入力するので、ＯＲ回路６ａの一方の入力端子
には信号Ｌが入力する。ＡＮＤ回路４ｂには信号Ｈと信
号ｘが入力するので、ＯＲ回路６ａのもう一方の入力端
子には信号ｘが入力する。したがって、ＯＲ回路６ａの
出力端子と接続されている信号端子１４にはソケット３
４からの信号ｘが入力する。同様に考えて、信号端子１
５にはソケット３５からの信号ｙが入力する。他の信号
端子についても同様に、信号端子１２にはソケット３２
からの信号が、信号端子１３にはソケット３３からの信
号が、信号端子１６にはソケット３６からの信号が、信
号端子１７にはソケット３７からの信号が入力する。
に装着した場合、すなわち電源ピン２１をソケット３８
に、信号ピン２２をソケット３７に、・・・ 、電源ピン２
８をソケット３１に差し込んだ場合について説明する。
電源ピン２１にはソケット３８から信号Ｌが、電源ピン
２８にはソケット３１から信号Ｈが、信号ピン２４には
ソケット３５から信号ｙが、信号ピン２５にはソケット
３４から信号ｘが、それぞれ加えられる。これにより、
ダイオード２ａとダイオード２ｂはオフ状態となり、一
方ダイオード２ｃとダイオード２ｄはオン状態となる。
したがって、電源端子１１にはソケット３１からの信号
Ｈが加えられ、電源端子１８にはソケット３８からの信
号Ｌが加えられる。また、ＡＮＤ回路４ａには信号Ｌと
信号ｙが入力するので、ＯＲ回路６ａの一方の入力端子
には信号Ｌが入力する。ＡＮＤ回路４ｂには信号Ｈと信
号ｘが入力するので、ＯＲ回路６ａのもう一方の入力端
子には信号ｘが入力する。したがって、ＯＲ回路６ａの
出力端子と接続されている信号端子１４にはソケット３
４からの信号ｘが入力する。同様に考えて、信号端子１
５にはソケット３５からの信号ｙが入力する。他の信号
端子についても同様に、信号端子１２にはソケット３２
からの信号が、信号端子１３にはソケット３３からの信
号が、信号端子１６にはソケット３６からの信号が、信
号端子１７にはソケット３７からの信号が入力する。
【００１７】このように本実施例の半導体装置おいて
は、半導体装置を基板上にどちらの方向で装着しても、
内蔵されたＩＣの接続端子には同一のソケットからの信
号が入力する。したがって、半導体装置をどちら向きに
して基板に装着しても正しく動作させることができる。
は、半導体装置を基板上にどちらの方向で装着しても、
内蔵されたＩＣの接続端子には同一のソケットからの信
号が入力する。したがって、半導体装置をどちら向きに
して基板に装着しても正しく動作させることができる。
【００１８】また、半導体装置を基板に装着する際に
は、装着方向を確認するための窪み等に注意する必要が
なくなり、装着作業の速度を効果的に上げることができ
る。さらに、パッケージの窪み等が不要になるので、封
止金型に特別な加工を施す必要がなくなる。
は、装着方向を確認するための窪み等に注意する必要が
なくなり、装着作業の速度を効果的に上げることができ
る。さらに、パッケージの窪み等が不要になるので、封
止金型に特別な加工を施す必要がなくなる。
【００１９】尚、上記の実施例においては、電源ピンと
電源端子との間にダイオードを設けて接続した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、ダイオードだけでなくトランジスタ等のスイッチ手
段を設けて補正回路を構成してもよい。
電源端子との間にダイオードを設けて接続した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、ダイオードだけでなくトランジスタ等のスイッチ手
段を設けて補正回路を構成してもよい。
【００２０】また、上記の実施例においては、信号ピン
と信号端子との間にＡＮＤ回路及びＯＲ回路を設けて接
続した場合について説明したが、本発明はこれに限定さ
れるものではなく、ＡＮＤ回路やＯＲ回路だけでなくＮ
ＡＮＤ回路、ＮＯＲ回路等の他の論理回路を用いて補正
回路を構成してもよい。
と信号端子との間にＡＮＤ回路及びＯＲ回路を設けて接
続した場合について説明したが、本発明はこれに限定さ
れるものではなく、ＡＮＤ回路やＯＲ回路だけでなくＮ
ＡＮＤ回路、ＮＯＲ回路等の他の論理回路を用いて補正
回路を構成してもよい。
【００２１】更に、上記の実施例においては、ＩＣの接
続用端子及びパッケージのピンの数を８個とした場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＩＣの接続用端子及びパッケージのピンの数は用
途に応じていくつでもよい。
続用端子及びパッケージのピンの数を８個とした場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＩＣの接続用端子及びパッケージのピンの数は用
途に応じていくつでもよい。
【００２２】加えて、上記の実施例では、電源が単一の
場合について説明したが、電源は２以上の正又は負の電
源を有するものであってもよい。
場合について説明したが、電源は２以上の正又は負の電
源を有するものであってもよい。
【００２３】
【発明の効果】以上説明したように本発明によれば、パ
ッケージに補正回路を設けたことにより、基板に逆向き
に装着した場合にも、集積回路を正常に動作させること
ができるので、装着作業を迅速におこなうことができる
半導体装置及びそのパッケージを提供することができ
る。
ッケージに補正回路を設けたことにより、基板に逆向き
に装着した場合にも、集積回路を正常に動作させること
ができるので、装着作業を迅速におこなうことができる
半導体装置及びそのパッケージを提供することができ
る。
【図１】本発明の一実施例である半導体装置において電
源ピン及び信号ピンと電源端子及び信号ピンとの間の接
続を説明する概略回路図である。
源ピン及び信号ピンと電源端子及び信号ピンとの間の接
続を説明する概略回路図である。
【図２】その半導体装置の概略構成図である。
１ 補正回路
２ ダイオード
４ ＡＮＤ回路
６ ＯＲ回路
１０ ＩＣ
１１，１８ 電源端子
１２〜１７ 信号端子
２０ パッケージ
２１，２８ 電源ピン
２２〜２７ 信号ピン
３１〜３８ ソケット
Claims (2)
- 【請求項１】 集積回路と、該集積回路の端子と対応し
且つ点対称に配置された外部接続用端子を有するパッケ
ージとを備え、該パッケージの端子を介して基板上に装
着する半導体装置において、前記集積回路の端子と前記
パッケージの端子との間に前記基板に逆方向に装着した
場合にも前記集積回路を正常に動作させる補正回路を設
けたことを特徴とする半導体装置。 - 【請求項２】 点対称に配置された外部接続用端子を有
し、集積回路を配置して基板上に装着する半導体装置の
パッケージにおいて、前記基板に逆方向に装着した場合
にも、前記集積回路を正常に動作させる補正回路を設け
たことを特徴とする半導体装置のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19096391A JPH0513615A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置及びそのパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19096391A JPH0513615A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置及びそのパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513615A true JPH0513615A (ja) | 1993-01-22 |
Family
ID=16266590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19096391A Withdrawn JPH0513615A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置及びそのパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017612A (ja) * | 2001-06-28 | 2003-01-17 | Rohm Co Ltd | 半導体装置 |
-
1991
- 1991-07-05 JP JP19096391A patent/JPH0513615A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017612A (ja) * | 2001-06-28 | 2003-01-17 | Rohm Co Ltd | 半導体装置 |
| JP4541597B2 (ja) * | 2001-06-28 | 2010-09-08 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| TW567602B (en) | Multi-chip module | |
| JP2766920B2 (ja) | Ｉｃパッケージ及びその実装方法 | |
| EP0482658B1 (en) | Semiconductor integrated circuit provided with emitter coupled logic input/ output buffers | |
| JPH0513615A (ja) | 半導体装置及びそのパツケージ | |
| US20030197263A1 (en) | Semiconductor chip package with direction-flexible mountability | |
| KR100626364B1 (ko) | 멀티칩을 내장한 반도체패키지 | |
| JP2000022072A (ja) | マルチチップモジュール | |
| US20030117214A1 (en) | Semiconductor device with voltage down circuit changing power supply voltage to operating voltage | |
| TWI821943B (zh) | 輸入/輸出電路及其製造方法以及積體電路封裝方法 | |
| US6936911B1 (en) | Semiconductor integrated circuit device | |
| JPH03147351A (ja) | 集積回路パッケージ | |
| JPH1140739A (ja) | 電子回路装置 | |
| US6448849B1 (en) | Semiconductor devices including a switch mounted thereon and a module loaded with the same | |
| KR940003377B1 (ko) | 반도체 집적회로장치 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JP2000039939A (ja) | １チップｃｐｕ及びその電圧変換回路 | |
| CN114421445A (zh) | 一种防电源反接的芯片 | |
| JPH05190371A (ja) | 電子部品 | |
| JP2002026243A (ja) | 半導体装置 | |
| JPH01316948A (ja) | 半導体集積回路 | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| KR20020014643A (ko) | 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게공급하는 볼 그리드 어레이 패키지 | |
| JP2003197851A (ja) | 半導体装置および混成半導体装置 | |
| JPH05121479A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |