JPH05121479A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121479A JPH05121479A JP30653391A JP30653391A JPH05121479A JP H05121479 A JPH05121479 A JP H05121479A JP 30653391 A JP30653391 A JP 30653391A JP 30653391 A JP30653391 A JP 30653391A JP H05121479 A JPH05121479 A JP H05121479A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- power supply
- function switching
- circuit
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 同一チップで異なる機能を有するＩＣを製造
する場合のパターンレイアウト上の制限を緩和する。 【構成】 機能切替回路の電源入力用パッド３ａもしく
は３ｂを選択し、これにＶcc電源用パッド１（もしくは
ＧＮＤ用パッド２）をワイヤリングすることにより動作
回路の機能切り換えが行われるように構成し、電源入力
パッド３ａ（３ｂ）に隣接するＶcc電源用パッド１（も
しくはＧＮＤ用パッド２）から上記電源レベルを供給す
る。
する場合のパターンレイアウト上の制限を緩和する。 【構成】 機能切替回路の電源入力用パッド３ａもしく
は３ｂを選択し、これにＶcc電源用パッド１（もしくは
ＧＮＤ用パッド２）をワイヤリングすることにより動作
回路の機能切り換えが行われるように構成し、電源入力
パッド３ａ（３ｂ）に隣接するＶcc電源用パッド１（も
しくはＧＮＤ用パッド２）から上記電源レベルを供給す
る。
Description
【０００１】
【産業上の利用分野】この発明は同一チップ内に異なる
機能を有する回路を有する半導体装置に関し、特にその
機能切替え時の信号作成方法及びパッドレイアウトの改
良に関するものである。
機能を有する回路を有する半導体装置に関し、特にその
機能切替え時の信号作成方法及びパッドレイアウトの改
良に関するものである。
【０００２】
【従来の技術】図３は従来の半導体装置の概略図であ
り、５はＩＣチップを示し、該ＩＣチップ５にはＶcc電
源用パッド１，ＧＮＤ用パッド２，機能切替用パッド３
ａおよび３ｂ，及びＩ／Ｏピン用パッド４が形成されて
いる。また図４は機能切替信号発生回路の一例であり、
機能切替用パッド３ａ，３ｂは電気的に接続されてお
り、その接続点が２分され、一方にはインバータ６が設
けられている。７ａ，７ｂは機能切替回路の出力信号で
ある。
り、５はＩＣチップを示し、該ＩＣチップ５にはＶcc電
源用パッド１，ＧＮＤ用パッド２，機能切替用パッド３
ａおよび３ｂ，及びＩ／Ｏピン用パッド４が形成されて
いる。また図４は機能切替信号発生回路の一例であり、
機能切替用パッド３ａ，３ｂは電気的に接続されてお
り、その接続点が２分され、一方にはインバータ６が設
けられている。７ａ，７ｂは機能切替回路の出力信号で
ある。
【０００３】次に動作について説明する。チップ５をパ
ッケージに封止する際、機能切替用パッド３ａにＶcc電
源用パッド１をワイヤリングし、機能切替用パッド３ｂ
を無接続（ワイヤリングをしない）にすると、機能切替
回路の出力信号７ａおよび７ｂはそれぞれ“Ｌ”および
“Ｈ”となって出力することになる。逆に機能切替用パ
ッド３ｂにＧＮＤ用パッド２をワイヤリングし、機能切
替用パッド３ａを無接続（ワイヤリングをしない）にす
ると出力信号７ａおよび７ｂは“Ｈ”および“Ｌ”とな
って出力される。
ッケージに封止する際、機能切替用パッド３ａにＶcc電
源用パッド１をワイヤリングし、機能切替用パッド３ｂ
を無接続（ワイヤリングをしない）にすると、機能切替
回路の出力信号７ａおよび７ｂはそれぞれ“Ｌ”および
“Ｈ”となって出力することになる。逆に機能切替用パ
ッド３ｂにＧＮＤ用パッド２をワイヤリングし、機能切
替用パッド３ａを無接続（ワイヤリングをしない）にす
ると出力信号７ａおよび７ｂは“Ｈ”および“Ｌ”とな
って出力される。
【０００４】以上のように、機能切替用パッド３ａ，３
ｂをＶcc電源用パッド１もしくはＧＮＤ用パッド２にワ
イヤリングすることにより、出力信号７ａおよび７ｂの
出力レベルの組合せにより、チップ５に形成された機能
の異なる複数の回路、例えば×１と×４回路のデータ幅
を変更するためにＩ／Ｏパッド４の内の１つのみを活性
化したり、同一チップを異種のパッケージに封止する場
合のパッド位置の変更等に対応して、チップの機能を切
替えることができる。
ｂをＶcc電源用パッド１もしくはＧＮＤ用パッド２にワ
イヤリングすることにより、出力信号７ａおよび７ｂの
出力レベルの組合せにより、チップ５に形成された機能
の異なる複数の回路、例えば×１と×４回路のデータ幅
を変更するためにＩ／Ｏパッド４の内の１つのみを活性
化したり、同一チップを異種のパッケージに封止する場
合のパッド位置の変更等に対応して、チップの機能を切
替えることができる。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ワイヤリングの都合か
らＶccおよびＧＮＤ電源パッドの付近に各々、機能切替
パッドを配置しなければならず、例えば、スペースに余
裕のないＶcc電源用パッド近傍に機能切替用パッド３ａ
を配置する必要から、パッドのパターンレイアウト上の
制限となるという問題点があった。
上のように構成されているので、ワイヤリングの都合か
らＶccおよびＧＮＤ電源パッドの付近に各々、機能切替
パッドを配置しなければならず、例えば、スペースに余
裕のないＶcc電源用パッド近傍に機能切替用パッド３ａ
を配置する必要から、パッドのパターンレイアウト上の
制限となるという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、パッドのパターンレイアウトの
制限がなく、同一チップでの機能切替可能な半導体装置
を得ることを目的とする。
ためになされたもので、パッドのパターンレイアウトの
制限がなく、同一チップでの機能切替可能な半導体装置
を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、機能切替回路の複数の電源入力用パッドの１つを
選択してこれに電源レベルの任意の１つを与え、上記選
択された電源入力用パッドに応じて動作回路に所定の機
能切り換え動作を行わせるよう構成し、上記機能切替回
路の電源入力パッドに隣接する電源用パッドから上記電
源レベルを供給するようにしたものである。
置は、機能切替回路の複数の電源入力用パッドの１つを
選択してこれに電源レベルの任意の１つを与え、上記選
択された電源入力用パッドに応じて動作回路に所定の機
能切り換え動作を行わせるよう構成し、上記機能切替回
路の電源入力パッドに隣接する電源用パッドから上記電
源レベルを供給するようにしたものである。
【０００８】
【作用】この発明においては、機能切替回路の複数の電
源入力用パッドの中から１つを選択し、該選択されたパ
ッドに上記電源レベルの任意の１つを供給することによ
り動作回路の機能切り換えが行われるように構成し、電
源入力パッドに隣接する電源用パッドから上記電源レベ
ルを供給するようにしたから、上記電源入力用パッドを
１つの電源用パッドに隣接して配置しても機能切替を行
うことができ、電源入力用パッドをレイアウト制限の少
ない方の電源用パッド近傍に配置することができ、パタ
ーンレイアウト上の自由度が向上する。
源入力用パッドの中から１つを選択し、該選択されたパ
ッドに上記電源レベルの任意の１つを供給することによ
り動作回路の機能切り換えが行われるように構成し、電
源入力パッドに隣接する電源用パッドから上記電源レベ
ルを供給するようにしたから、上記電源入力用パッドを
１つの電源用パッドに隣接して配置しても機能切替を行
うことができ、電源入力用パッドをレイアウト制限の少
ない方の電源用パッド近傍に配置することができ、パタ
ーンレイアウト上の自由度が向上する。
【０００９】
【実施例】以下、この発明の一実施例による半導体装置
を図について説明する。図１において、図３と同一符号
は同一または相当部分を示し、機能切替用パッド３ａ，
３ｂはＶcc電源用パッド１を中心にそれぞれ左右に隣接
して配置されている。また図２は機能切替信号発生回路
の一例を示し、機能切替用パッド３ａ及びパッド３ｂ後
段にはそれぞれインバータ６ａ，６ｂが設けられ、各イ
ンバータの出力が互いの入力に接続されてラッチ回路を
形成している。
を図について説明する。図１において、図３と同一符号
は同一または相当部分を示し、機能切替用パッド３ａ，
３ｂはＶcc電源用パッド１を中心にそれぞれ左右に隣接
して配置されている。また図２は機能切替信号発生回路
の一例を示し、機能切替用パッド３ａ及びパッド３ｂ後
段にはそれぞれインバータ６ａ，６ｂが設けられ、各イ
ンバータの出力が互いの入力に接続されてラッチ回路を
形成している。
【００１０】次に動作について説明する。チップ５をパ
ッケージに封止する際、機能切替用パッド３ａにＶcc電
源用パッド１をワイヤリングし、パッド３ｂを無接続
（ワイヤリングしない）にすると、機能切替回路の出力
信号７ａおよび７ｂはそれぞれ“Ｌ”および“Ｈ”とな
って出力することとなり、逆にパッド３ｂにＶcc電源用
パッド１をワイヤリングしパッド３ａを無接続（ワイヤ
リングしない）にすると、出力信号７ａおよび７ｂは
“Ｈ”および“Ｌ”となって出力される。
ッケージに封止する際、機能切替用パッド３ａにＶcc電
源用パッド１をワイヤリングし、パッド３ｂを無接続
（ワイヤリングしない）にすると、機能切替回路の出力
信号７ａおよび７ｂはそれぞれ“Ｌ”および“Ｈ”とな
って出力することとなり、逆にパッド３ｂにＶcc電源用
パッド１をワイヤリングしパッド３ａを無接続（ワイヤ
リングしない）にすると、出力信号７ａおよび７ｂは
“Ｈ”および“Ｌ”となって出力される。
【００１１】このようにパッド３ａもしくは３ｂにＶcc
電源用パッド１をワイヤリングすることにより得られる
出力信号７ａおよび７ｂの出力レベルの組合せの変化に
よりチップ５に形成された複数の回路を取捨選択して回
路の機能を切替えることができる。
電源用パッド１をワイヤリングすることにより得られる
出力信号７ａおよび７ｂの出力レベルの組合せの変化に
よりチップ５に形成された複数の回路を取捨選択して回
路の機能を切替えることができる。
【００１２】このように本実施例によれば、機能切替回
路の機能切替用パッド３ａまたは３ｂにＶcc電源用パッ
ド１をワイヤリングすることで出力信号７ａ，７ｂのレ
ベル状態を変化させるように構成し、機能切替用パッド
３ａ（３ｂ）をＶcc電源用パッド１に隣接して配置する
ようにしたから、機能切替用パッドをパッドパターンレ
イアウトの制限の少ない側の電源用パッドに隣接して配
置することができ、チップ上のパッドのレイアウトの自
由度が向上する。
路の機能切替用パッド３ａまたは３ｂにＶcc電源用パッ
ド１をワイヤリングすることで出力信号７ａ，７ｂのレ
ベル状態を変化させるように構成し、機能切替用パッド
３ａ（３ｂ）をＶcc電源用パッド１に隣接して配置する
ようにしたから、機能切替用パッドをパッドパターンレ
イアウトの制限の少ない側の電源用パッドに隣接して配
置することができ、チップ上のパッドのレイアウトの自
由度が向上する。
【００１３】なお上記実施例では、機能切替用パッド３
ａ，３ｂをＶcc電源用パッド１に隣接して配置し、Ｖcc
レベルを供給するようにしたが、機能切替用パッド３
ａ，３ｂをＧＮＤ電源用パッド２に隣接して配置し、Ｇ
ＮＤレベルを供給するようにしてもよい。
ａ，３ｂをＶcc電源用パッド１に隣接して配置し、Ｖcc
レベルを供給するようにしたが、機能切替用パッド３
ａ，３ｂをＧＮＤ電源用パッド２に隣接して配置し、Ｇ
ＮＤレベルを供給するようにしてもよい。
【００１４】また、上記実施例では、チップ５上に対向
して各パッドを配置するようにしたが、配列方向の異な
る複数の回路を同一チップ上に配置するために、チップ
の周囲にパッドを配置するようにしてもよい。
して各パッドを配置するようにしたが、配列方向の異な
る複数の回路を同一チップ上に配置するために、チップ
の周囲にパッドを配置するようにしてもよい。
【００１５】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、機能切替回路の複数の電源入力用パッドの
中から１つを選択し、該選択されたパッドに上記電源レ
ベルの任意の１つを供給することにより動作回路の機能
切り換えが行われるように構成し、電源入力パッドに隣
接する電源用パッドから上記電源レベルを供給するよう
にしたから、上記電源入力用パッドを１つの電源用パッ
ドに隣接して配置しても機能切替を行うことができ、電
源入力用パッドをレイアウト制限の少ない方の電源用パ
ッド近傍に配置することができ、レイアウト設計の自由
度が向上するという効果がある。
置によれば、機能切替回路の複数の電源入力用パッドの
中から１つを選択し、該選択されたパッドに上記電源レ
ベルの任意の１つを供給することにより動作回路の機能
切り換えが行われるように構成し、電源入力パッドに隣
接する電源用パッドから上記電源レベルを供給するよう
にしたから、上記電源入力用パッドを１つの電源用パッ
ドに隣接して配置しても機能切替を行うことができ、電
源入力用パッドをレイアウト制限の少ない方の電源用パ
ッド近傍に配置することができ、レイアウト設計の自由
度が向上するという効果がある。
【図１】この発明の一実施例による半導体装置の概略構
成図。
成図。
【図２】この発明の一実施例による半導体装置の機能切
替回路の一例を示す図である。
替回路の一例を示す図である。
【図３】従来の半導体装置の概略構成図。
【図４】従来の半導体装置の機能切替回路の一例を示す
図である。
図である。
１ Ｖccパッド ２ ＧＮＤパッド ３ａ 機能切替用パッド ３ｂ 機能切替用パッド ４ Ｉ／Ｏピン用パッド ５ ＩＣチップ ６ インバータ ７ａ 機能切替信号 ７ｂ 機能切替信号
Claims (1)
- 【請求項１】 同一半導体基板上に形成された動作回路
と、上記基板上に配置され、それぞれ異なる電源レベル
を供給するための複数の電源用パッドと、複数の電源入
力パッドを有し、所定の電源レベルを受けて上記動作回
路の機能を電源レベルに応じた機能に切り換える機能切
替回路とを備え、上記電源用パッドと上記電源入力パッ
ドとをワイヤリングにより接続して上記機能の切り換え
を行う半導体装置において、 上記機能切替回路を、 与えられる電源レベルと、該回路の選択された電源入力
パッドとに応じて上記動作回路に所定の機能切り換え動
作を行わせるように構成し、 上記機能切替回路の電源入力パッドに隣接する電源用パ
ッドから上記電源レベルを供給するようにしたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653391A JPH05121479A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653391A JPH05121479A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121479A true JPH05121479A (ja) | 1993-05-18 |
Family
ID=17958180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30653391A Pending JPH05121479A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143793A (ja) * | 2015-02-03 | 2016-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-10-25 JP JP30653391A patent/JPH05121479A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143793A (ja) * | 2015-02-03 | 2016-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030046715A (ko) | 반도체 집적 회로 장치 및 그것을 구비한 모듈 | |
| KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
| JP2000216327A (ja) | メモリパッケ―ジ | |
| JPH04199742A (ja) | マルチチップモジュール | |
| JPH05121479A (ja) | 半導体装置 | |
| JPH11317419A (ja) | 半導体装置 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| KR100416920B1 (ko) | 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 | |
| KR100481184B1 (ko) | 반도체 메모리 집적회로 | |
| JP2000022072A (ja) | マルチチップモジュール | |
| US5274280A (en) | Semiconductor integrated circuit device having separate supply voltages for the logic stage and output stage | |
| US6936911B1 (en) | Semiconductor integrated circuit device | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH0364046A (ja) | 半導体装置 | |
| JPH04127545A (ja) | 半導体集積回路装置 | |
| KR20040003773A (ko) | 반도체 메모리장치의 동작전압 모드 선택회로 및 그 방법 | |
| JPH01316948A (ja) | 半導体集積回路 | |
| JPH03147351A (ja) | 集積回路パッケージ | |
| JPH0324763A (ja) | マスタスライス方式集積回路装置の形成方法 | |
| JP2004037254A (ja) | スキャンテスト装置 | |
| JP2532103Y2 (ja) | 半導体集積回路装置 | |
| KR20030041071A (ko) | 정렬 패드로서 본딩 패드를 사용하는 반도체 집적 회로 장치 | |
| KR100254564B1 (ko) | 반도체 장치 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPS6089955A (ja) | 半導体装置 |