KR100416920B1 - 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 - Google Patents

본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 Download PDF

Info

Publication number
KR100416920B1
KR100416920B1 KR1019960015138A KR19960015138A KR100416920B1 KR 100416920 B1 KR100416920 B1 KR 100416920B1 KR 1019960015138 A KR1019960015138 A KR 1019960015138A KR 19960015138 A KR19960015138 A KR 19960015138A KR 100416920 B1 KR100416920 B1 KR 100416920B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
bonding pad
bonding
circuit
bonding pads
Prior art date
Application number
KR1019960015138A
Other languages
English (en)
Other versions
KR960043146A (ko
Inventor
시. 파리스 미카엘
브이. 콜도바 미카엘
Original Assignee
니폰 펀더리 가부시키가이샤
유나이티드 메모리스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 펀더리 가부시키가이샤, 유나이티드 메모리스 인코포레이티드 filed Critical 니폰 펀더리 가부시키가이샤
Publication of KR960043146A publication Critical patent/KR960043146A/ko
Application granted granted Critical
Publication of KR100416920B1 publication Critical patent/KR100416920B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

제조비용 및 사이즈를 줄일 수 있는 집적회로를 제공한다. 집적회로는 제1 및 제2본딩패드들, 래치회로, 및 전압리드를 가진다. 전압리드를 제1 또는 제2본딩패드들에 사용하여, 집적회로의 내부회로의 상이한 구성들을 선택한다. 이런 선택은 제1 및 제2본딩패드 중간에 결합된 래치회로가, 제1본딩패드에서 검출되는 반응전압을 반전할 수 있기 때문에 이루어진다.

Description

본딩패드옵션을 구비한 집적회로 및 본딩패드옵션을 실행하는 방법{Integrated circuit having bonding pade option and Method for performing bonding pad option}
본 발명은 집적회로장치, 특히 동일한 집적회로장치에서 상이한 기능들을 선택할 수 있는 집적회로장치의 개량구조에 관한 것이다.
제조자는, 통상, 단일의 집적회로가 몇 가지 상이한 기능제품의 하나로써 구성가능하도록, 집적회로를 제작하고 있다. 예를 들면, 단일의 집적회로가 단일의 출력을 가지거나 혹은 4개의 출력을 가지도록 구성된다. 편의상, 이와 같은 집적회로를 이하에서는 다중구성가능 집적회로라 부른다.
여러 종류의 다른 기능을 가진 제품으로 변경가능하도록 집적회로를 제조함으로써, 제조자는 많은 이익을 누릴 수 있다. 다중구성가능 집적회로는, 적응성이 크기 때문에, 소비자의 설계요구에 합치시키는 것이 가능하게 된다. 또, 단일의 다중구성가능한 집적회로를 제조함으로써, 각각의 기능의 제품을 하나하나 제조할 때에 중복되게 될 공정 중 몇 개를 줄일 수 있기 때문에, 가공 및 제조비용을 삭감시킬 수 있다. 다중구성가능 집적회로는 또한, 소비자의 다양한 요구에 합치가능하기 때문에, 기능적으로 상이한 집적회로의 래티클세트를 다수 준비하여 막대한 재고를떠맡고 있을 필요가 적어진다.
다중구성의 집적회로를 제조하는 한가지 방법으로서, 웨이퍼제조의 마스크단계에서 마스크층의 하나를 변경하는 방법이 있다. 보통은, 마지막으로 적용되는 층이 변경된다. 마지막의 층을 사용하는 것은 두 가지의 장점이 있다. 우선, 마지막층을 사용함으로써, 제조자는 주어진 기능제품을 만들 때에, 상당한 융통성을 가지게 된다. 두 번째로, 마지막 층을 사용함으로써, 제조자는 몇 개의 상이한 제품에 공통층을 이용할 수 있기 때문에, 가공비용을 감소시킬 수 있다. 최근의 CMOS프로세스에 있어서, 25개나 되는 상이한 층으로 만들어지는 집적회로의 비용은, 다수의 상이한 기능의 제품에 적용함으로써, 이 방법에 의해 상각 가능하다.
다중구성가능 집적회로를 제조하는 제2의 방법은, 패키징하는 중에, 집적회로에 대한 리드프레임의 본딩을 변경하는 것이다. 이 제2의 선택, 즉 본딩패드옵션은, 앞서 설명한 마스크옵션보다도 큰 비용삭감 및 융통성이 도모된다. 이 같은 큰비용삭감이 도모될 수 있는 것은, 같은 마스크를 몇 개의 다른 제품에 대하여 사용할 수 있기 때문이다. 또, 주어진 기능제품에 단위체(item)를 구성하기 위한 결정을 제조프로세스 후까지 늦출 수 있기 때문에, 본명패드옵션에서는 보다 큰 응통성을 확보할 수 있다.
제 5도와 제 6도는, 종래기술의 본명패드옵션 다중구성가능 집적회로를 나타내고 있다. 제 5도와 제 6도는 내부회로(20)를 가지는 집적회로(10)를 도시한 것이다. 복수의 본딩패드(40)가 집적회로(10)의 주위를 따라 배치되어 있다. 본딩패드(40)는, 복수의 리드(30)로 구성된 리드프레임이 집적회로(10)에 접속될수 있는 부착장소로서 기능한다.
리드(30)를 소정의 본딩패드(40)에 부착함으로써, 집적회로(10)의 내부회로(20)는 기능제품 A 또는 기능제품 B중 어느 하나로서 기능할 수 있다. 기능제품 A를 선택하기 위해서는, 예를 들면, 제 5도에 도시된 바와 같이, 옵션에 사용될 리드(31)는, 실장공정 동안에 도전성라인(21)을 거쳐 내부회로(20)에 접속된 본딩패드(43)에 접속된다. 동작 중, 리드(31)는 전원전압(Vcc)에 있게 되고, 따라서, 라인(21)은 Vcc로 유지된다. 또한, 일 예로서, 기능제품 B를 선택하기 위해서는, 제 6도에 도시된 바와 같이, 리드(33)는 실장공정 동안에, 본딩패드(49)에 접속된다. 따라서, 집적회로(10)의 동작 중, 리드(33)는 접지전압(Vss)에 있게 된다.
그러나, 이러한 종래기술에 있어서 많은 집적회로에서는, 제 5도와 제 6도와 같은 회로에서, 리드(31, 33)는 집적회로(10)의 서로 반대측에 위치한다. 그 결과, 기능제품 A 또는 B를 선택하기 위해서는, 전도성라인(60)은 Vcc 또는 Vss중 어느 쪽이 리드들(31 및 33) 및 본딩패드들(43 및 49)을 통하여 내부회로(20)에 각각 수신되도록 기판상에 레이아웃되지 않으면 안 된다(물론, 내부회로(20)에 전력을 공급하기 위해서 바람직하게는 다른 전용의 Vcc 및 Vss 접속을 거쳐, 통상의 Vcc 및 Vss의 전력공급도 제공된다.)
또한, Vcc 혹은 Vss중 어느 하나를 회로(20)에 연결하기 위한 별도의 도전성라인(60)을 필요로 하기 때문에, 이 본딩패드옵션이 큰 문제를 일으킨다. 집적회로(10)의 전체 길이를 가로지르는 도전성라인(60)의 경로를 결정함으로써, 라인(60)을 배치하기 위한 별도의 영역을 필요로 한다. 그리고, 이와 같은 별도의영역이 필요하게 됨으로써, 집적회로(10) 전체 사이즈가 증가하게 된다.
따라서, 본 발명의 목적은, 집적회로에 대한 제조비용 및 필요로 하는 사이즈를 저감시키는 데 있다.
본 발명의 제 2의 목적은, 집적회로를 다른 기능제품으로 구성하기 위한 회로를 집적회로의 제한된 영역에 구성하는 데 있다.
제 1도는 집적회로의 내부회로를 제 1기능모드로 구성하기 위해 선택된 본 발명에 따른 본딩패드옵션의 제 1 바람직한 실시형태의 설명도,
제 2도는 제 1도에 도시된 실시형태에서 집적회로의 내부회로가 제 2기능모드로 사용될 경우의 설명도,
제 3도는 집적회로의 내부회로를 제 1기능모드로 하기 위해 선택된 본 발명에 따른 본딩패드옵션의 제 2의 바람직한 실시형태의 설명도,
제 4도는 제 3도에 도시된 실시형태에서 집적회로의 내부회로를 제 2기능모드로 구성하는 방법의 설명도,
제 5도는 집적회로의 내부회로를 제 1기능모드로 하기 위해 선택되는 종래기술의 본딩패드옵션의 설명도,
제 6도는 동일 집적회로의 동일 내부회로를 제 2모드로 구성하기 위해 선택되는 종래기술의 본딩패드옵션의 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 집적회로
20 : 내부회로
30, 31, 33 : 리드
40, 41, 43, 47, 49 : 본딩패드
30 : 래치회로
본 발명의 목적을 달성하기 위한 집적회로들을 위한 본딩패드옵션은, 청구항1의 리드프레임을 포함하는 복수의 리드들 중의 하나인 전압리드, 국한된 영역에 위치된 제1본딩패드 및 국한된 영역에 위치되며 집적회로장치의 내부회로에 접속된 제2본딩패드, 및 제1 및 제2본딩패드들에 접속되고, 제1 및 제2본딩패드들과 함께 국한된 영역에 위치되는 제1 및 제2단자들을 구비한 래치회로를 포함하고, 전압리드를 제1본딩패드에 접속하여 집적회로장치의 내부회로를 제1기능모드로 구성하고, 전압리드를 제2본딩패드에 접속하여 집적회로장치의 내부회로를 제2기능모드로 구성하는 반면에 국한된 영역에서 전압리드, 제1 및 제2본딩패드들 및 래치회로가 유지된다.
본 발명의 특징에 따라 구성된 집적회로는, 어느 하나의 전압리드에 접속된 제 1 및 제 2본딩패드를 가지고 있다. 바람직하게는, 한쌍의 교차접속된 인버터 혹은 래치로 이루어진 회로는, 제 1 및 제 2본딩패드 사이에 접속되어 있다. 이 회로는, 제 1본딩패드에 인가된 전압을 반전시켜 제 2본딩패드에 신호를 공급하도록 구성되어 있다. 그리하여, 집적회로는 그 제 1본딩패드에 전압 리드를 접속하며, 그 내부회로를 제 1기능모드로 구성한다. 한편, 제 2본딩패드에 전압리드를 접속하여, 집적회로의 내부회로를 제 2기능모드로 배열한다.
또한, 본 발명의 특징에 따라 집적회로에 대한 본딩패드옵션을 실행하기 위한 방법은, 내부회로와, 그 중 두 개가 제 1 및 제 2본딩패드로 구성되는 복수의 본딩패드를 가지는 집적회로를 준비하는 단계를 포함하고 있다. 본 방법은 또한, 제1전력공급전압원을 상기 본딩패드의 선택된 하나에 접속하고, 또 하나의 상기 본딩패드로 부터의 전압을 다른 본딩패드에 국부적으로 반전시키는 것을 포함하고 있다. 마지막으로, 본 방법은, 상기 제 1전력공급전압 혹은 제 2전력공급전압의 선택에 따라 상기 본딩패드중 하나를 상기 내부회로의 일부에 결합하는 것을 포함하고 있다.
이하에서, 본 발명이 바람직한 실시형태를 첨부 도면들을 참조하여 설명한다. 이 도면들에서, 종래기술과 같은 구성요소에는 동일한 참조부호가 표기되어 있다.
제 1도와 제 2도는, 본 발명의 제 1의 바람직한 실시형태에 따른, 내부회로(20)와 복수의 리드(30)를 구비한 집적회로(10)를 나타내고 있다. 집적회로(10)의 주위를 따라, 집적회로(10)의 내부회로(20)를 복수의 리드(30)로 구성되는 리드프레임에 접속하기 위한 복수의 본딩패드(40)들이 있다. 이 본딩패드들(40)은, 이하에서 언급하는 본딩패드들(41, 43, 47 및 49)(47, 49는 제 3도, 제 4도를 참조)을 포함한다. 집적회로(10)는 메모리칩, 프로세서칩, 혹은 다른 형식의 집적회로를 포함한다. 일반적으로, 집적회로(10)는 기판을 포함하고 있다. 이 기판은 통상은 실리콘을 사용하고 있지만, 다른 재료도 사용 가능하다. 또한, 집적회로(10)의 실질적인 내용은 본 발명의 범주 내에서 가변가능하다.
본딩패드(40)에 접속할 수 있는 리드(30)내에서 두 개의 리드, 즉, 리드들(31 및 33)이 본딩패드옵션(본딩옵션을 선택하는 기능)을 위해 사용된다. 동작 중에, 리드(31)는 Vcc전압원에 접속된다. 대조적으로, 동작 중에, 리드(33)는 Vss전압원에 접속된다. 이 전압원들은 Vcc 혹은 Vss를 위한 특별한 핀이거나 혹은 집적회로내의 Vcc 혹은 VSS전력공급부, 혹은 다른 소스들이다.
바람직하게는, 제 1도 및 제 2도에 도시된 바와 같이, 래치회로(50)의 한쪽단자(제 1단자)가 본딩패드(41)(제 2본딩패드)에, 그리고 다른 쪽의 단자(제 2단자)가 본딩패드(43)(제 1본딩패드)에 접속된다. 바람직하게는, 본딩패드(43)는 래치회로(50)뿐만 아니라, 라인(21)을 거쳐 집적회로(10)의 내부회로(20)에도 유사하게 접속된다. 본딩패드(41) 또는 본딩패드(43)중 어느 하나는 집적회로(10)의 패키징 동안에 Vcc의 리드(31)에 접속된다. 집적회로(10)를 실장하는 동안, Vcc의 리드(31)를 본딩패드(41, 43) 둘 모두에 직접 부착하거나, 혹은 접속하지 않고 어느 일방을 선택한다.
래치회로(50)는 본딩패드들 중의 하나에 인가되는 전압을 제어하는 회로를 구성한다. 이것은 바람직하게는 적어도 하나의 인버터로 구성되지만, 보다 바람직하게는 한 쌍의 교차접속된 인버터 흑은 NOT게이트들(51 및 53)(제 1인버터 및 제 2인버터)로 구성된다. 인버터들(51 및 53)은 이 기술분야에서는 공지된 것이다. 본발명의 제 1 바람직한 실시형태에 의하면, 인버터(51)는 그 출력이 본딩패드(43)에 접속됨과 동시에 그 입력이 본딩패드(41)에 접속된다. 인버터(53)는 그 입력과 출력이 각각 본딩패드들(43 및 41)에 접속되어 있다.
동작 시에는, Vcc의 리드(31)는 (예를 들면, 와이어본딩에 의해) 본딩패드(41) 혹은 본딩패드(43)중 선택된 어느 하나에 접속된다. 이에 의하여, 본 실시형태에서는, 리드들(30)의 수는 본딩패드(40)의 수보다도 적어지고, 하나 또는 그 이상의 본딩패드가 리드에 접속되지 않은 상태로 된다. 다른 실시형태에 있어서는, 모든 본딩패드를 선택적으로 사용할 수 있다. 제 1도에 도시된 바와 같이, Vcc의 리드(31)가 본딩패드(43)에 부착된 경우에는, 내부회로(20)는 Vcc의 입력에 따라 구성된다(제 1기능모드).
제 2도에 도시된 바와 같이, Vcc의 리드(31)가 본딩패드(43)가 아닌 본딩패드(41)에 설치된 경우에는, 내부회로(20)는 Vss의 입력에 따라 다음과 같이 구성된다(제 2기능모드). Vcc의 리드(31)가 본딩패드(41)에 부착되면, 래치회로(50)는 본딩패드(41)의 전압(Vcc)을 검지한다. 본딩패드(41)에서의 전압Vcc에 응답하여, 래치회로(50)는 본딩패드(43)에 반전된 전압(Vss)을 공급한다. 본딩패드(43)가 라인(21)을 거쳐 내부회로(20)에 접속되어 있기 때문에, 본딩패드(41)에 인가되어 있는 전압이 Vcc이더라도, 내부회로(20)는 Vss의 입력전압이 인가된다.
또한, 본딩패드들(41 및 43)은, 여기에서는 어느 하나에 Vcc가 공급되는 본딩패드옵션으로서 사용된다. 바람직하게는, 본딩패드들(40) 중의 다른 하나에는 Vcc가 공급되고, 또 다른 하나에는 Vss가 공급된다. 바람직하게는, 집적회로(10)는집적회로(10)의 주위의 전체 또는 일부에 Vcc버스를 가지고 있고, 이러한 Vcc버스는 전용의 Vcc 본딩패드에 접속된다. 또한, 대응하여, 집적회로(10)는 마찬가지로 집적회로(10)의 주위의 전체 또는 일부에 Vss버스를 포함하고 있고, 또 이러한 Vss버스는 전용의 Vss본딩패드에 접속된다. 전용의 Vcc 및 Vss본딩패드들은 Vcc 및 Vss입력핀들 혹은 집적회로(10)에 전력을 공급하는 다른 수단에 접속된다. 바람직하게는, 래치(50)는 그 전력을 Vcc 및 Vss버스로부터 공급하는 것이 좋다.
래치회로(50)를 사용하는 것은 종래기술에 비하여 많은 장점이 있다. 장점중 하나는, 래치회로(50)는, 종래기술의 본딩패드옵션에 사용되는 도전성라인(60)을 이용한 경우에 비하여, 면적이 훨씬 작아지게 한다는 것이다. 더욱이 래치회로(50)는 일정한 입력전압으로 동작하고 있고, 그 출력전압이 본딩 후에도 변하지 않기 때문에, 래치회로(50)의 사이즈를 실질적으로 작게 할 수 있다.
또한, 래치회로(50)는 Vss의 리드(33)와 함께 사용될 수 있다.
본 발명의 제 2의 바람직한 실시형태에 따라, 제 3도와 제 4도에는 집적회로(10)와, 동작 중에 Vss로 설정되는(에 접속되는) Vss의 리드가 도시되어 있다. 상기한 방법과 마찬가지로, 제 1본딩패드(47)와 제 2본딩패드(49)가 래치회로(55)의 각 측에 접속되어 있다 본딩패드(49)는 또한, 라인(21)을 거쳐 집적회로(10)의 내부회로(20)에 접속되어 있다. Vss의 리드(33)는 본딩패드(47) 또는 본딩패드(49)중 어느 하나에 접속될 수 있지만, 동시에 양쪽의 패드에는 접속될 수는 없다. 래치회로(55)는 바람직하게는, 도시된 바와 같이 접속된 두 개의 교차접속된 인버터들(57 및 59)을 포함하고 있다.
제조의 실장단계에서, Vss의 리드(33)는 와이어본딩 등에 의하여 본딩패드(47) 혹은 본딩패드(49)중 어느 하나에 접속된다. 제 3도에 도시된 바와 같이, Vss의 리드(33)가 본딩패드(47)에 접속된 경우에는, 집적회로(10)의 내부회로(20)는 Vcc의 입력에 따라 제 1기능모드로 구성된다. 이와 같은 구성은 래치회로(55)가 본딩패드(47)에 공급되는 전압을 반전함으로써 일어나고, Vcc의 전압이 본딩패드(49)와 라인(21)을 거쳐 내부회로(20)에 공급된다.
한편, 제 4도에 도시된 바와 같이, Vss의 리드(33)가 본딩패드(49)에 접속된 경우에는, 내부회로(20)는 Vss의 입력전압에 따라 제 2기능모드로 구성된다. 이 기능모드는, 본 발명의 제 1실시형태에서 Vcc의 리드(31)를 본딩패드(41)에 접속함으로써 생성된 모드에 대응한다.
상기한 실시형태들의 경우, 본딩패드옵션에 따라, 제조자 또는 조립자는, 하나의 실시형태에 있어서는 어느 본딩패드(40)를 Vcc소스에 접속할 것인가, 또 다른 실시형태에 있어서는 어느 본딩패드(40)를 Vss소스에 접속할 것인가를 적당하게 선택할 수 있도록 되어 있다. Vcc 혹은 Vss소스는 예를 들면, 핀으로의 리드 또는 와이어이지만, 전용의 Vcc패드 혹은 핀, 혹은 전용의 Vss패드 혹은 핀이어도 좋다. 어느 경우라도, 부분적으로 래치회로를 마련하거나, 혹은 반전회로를 사용함으로써, 본딩패드옵션을 행하기 위해 필요로 하고, 공간을 점하며 방해가 되는 도전성라인(60)을 생략할 수 있다.
집적회로(10)의 내부회로는 Vcc 혹은 Vss 옵션신호를 수신하고, 또한 이에 의해 제조자가 정한 바와 같이 구성된다. 예를 들면, 본딩옵션은, 집적회로(10)가메모리인 경우에는, 1×4(1-by-4), 4×8(4-by-8), 8×16(8-by-16) 등이든가, 혹은 모든 리프레쉬에 2k 또는 4k사이클을 사용하든가, 또는 제조자(혹은 최종소비자)가 원하는 다른 옵션을 선택하기 위하여 사용된다.
이상, 본 발명의 실시형태들 설명하였으나, 본 발명은 이것들에 의하여 한정되는 것은 아니다. 예시적인 실시형태, 혹은 다른 실시형태의 다양한 변경은, 본 발명의 기재를 참조하여 당업자에게는 자명한 것이다. 본 발명은 청구범위에 기재된 것이다.
본 발명에 따르면, 부분적으로 래치회로를 마련하거나, 혹은 반전회로를 사용함으로써, 본딩패드옵션을 행하기 위해 필요로 하고, 공간을 점하며 방해가 되는 도전성라인을 생략할 수 있다. 따라서, 집적회로에 대한 제조비용 및 필요로 하는 사이즈를 저감시킬 수 있으며, 집적회로를 다른 기능제품으로 구성하기 위한 회로를 집적회로의 제한된 영역에 구성할 수 있다.

Claims (9)

  1. 내부회로를 구비한 집적회로장치에 있어서,
    리드프레임을 포함하는 복수의 리드들 중의 하나인 전압리드;
    국한된 영역에 위치된 제1본딩패드 및 상기 국한된 영역에 위치되며 집적회로장치의 내부회로에 접속된 제2본딩패드; 및
    상기 제1 및 제2본딩패드들에 접속되고, 제1 및 제2본딩패드들과 함께 국한된 영역에 위치되는 제1 및 제2단자들을 구비한 래치회로를 포함하고,
    상기 전압리드, 상기 제1 및 제2본딩패드들 및 상기 래치회로를 상기 국한된 영역에 위치시키면서, 상기 전압리드를 상기 제1본딩패드에 접속하여 집적회로장치의 내부회로를 제1기능모드로 구성하고, 상기 전압리드를 상기 제2본딩패드에 접속하여 집적회로장치의 내부회로를 제2기능모드로 구성하는 집적회로장치.
  2. 제 1항에 있어서, 상기 전압리드는 Vcc에 대응하는 집적회로장치.
  3. 제 1항에 있어서, 상기 전압리드는 Vss에 대응하는 집적회로장치.
  4. 제 1항에 있어서, 상기 래치회로는 인버터를 구비한 집적회로장치.
  5. 제 4항에 있어서, 인버터의 제1단자는 제1본딩패드에 연결되고, 인버터의제2단자에는 제2본딩패드가 연결되며 제1본딩패드에 가해지는 전압의 반전 신호가 제공되는 집적회로장치.
  6. 제 1항에 있어서, 제1 및 제2인버터들을 가진 주변래치회로를 포함하며, 제1인버터는 제1 및 제2본딩패드들에 접속되고, 제2인버터는 제1인버터에 대한 반대 극성으로 제1 및 제2본딩패드들에 접속된 집적회로장치.
  7. 내부회로를 가진 집적회로장치에 있어서,
    리드프레임을 포함하는 복수의 리드들 중의 하나인 전압리드;
    제1 및 제2본딩패드들 중의 하나가 집적회로장치의 내부회로에 연결되며 서로 인접한 제1 및 제2본딩패드들; 및
    적어도 한 개의 인버터를 구비하며, 상기 제1 및 제2본딩패드들에 각각 연결되고 제1 및 제2본딩패드들과 함께 국한된 영역에 위치되는 제1 및 제2단자들을 가지는 래치회로를 포함하고,
    상기 본딩패드들 중의 하나가 상기 전압리드에 연결되고 상기 다른 본딩패드가 상기 리드에 연결되지 않을 때, 상기 본딩패드들 및 상기 래치회로는 집적회로장치의 내부회로에 Vcc의 전압을 공급하도록 구성되며,
    상기 다른 본딩패드가 상기 전압리드에 선택적으로 연결되고 상기 하나의 본 딩패드가 상기 전압리드에 연결되지 않을 때, 상기 본딩패드들 및 상기 래치회로는 집적회로장치의 내부회로에 Vss의 전압을 공급하도록 구성되며 상기 국한된 영역에서 상기 전압리드, 상기 제1 및 제2본딩패드들 및 상기 래치회로가 유지되는 집적회로장치.
  8. 집적회로를 조립하는 방법에서, 집적회로에 대한 패키징본딩모드선택을 실행하는 방법에 있어서,
    내부회로와 두 개의 본딩패드가 모드선택본딩을 위해 국한된 영역에 위치된 복수의 본딩패드들을 제공하는 단계; 및
    상기 전원전압원을 리드프레임에서부터 상기 국한된 영역에 있는 상기 모드 선택본딩패드들 중의 선택된 하나에 연결하는 단계를 포함하며,
    상기 집적회로는 하나의 상기 모드선택본딩패드로부터 다른 모드선택본딩패드로 전원전압을 국한적으로(locally) 반전하기 위한 회로를 포함하고,
    상기 집적회로는 상기 모드선택본딩패드들 중의 하나를 상기 내부회로의 부분들에 연결하기 위한 접속부를 포함하여,
    조립방법이 어떤 모드선택본딩패드가 전원전압원에 접속되었는지에 따라 집적회로 동작의 제1 및 제2모드들 중에서 선택하게 함으로써, 국한적으로 반전하기 위한 회로에 의해 상기 전원전압이 반전되었는지를 결정하게 하는 방법.
  9. 패키지본딩모드선택회로를 갖는 집적회로를 작동시키는 방법에 있어서,
    내부회로 및 복수의 본딩패드들을 갖는 집적회로로서, 상기 본딩패드들 중의 제1본딩패드는 상기 본딩패드들 중의 제2본딩패드에 인접하고, 상기 제2본딩패드는집적회로의 내부회로에 접속된 집적회로를 위한 전압리드에 전원전압을 인가하는 단계;
    상기 집적회로가 상기 전압리드 및 상기 전원공급전압을 국한된 영역에 있는 상기 모드선택본딩패드들 중의 선택된 하나에 접속시키는 단계;
    상기 집적회로가, 상기 제1본딩패드는 상기 전압리드에 접속되고 상기 제2본딩패드는 상기 전압리드에 접속되지 않으면, 상기 제1본딩패드로부터 상기 제2본딩패드로의 전원전압을 국한적으로 반전시키고, 상기 반전된 전원전압을 상기 제2본딩패드로부터 집적회로장치의 내부회로로 공급하는 단계; 및
    상기 집적회로가, 상기 제2본딩패드는 상기 전압리드에 접속되고 상기 제1본딩패드는 상기 전압리드에 접속되지 않으면, 상기 제2본딩패드로부터 집적회로장치의 내부회로로 상기 전원전압을 공급하는 단계를 포함하는 방법.
KR1019960015138A 1995-05-09 1996-05-08 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 KR100416920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/437,811 1995-05-09
US08/437,811 US5698903A (en) 1995-05-09 1995-05-09 Bond pad option for integrated circuits

Publications (2)

Publication Number Publication Date
KR960043146A KR960043146A (ko) 1996-12-23
KR100416920B1 true KR100416920B1 (ko) 2004-05-14

Family

ID=23737988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015138A KR100416920B1 (ko) 1995-05-09 1996-05-08 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법

Country Status (5)

Country Link
US (2) US5698903A (ko)
EP (1) EP0742589B1 (ko)
JP (1) JPH08306734A (ko)
KR (1) KR100416920B1 (ko)
DE (1) DE69610737T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885213B2 (ja) * 1997-01-23 1999-04-19 日本電気株式会社 半導体集積回路
US6351040B1 (en) 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
JP2994326B2 (ja) * 1998-04-27 1999-12-27 日本電気アイシーマイコンシステム株式会社 半導体装置
ATE315297T1 (de) * 1998-07-21 2006-02-15 Tachyon Inc Verfahren und gerät für mehrfachzugriff in einem kommunikationssystem
US6246107B1 (en) 1999-07-07 2001-06-12 Philips Semiconductors, Inc. Semiconductor device arrangement having configuration via adjacent bond pad coding
US6478212B1 (en) 2001-01-16 2002-11-12 International Business Machines Corporation Bond pad structure and method for reduced downward force wirebonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985641A (en) * 1988-05-07 1991-01-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having selectable operational functions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2215512A (en) * 1988-02-24 1989-09-20 Stc Plc Semiconductor integrated circuits
US5285069A (en) * 1990-11-21 1994-02-08 Ricoh Company, Ltd. Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit
US5303180A (en) * 1991-08-29 1994-04-12 Texas Instruments Incorporated Pin programmable dram that allows customer to program option desired

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985641A (en) * 1988-05-07 1991-01-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having selectable operational functions

Also Published As

Publication number Publication date
US5763298A (en) 1998-06-09
DE69610737T2 (de) 2001-05-23
KR960043146A (ko) 1996-12-23
US5698903A (en) 1997-12-16
DE69610737D1 (de) 2000-11-30
JPH08306734A (ja) 1996-11-22
EP0742589A1 (en) 1996-11-13
EP0742589B1 (en) 2000-10-25

Similar Documents

Publication Publication Date Title
US5889334A (en) Semiconductor integrated circuit and fabrication method therefor
KR100416920B1 (ko) 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법
KR19980079460A (ko) 반도체 장치
JPH10126014A (ja) 回路基板
US6107874A (en) Semiconductor integrated circuit device produced from master slice and having operation mode easily changeable after selection on master slice
US6886076B1 (en) Semiconductor integrated circuit device having connection pads for superposing expansion memory
JP2005516417A (ja) プログラム可能な電子処理装置用のマウント
JPH11317419A (ja) 半導体装置
KR100221415B1 (ko) 신호처리장치
JPH02267947A (ja) 半導体装置
JP3782211B2 (ja) 電子回路装置
JPH05343525A (ja) 半導体集積回路
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
JPH01293647A (ja) 半導体装置
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
JPS6380622A (ja) 半導体集積回路装置
JPH11274395A (ja) 半導体パッケ−ジ
US20080003714A1 (en) Chip-packaging with bonding options connected to a package substrate
KR100282994B1 (ko) 기능회로를구비한반도체집적회로장치
JP2977138B2 (ja) 半導体装置
JPH09148545A (ja) 半導体装置
JP2740374B2 (ja) 半導体集積回路装置
US20090153187A1 (en) Monolithically integrated interface circuit
JPH03228351A (ja) 半導体装置
JPH04299565A (ja) Ｉｃチップ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee