JPH02170444A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH02170444A JPH02170444A JP32402788A JP32402788A JPH02170444A JP H02170444 A JPH02170444 A JP H02170444A JP 32402788 A JP32402788 A JP 32402788A JP 32402788 A JP32402788 A JP 32402788A JP H02170444 A JPH02170444 A JP H02170444A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- bumps
- bump
- electrode part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体素子の実装方法に関するものである。
［従来の技術］
バンプを介して半導体素子と基板を接続するギヤングボ
ンディング法としては、熱圧着法や加圧圧接法が知られ
ている。第３図は熱圧着法の一例を示すもので、基板ｌ
上に形成された導体パターン２と半導体素子３に形成さ
れたバンプ４とを熱圧着により接合するのであるが、か
かる実装においては、バンプ４の高さが均一であること
、半導体素子３に加える荷重が適当であること、及び加
熱温度が適当であることが要求されるが、これらの整合
をとることは非常に困雌であるという欠点を有する。こ
の為、精密なボングーを必要とし、設備費が高くなると
いう欠点があった。
ンディング法としては、熱圧着法や加圧圧接法が知られ
ている。第３図は熱圧着法の一例を示すもので、基板ｌ
上に形成された導体パターン２と半導体素子３に形成さ
れたバンプ４とを熱圧着により接合するのであるが、か
かる実装においては、バンプ４の高さが均一であること
、半導体素子３に加える荷重が適当であること、及び加
熱温度が適当であることが要求されるが、これらの整合
をとることは非常に困雌であるという欠点を有する。こ
の為、精密なボングーを必要とし、設備費が高くなると
いう欠点があった。
また、ＴＡＢ （テープ・オートメーテツド・ボンディ
ング）技術に見られるように電気的、機械的コンタクト
を得やすくするため、第４図に示すようにフィルムリー
ド７を用い、前述の整合性の向上を図っている。さらに
、上述の如き従来例においては、バンプ４と半導体素子
３及びバンプ４と導体パターン２はそれぞれ金属的に結
合されているため、基板１と半導体素子３の膨張差によ
る応力を吸収できず、従って、ヒートサイクルのような
熱ストレスによりクラック等が入り信頼性に欠けるとい
う欠点があった。
ング）技術に見られるように電気的、機械的コンタクト
を得やすくするため、第４図に示すようにフィルムリー
ド７を用い、前述の整合性の向上を図っている。さらに
、上述の如き従来例においては、バンプ４と半導体素子
３及びバンプ４と導体パターン２はそれぞれ金属的に結
合されているため、基板１と半導体素子３の膨張差によ
る応力を吸収できず、従って、ヒートサイクルのような
熱ストレスによりクラック等が入り信頼性に欠けるとい
う欠点があった。
［発明が解決しようとする課題］
本発明は上記欠点に鑑みなされたもので、その目的とす
るところは、半導体素子と基板との電気的コンタクトの
向上を図ると共に、熱圧着工程が簡易な実装方法を提供
するにある。
るところは、半導体素子と基板との電気的コンタクトの
向上を図ると共に、熱圧着工程が簡易な実装方法を提供
するにある。
［課題を解決するための手段］
本発明は上記課題を解決するため、半導体素子と、表面
に導体パターンが形成された基板とを、半導体素子に形
成したバンプを介して接合して成る半導体素子の実装に
おいて、前記バンプに対応する基板側の電極部を開口端
が幅広の傾斜面を有する凹状に形成すると共に、前記電
極部に前記バンプを位置決めし、半導体素子に荷重を加
えると共に加熱し、半導体素子と基板とをバンプを介し
て接合したことを特徴とする。
に導体パターンが形成された基板とを、半導体素子に形
成したバンプを介して接合して成る半導体素子の実装に
おいて、前記バンプに対応する基板側の電極部を開口端
が幅広の傾斜面を有する凹状に形成すると共に、前記電
極部に前記バンプを位置決めし、半導体素子に荷重を加
えると共に加熱し、半導体素子と基板とをバンプを介し
て接合したことを特徴とする。
［実施例］
第１図は本発明の一実施例を示すもので、■は表面に導
体パターン２が形成された基板で、プラスチック、酸化
物セラミック、シリコン系材料等より成り、表面には後
述の電極部５が形成される位置に開口端が幅広の凹溝６
が形成されている。
体パターン２が形成された基板で、プラスチック、酸化
物セラミック、シリコン系材料等より成り、表面には後
述の電極部５が形成される位置に開口端が幅広の凹溝６
が形成されている。
３は前記基板１に搭載される半導体素子で、その表面の
所定位置にはバンプ４が形成されている。
所定位置にはバンプ４が形成されている。
５は前記凹？Ｒ６の表面に形成された電極部で、前記バ
ンプ４に対応し、開口面の方が底面に比べ幅広になる傾
斜面を有する凹状に形成され、バンプ４の直径をｄｌ、
電極５の底面径をｄｌとし、開口面径をｄｓとすると、
０≦ｄ２＜ｄｔ ＜ｄｓなる関係を有する。なお、この
とき半導体素子３と基板ｌとは接触せず、一定の間隔を
有する。
ンプ４に対応し、開口面の方が底面に比べ幅広になる傾
斜面を有する凹状に形成され、バンプ４の直径をｄｌ、
電極５の底面径をｄｌとし、開口面径をｄｓとすると、
０≦ｄ２＜ｄｔ ＜ｄｓなる関係を有する。なお、この
とき半導体素子３と基板ｌとは接触せず、一定の間隔を
有する。
上述の如き構成の基板ｌに対し、半導体素子３に形成さ
れたバンプ４を位置決めし、半導体素子３に荷重Ｇを加
えると、バンプ４は電極部５に圧入され、電極部５の斜
面で電気的コンタクトが得られる。
れたバンプ４を位置決めし、半導体素子３に荷重Ｇを加
えると、バンプ４は電極部５に圧入され、電極部５の斜
面で電気的コンタクトが得られる。
ところで、半導体素子３に形成されるバンプ４の高さを
均一にすることは、前述の如く技術的に困難であるが、
本実施例によれば電極部５は傾斜面を有する凹状に形成
されているので、高さにバラツキのあるバンプ４でも下
記理由により、半導体素子３を基板１に平行に電気的結
合及び金属的結合させることができる。即ち、基ｄｌ上
に形成された電極部５に金属的結合させるとき、半導体
素子３にかかる荷重Ｇと、バンプ４が電極部５に圧入さ
れる体積は比例する（バンプ４の高さが高いものは、荷
重Ｇに比例して、その体積の増分が電極部５の底面側に
圧入される）ので、少ない荷重Ｇで、高さにバラツキの
あるバンプ４を基板ｌに平行に電気的結合及び金属的結
合させることができる。また、荷重Ｇが小さいので、半
導体素子３にかかる機械的ストレスを低減できる。更に
、基板ｌに溝６を形成しているため、この溝６で基板ｌ
の膨張が中断され、基板ｌの膨張による熱的な応力を緩
和できる。従って、前述の如き、基板１と半導体素子３
の熱膨張率の差により生じるクラックを防止できると共
に、基板１の反りも低減できる。
均一にすることは、前述の如く技術的に困難であるが、
本実施例によれば電極部５は傾斜面を有する凹状に形成
されているので、高さにバラツキのあるバンプ４でも下
記理由により、半導体素子３を基板１に平行に電気的結
合及び金属的結合させることができる。即ち、基ｄｌ上
に形成された電極部５に金属的結合させるとき、半導体
素子３にかかる荷重Ｇと、バンプ４が電極部５に圧入さ
れる体積は比例する（バンプ４の高さが高いものは、荷
重Ｇに比例して、その体積の増分が電極部５の底面側に
圧入される）ので、少ない荷重Ｇで、高さにバラツキの
あるバンプ４を基板ｌに平行に電気的結合及び金属的結
合させることができる。また、荷重Ｇが小さいので、半
導体素子３にかかる機械的ストレスを低減できる。更に
、基板ｌに溝６を形成しているため、この溝６で基板ｌ
の膨張が中断され、基板ｌの膨張による熱的な応力を緩
和できる。従って、前述の如き、基板１と半導体素子３
の熱膨張率の差により生じるクラックを防止できると共
に、基板１の反りも低減できる。
なお、基板１に形成する溝６は、非金属のセラミック系
ではレーザーやドリル等で加工し、プラスチック系では
、基板１の熱硬化による形成時に同時に加工すればよい
。また、熱可塑性のプラスチックを用いてもよい。
ではレーザーやドリル等で加工し、プラスチック系では
、基板１の熱硬化による形成時に同時に加工すればよい
。また、熱可塑性のプラスチックを用いてもよい。
次に、第２図は本発明の異なる実施例を示、すもので、
前記実施例と異なる点は、電極部５を導体パターン２上
に金属で形成したことで、この電極部５は電気メツキま
たは無電解メツキ法により形成され、前記実施例と同様
の効果を奏する。ただし、電極部５を導体パターン２上
に金属で形成しているので、基板１と半導体素子３の熱
膨張率の差による熱的応力は緩和できない。
前記実施例と異なる点は、電極部５を導体パターン２上
に金属で形成したことで、この電極部５は電気メツキま
たは無電解メツキ法により形成され、前記実施例と同様
の効果を奏する。ただし、電極部５を導体パターン２上
に金属で形成しているので、基板１と半導体素子３の熱
膨張率の差による熱的応力は緩和できない。
［発明の効果］
本発明は上記のように構成したことにより、下記のよう
な効果を奏する。
な効果を奏する。
■ バンプの高さにバラツキのある半導体素子でも高さ
合わせが容易なため、充分な電気的コンタクトを得るこ
とができる。
合わせが容易なため、充分な電気的コンタクトを得るこ
とができる。
■ 半導体素子一基板の金属的結合時に加える荷重は小
さくて済むので、半導体素子にかかる機械的ストレスを
低減できる。
さくて済むので、半導体素子にかかる機械的ストレスを
低減できる。
■ 半導体素子一基板を熱圧着させる装置に、高い精度
を必要とせず、低コストの装置を使用できる。従って、
熱圧着による電気的コンタクト形成工程が容易になる。
を必要とせず、低コストの装置を使用できる。従って、
熱圧着による電気的コンタクト形成工程が容易になる。
第１図は本発明の一実施例を示す断面図、第２図は本発
明の異なる実施例を示す断面図、第３図及び第４図はそ
れぞれ従来例を示す断面図であるｌ・・・基板、２・・
・導体パターン、３・・・半導体素子４・・・バンプ、
５・・・電極部。
明の異なる実施例を示す断面図、第３図及び第４図はそ
れぞれ従来例を示す断面図であるｌ・・・基板、２・・
・導体パターン、３・・・半導体素子４・・・バンプ、
５・・・電極部。
Claims (1)
- １）半導体素子と、表面に導体パターンが形成された
基板とを、半導体素子に形成したバンプを介して接合し
て成る半導体素子の実装において、前記バンプに対応す
る基板側の電極部を開口端が幅広の傾斜面を有する凹状
に形成すると共に、前記電極部に前記バンプを位置決め
し、半導体素子に荷重を加えると共に加熱し、半導体素
子と基板とをバンプを介して接合したことを特徴とする
半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402788A JPH02170444A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402788A JPH02170444A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170444A true JPH02170444A (ja) | 1990-07-02 |
Family
ID=18161334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32402788A Pending JPH02170444A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170444A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| US5783865A (en) * | 1995-07-31 | 1998-07-21 | Fujitsu Limited | Wiring substrate and semiconductor device |
| JP2007294501A (ja) * | 2006-04-21 | 2007-11-08 | Nitto Denko Corp | 配線回路基板 |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JP2008244180A (ja) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | 実装構造体およびその製造方法 |
-
1988
- 1988-12-22 JP JP32402788A patent/JPH02170444A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| US5783865A (en) * | 1995-07-31 | 1998-07-21 | Fujitsu Limited | Wiring substrate and semiconductor device |
| JP2007294501A (ja) * | 2006-04-21 | 2007-11-08 | Nitto Denko Corp | 配線回路基板 |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JP2008244180A (ja) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | 実装構造体およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394530A (en) | Power switching device having improved heat dissipation means | |
| KR930010074B1 (ko) | 반도체장치 | |
| US5767447A (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
| US6020219A (en) | Method of packaging fragile devices with a gel medium confined by a rim member | |
| US4143508A (en) | Electronic circuit block | |
| EP1137066A3 (en) | Semiconductor device and process of production of same | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| US4466181A (en) | Method for mounting conjoined devices | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH02170444A (ja) | 半導体素子の実装方法 | |
| JPH0239097B2 (ja) | ||
| EP0778616A2 (en) | Method of packaging devices with a gel medium confined by a rim member | |
| JPS6326545B2 (ja) | ||
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| US5998239A (en) | Method of manufacturing a semiconductor device with a brazing mount | |
| US6153518A (en) | Method of making chip size package substrate | |
| JP2007035913A (ja) | 半導体装置 | |
| GB2308736A (en) | Mounting a semiconductor element | |
| JP2001210737A (ja) | 半導体チップパッケージおよびその製造方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH01100993A (ja) | 混成集積回路の製造方法 | |
| JPH1022602A (ja) | 電子部品実装基板および製造方法 | |
| JPS63255930A (ja) | 半導体装置 | |
| JPH03101136A (ja) | 半導体チップの実装構造 |