CN216120289U - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN216120289U
CN216120289U CN202121953520.6U CN202121953520U CN216120289U CN 216120289 U CN216120289 U CN 216120289U CN 202121953520 U CN202121953520 U CN 202121953520U CN 216120289 U CN216120289 U CN 216120289U
Authority
CN
China
Prior art keywords
conductive structure
conductive
substrate
die
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121953520.6U
Other languages
English (en)
Inventor
苏政扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN216120289U publication Critical patent/CN216120289U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开的各实施例涉及电子器件。电子器件包括：具有第一表面的衬底；以及在衬底上的环形导电结构。环形导电结构从衬底向外延伸，环形导电结构包括：背向衬底的第二表面；朝向衬底延伸的开口；围绕开口的内侧壁；以及围绕开口、内侧壁和第二表面的外侧壁。这种环形导电结构允许环形焊接部件在环形接触件的表面上形成，允许在PCB与半导体裸片之间形成更稳健的电连接。

Description

电子器件
技术领域
本公开涉及电子器件，特别涉及裸片表面上的导电接触件和结构。
背景技术
通常，半导体器件封装(诸如芯片级封装或晶片级芯片尺寸封装(WLCSP))包含半导体器件、半导体晶片或集成电路裸片。这些可以是被配置为检测任何数目的数量或质量的传感器或者用于控制各种其他电子组件的控制器。例如，这种半导体器件封装可以检测光、温度、声音、压力、应力、应变或任何其他分位数或质量。
半导体器件封装可以利用倒装芯片技术形成，其中半导体裸片由拾放机倒装，然后在倒装后由拾放机安装到印刷电路板(PCB)。半导体裸片可以通过焊球被耦合到PCB。这些焊球通常大小相同，并且形状或大小没有变化。然而，随着半导体器件封装变得更加先进以执行日益复杂的功能，需要各种不同大小的焊接凸点以将半导体裸片耦合到印刷电路板或将半导体裸片安装在半导体器件封装内。
形成不同的各种大小的焊接凸点的重大挑战是实现不同的各种大小的焊接凸点之间的共面性。如果不同的各种大小的焊接凸点没有彼此共面的距离裸片衬底最远的点，那么半导体裸片可能在半导体器件封装内成一定角度或功能电连接可能不在半导体器件封装内形成。
制造日益先进的半导体器件封装的另一重大挑战是形成焊接凸点以形成足够稳健的电连接，以承受半导体器件封装可能被暴露的应力和应变，从而降低焊接部件破裂或故障的可能性。例如，在运输或移动这些常规的半导体器件封装时，如果焊接部件不够稳健，则在这些常规的半导体器件封装的运输期间，由于振动应力，焊接部件可能会破裂或折断，从而导致半导体器件封装不再起作用。
在使用不同大小的焊接凸点的常规半导体裸片中，不同大小的焊接凸点基本上彼此不共面。不同大小的焊接凸点之间的这种非共面性导致半导体裸片相对于半导体裸片被耦合到的表面成一定角度。这可能会导致其他组件在半导体器件封装内变得未对准，其中裸片是在复杂电子器件中完成越来越多的功能的一部分。该角度可能会导致半导体器件封装或电子器件内的电连接更容易破裂和故障，从而也降低半导体器件封装和电子器件的可用寿命。
为了避免上面直接讨论的不同的各种大小的焊接部件的共面性问题，常规的半导体裸片通常包括大小完全相同并且由相同数量的焊料制成的焊接凸点，使得焊接凸点全部也有相同的体积。
实用新型内容
本公开的实施例克服了与各种不同大小和形状的焊接部件之间的共面性问题相关联的重大挑战，以形成上面讨论的电连接。一个重大挑战是形成不同的各种大小的焊接部件，这些焊接部件具有离半导体裸片的衬底最远的彼此共面的点。这种共面性允许半导体器件封装中的半导体裸片在半导体器件封装内不成角度，并且允许在形成半导体器件封装时每个电连接以更高的可靠性形成。当利用不同的各种大小的焊接部件将半导体裸片定位在半导体器件封装内时，这种更高的可靠性提高了可用半导体器件封装的总产量。
在本公开的第一方面，提出了一种电子器件，该电子器件包括：衬底，具有第一表面；在衬底上的环形导电结构，环形导电结构从衬底向外延伸，环形导电结构包括：第二表面，背向衬底；开口，朝向衬底延伸；内侧壁，围绕开口；以及外侧壁，围绕开口、内侧壁和第二表面。
在一些实施例中，环形导电结构的第二表面在内侧壁与外侧壁之间延伸，并且分离内侧壁和外侧壁。
在一些实施例中，环形焊接部件在环形导电结构的第二表面上。
在一些实施例中，电子器件还包括：在衬底的第一表面上的柱形导电结构，柱形导电结构从衬底的第一表面向外延伸，柱形导电结构包括：第三表面，背向衬底；以及外侧壁，围绕第三表面。
在一些实施例中，环形导电结构具有在第一表面与第二表面之间延伸的第一尺寸；并且柱形导电结构具有在第一表面与第三表面之间延伸的第二尺寸，第二尺寸基本上等于第一尺寸。
在一些实施例中，衬底还包括：在衬底的第一表面上的第一接触焊盘，第一接触焊盘具有第四表面，第四表面具有第一面积，第一接触焊盘被耦合到环形导电结构；以及在衬底的第一表面上的第二接触焊盘，第二接触焊盘具有第五表面，第五表面具有第二面积，第二接触焊盘被耦合到柱形导电结构。
在一些实施例中，开口暴露衬底的第一表面上的非导电层。
在一些实施例中，开口暴露衬底的接触焊盘。
在本公开的第二方面，提出了一种电子器件，该电子器件包括：裸片，包括：衬底，具有第一表面；在第一表面上的第一导电结构，第一导电结构从第一表面延伸离开并且包括：第二表面，以在第一表面与第二表面之间延伸的第一尺寸与第一表面间隔开；开口，在第一导电结构中；以及第一壁，围绕开口；在裸片上的第二导电结构，第二导电结构从第一表面延伸离开并且包括：第三表面，以在第一表面与第三表面之间延伸的第二尺寸与第一表面间隔开，第二尺寸基本上等于第一尺寸。
在一些实施例中，第二表面基本上是环形的。
在一些实施例中，第三表面基本上是圆形的。
在一些实施例中，第一导电结构具有第一直径，并且第二导电结构具有第二直径，第二直径小于第一直径。
在一些实施例中，电子器件还包括：第一焊接部件，在第一导电结构的第二表面上，第一焊接部件包括：第一点，离第二表面最远；以及第三尺寸，从第二表面延伸到第一点；第二焊接部件，在第二导电结构的第三表面上，第二焊接部件包括：第二点，离第三表面最远；以及第四尺寸，从第三表面延伸到第二点，第四尺寸基本上等于第三尺寸。
在一些实施例中，电子器件还包括：电组件，包括：第一接触件，具有第四表面，第四表面具有第一面积，第一接触件被耦合到第一焊接部件；以及第二接触件，具有第五表面，第五表面具有第二面积，第二接触件被耦合到第二焊接部件，第二面积小于第一面积。
在一些实施例中，裸片还包括：第一接触焊盘，在衬底的第一表面上，第一接触焊盘具有第四表面，第四表面具有第一面积，第一接触焊盘被耦合到第一导电结构；以及第二接触焊盘，在衬底的第一表面上，第二接触焊盘具有第五表面，第五表面具有第二面积，第二接触焊盘被耦合到第二导电结构，第二面积小于第一面积。
上面讨论的不同的各种大小的焊接部件之间的共面性也降低了电连接不在PCB与半导体裸片之间形成的可能性。例如，如果不同的各种大小的焊接部件基本上彼此不共面，则PCB与半导体裸片之间的一些电连接在通过PCB和焊接部件将电信号传送给半导体裸片时可能不太可靠。
附图说明
为了更好地理解实施例，现在将通过示例的方式参考附图。在附图中，除非上下文另有指示，否则相同的附图标记标识类似的元件或动作。附图中的元件的大小和相对比例不一定按比例绘制。例如，这些元件中的一些元件可能会被放大和定位以提高绘图易读性。
图1A是沿着图1B中的线1A-1A截取的裸片实施例的截面图；
图1B是图1A中的裸片实施例的底视图；
图1C是图1A至图1B中的裸片的第一接触件和第二接触件的表面的实施例的立体视图；
图1D是图1A至图1C中被导电材料覆盖的裸片的第一接触件和第二接触件的表面的实施例的立体视图；
图2是包括图1A至图1D所示的裸片的实施例的封装的实施例的截面图；
图3A至图3I示出了制造图1A至图1D所示的裸片的实施例的方法的实施例的流程图；
图4A至图4B示出了制造图1A至图1D所示的裸片的实施例的方法的备选实施例的步骤；以及
图5A至图5B示出了制造图1A至图1D所示的裸片的实施例的方法的备选实施例的步骤。
具体实施方式
在以下描述中，某些具体细节被陈述，以便提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，本公开可以在没有这些具体细节的情况下实践。在其他实例中，与电子组件和半导体制作技术相关联的众所周知的结构未被详细描述，以避免不必要地模糊本公开的实施例的描述。
除非上下文另有要求，否则贯穿本说明书和随后的权利要求，词语“包括(comprise)”及其变型(诸如“包括(comprises)”和“包括(comprising)”)应该以开放的、包括性的意义解释，即，作为“包括但不限于”。
诸如第一、第二和第三等序数的使用并不一定意味着排列的顺序感，而可能只是区分行动或结构的多个实例。
贯穿本说明书的对“一个实施例”和“实施例”的引用意味着结合实施例描述的特定特征、结构或特点被包括在至少一个实施例中。因此，在贯穿本说明书的各处中出现短语“在一个实施例中”或者“在实施例中”不一定全部指的是同一实施例。此外，特定特征、结构或特点可以在一个或多个实施例中以任何合适的方式组合。
基于以下在本公开中的附图的讨论中的组件的定向，术语“左侧”、“右侧”、“顶部”和“底部”仅出于讨论目的使用。这些术语并不限制本公开中明确公开、隐含公开或固有公开的可能位置。
术语“基本上”被用于阐明封装在现实世界中制造时可能存在细微差别，因为没有任何东西可以做到完全相等或完全相同。换言之，基本上表示在实际实践中可能会有一些细微的变化，而是在可接受的公差内进行。
如在本说明书和所附权利要求中使用的，单数形式“一”、“一个”和“该”包括复数指示物，除非内容另有清晰指示。
虽然各种实施例相对于半导体裸片和半导体封装示出和描述，但是将容易了解的是，本公开的实施例不被限于此。在各种实施例中，本文描述的结构、器件、方法等可以被实施在任何合适类型或形式的半导体裸片或封装中或以其他方式用于其中，并且可以根据需要利用任何合适的半导体裸片和封装技术制造。
在一个实施例中，半导体裸片具有作为环形接触件的一些接触件，其中开口延伸通过环形接触件中的每个环形接触件的中央区域。通过环形表示外部形状围绕内部形状(例如，具有第一直径的外圆围绕具有小于第一直径的第二直径的内圆)。环形接触件允许环形焊接部件在环形接触件的表面上形成。半导体裸片的一些其他接触件具有与环形接触件不同的形状(例如，柱形形状)，并且焊接凸点在这些不同形状的接触件的表面上形成。然而，这些不同形状接触件上的焊接凸点和环形接触件上的环形焊接部件具有距半导体裸片的衬底最远的点，使得这些点都彼此共面。这种共面性意味着当半导体裸片被安装到例如PCB的表面时，半导体裸片基本上与PCB的表面平行，而不是相对于PCB的表面成角度。换言之，例如当半导体裸片被耦合到PCB的表面时，半导体裸片与PCB表面之间的支脚高度在沿着PCB表面的每个点处基本上保持相同。这允许在PCB与半导体裸片之间形成更稳健的电连接，其中相对于PCB与半导体裸片之间的其他电连接，电连接被暴露于更大量的应力或应变。
图1A至图1D涉及根据本文公开的实施例的裸片100，其具有从裸片100的衬底102向外突出的相同高度的不同大小的焊接接触件。图1A是裸片100的截面图，其可以被用于多种不同的应用。例如，裸片100可以是传感器(例如压力传感器、温度传感器、振动传感器、MEMS传感器等)、集成电路(例如专用集成电路(ASIC)、内部具有有源组件的衬底等)或某种其他类型的裸片或集成电路。裸片100包括衬底102、第一接触焊盘104、第二接触焊盘106、第一非导电层108、第二非导电层110、第一导电层112、第二导电层113、第一导电结构114、第二导电结构116、第一焊接部件118和第二焊接部件120。
第一导电结构114具有环形，并且第一焊接部件118位于第一导电结构114上。第一焊接部件118具有环形。该环包括可以被称为第一弧形或圆形壁的外表面138，其与可以被称为第二弧形或圆形壁的内表面140同心。第一导电结构114的中心在开口144处是开放的，即，不包括导电材料。当裸片100在底视图中被查看时，第一圆形壁138围绕第二圆形壁140，这可以在图1B至图1D中看到。第一导电结构包括从外表面138延伸到内表面140的表面142。表面142横向于外表面138和内表面140。表面142具有环形并且围绕开口144。
在外表面138的端部处的边缘143围绕在内表面140的端部处的边缘145，并且导电结构114的导电材料的表面142在边缘143、边缘145之间延伸，即，导电结构114的导电材料在边缘143、边缘145之间延伸。边缘143、边缘145基本上是圆形的。然而，在一些实施例中，边缘143、边缘145可以具有彼此不同的形状或彼此类似的形状。例如，边缘143可以是正方形形状，并且边缘145可以是卵形形状，使得开口144是卵形形状。备选地，边缘143可以是矩形的，并且可以围绕可以具有圆形形状的边缘145，使得开口144具有圆形形状。换言之，边缘143、边缘145可以是外部和内部形状的某种其他组合。
第二导电结构116是柱形导电结构，并且第二焊接部件120是第二导电结构116上的焊球。第二焊接部件120可以具有半球形形状。第一焊接部件118和第二焊接部件120分别具有距衬底102最远的点，并且基本上彼此共面。焊接部件118、焊接部件120的这些点沿着横跨焊接部件118、焊接部件120延伸的代表性虚线121。焊接部件118、焊接部件120之间的这种共面性利用不同形状和大小的导电结构114、导电结构116和焊接部件118、焊接部件120的优点在本文中稍后将更详细地讨论。
衬底102具有第一表面122以及与第一表面122相对的第二表面124。第一表面122可以被称为无源表面、外表面或对衬底102的表面的某种其他语言或引用。第二表面124可以被称为有源组件存在于其上的有源表面、安装表面、接触表面或对衬底102的表面的某种其他语言或参考。第二表面124提供非导电层108、非导电层110、导电层112、导电层113、导电结构114、导电结构116和焊接部件118、焊接部件120被分别形成的平台。在一些实施例中，衬底102可以是半导体材料、硅材料、介电材料或某种其他衬底材料或者衬底材料的组合。在一些实施例中，衬底102可以由多层半导体材料、多层硅材料、多层介电材料或多层衬底材料的某种其他组合制成。例如，在一些实施例中，衬底102可以由各种材料组合的堆叠层制成，诸如半导体材料、介电材料、硅材料、导电材料、钝化材料、再钝化材料或者一些其他材料或衬底材料的组合。
第一接触焊盘104在衬底102的第二表面124上。第一接触焊盘104提供到衬底102内的电组件的电连接。虽然这些电组件为了简单和简洁起见未被示出，但这些电组件可以是衬底102内的电通孔、导电层、晶体管、源极、栅极、漏极或某种其他电组件或电组件的组合。第一接触焊盘104具有在第一接触焊盘104的相对端125之间延伸的尺寸d1。第一接触焊盘104可以是第二表面124上的多个第一接触焊盘104中的一个接触焊盘。
第二接触焊盘106位于衬底102的第二表面124上，并以与早前讨论的第一接触焊盘104相同的方式提供到衬底102内的电组件的电连接。第二接触焊盘106与第一接触焊盘114间隔开，并且具有在第二接触焊盘106的相对端127之间延伸的第二尺寸d2。第二尺寸d2小于第一尺寸d1。第二接触焊盘106可以是第二表面124上的多个第二接触焊盘106中的一个接触焊盘。
第一非导电层108位于衬底102的第二表面124上。第一非导电层108分别覆盖第一接触焊盘104的端部125和第二接触焊盘106的端部127。第一非导电层108位于第一接触焊盘104与第二接触焊盘106之间，以将第一接触焊盘104与第二接触焊盘106电隔离。第一非导电层108降低第一接触焊盘104与第二接触焊盘106之间电串扰的可能性。电串扰是信号直接从第一接触焊盘104传递到第二接触焊盘106，反之亦然。
第二非导电层110在第一非导电层108上，并且第二非导电层110的一部分128在第一接触焊盘104的表面130上。部分128与第一接触焊盘104的表面130的中心对准，并且可以具有基本上圆形的形状，这可以在图1B至图1D中看到。在一些实施例中，部分128可以具有基本上正方形的形状、基本上矩形的形状、基本上卵形的形状或某种其他形状或形状的组合。
第一非导电层108和第二非导电层110可以是介电材料、钝化材料、再钝化材料、绝缘材料或某种其他非导电材料或者非导电材料的组合。
第一导电层112延伸通过第二非导电层110到达第一接触焊盘104的表面130。第一导电层112直接位于第一接触焊盘104的表面130上，并且被耦合到第一接触焊盘104的表面130。第一导电层112位于第二非导电层110的部分128与第二非导电层110的其余部分之间，使得部分128与第二非导电层110的第二部分129隔离、间隔开并且分离。第一导电层112具有基本上环形的形状，使得第一导电层112围绕第二非导电层110的部分128。第一导电层110覆盖第二非导电层110的部分128的侧表面132，并且第一导电层110覆盖作为第二非导电层110的第二部分129的一部分的侧表面134。侧表面134围绕部分128的侧表面132。侧表面132、侧表面134横向于第二表面124。第一导电层112可以是铜材料、金材料、银材料、合金材料或某种其他导电材料或者导电材料的组合。
第二导电层113延伸通过第二非导电层110到达第二接触焊盘106的表面131。第二导电层113直接位于第二接触焊盘106的表面131上，并且被耦合到第二接触焊盘106的表面131。第二导电层113覆盖第二非导电层110的侧表面136。第二导电层113和侧表面136具有基本上圆形的形状，这可以在图1B至图1D中看到。侧表面136横向于衬底102的第二表面124。在一些实施例中，侧表面136可以具有基本上矩形的形状、基本上正方形的形状、基本上卵形的形状或某种其他形状或者形状的组合。
第一导电结构114在第一导电层112上，并且被耦合到第一导电层112。当在图1B所示的底视图中查看时，第一导电结构114和第一导电层112具有基本上相同的形状。
第一导电结构114还包括延伸到第一导电结构114中并暴露第二非导电层110的部分128的表面146的开口。开口144完全延伸通过第一导电结构114到达部分128的表面146。开口144被第一导电结构114的内表面140围绕。开口144被第一导电结构114的内表面140和第二非导电层110的部分128的表面146围绕。开口144具有基本上圆形的形状，这可以在图1B至图1D中看到。在一些实施例中，开口144可以具有基本上矩形的形状、基本上正方形的形状、基本上卵形的形状或某种其他形状或形状的组合。
第一导电结构114具有从第二非导电层110的部分128的表面146延伸到第一导电结构114的表面142的尺寸d3。
第二导电结构116具有外表面148和横向于外表面148的表面150。表面150横向于外表面148，这可以在图1C中看到。第二导电结构116覆盖第二导电层113。
第二导电结构具有从第二非导电层110的第二部分129的表面152延伸的尺寸d4。尺寸d4基本上等于尺寸d3。
第一焊接部件118在第一导电结构114的表面142上，并且被耦合到该表面142。第一焊接部件118具有与早前陈述的第一导电结构114和第一导电层112基本上相同的形状。第一焊接部件118包括从表面142延伸到第一焊接部件118的离第一导电结构114的表面142最远的点的尺寸d5。
第二焊接部件120在第二导电结构116的表面150上，并且被耦合到表面150。第二焊接部件120是早前陈述的焊球。第二焊接部件120包括从表面150延伸到第二焊接部件120的离第二导电结构116的表面150最远的点的尺寸d6。尺寸d6基本上等于尺寸d5。
鉴于早前的讨论，第一导电结构114和第一焊接部件118将具有与第一导电层112基本上相同的形状。例如，如果第一导电层112具有基本上为圆形的环形，那么第一导电结构114和第一焊接部件将具有第一导电层112的基本上圆形的环形形状。
鉴于早前的讨论，第二导电结构116和第二焊接部件120将具有与第二导电层113基本上相同的形状。例如，如果第二导电层113具有基本上圆形的形状，那么第二导电结构116和第二焊接部件120将具有第二导电层113的基本上圆形的形状。
鉴于相对于导电结构114、导电结构116和焊接部件118、焊接部件120的尺寸d3、d4、d5、d6的早前讨论，尺寸d3和d5的相加基本上等于尺寸d4和d6的相加。彼此相等的这些相加允许焊接部件118、焊接部件120中的每个焊接部件具有离衬底102的表面124最远的相应点，以基本上彼此共面。
裸片100包括可以由衬底102、第一非导电层108和第二非导电层110制成的侧壁154。导电层104、导电层106、导电层112、导电层113与侧壁154向内间隔开，以避免在裸片100内暴露导电特征(例如电有源组件和无源组件，诸如电阻器、晶体管等)。
图1B是图1A所示的裸片100的底视图。图1B图示了第一导电结构114的基本上环形的形状和第二导电结构116的基本上圆形的形状。
第一焊接部件118的尺寸d7基本上等于尺寸d1。尺寸d7是第一焊接部件118的直径。在一些实施例中，尺寸d7可以小于尺寸d1。
第二焊接部件120的尺寸d8基本上等于尺寸d2。尺寸d8是第二焊接部件120的直径。在一些其他实施例中，尺寸d8可以大于、基本上等于或小于尺寸d2。
第一导电结构114的尺寸d9小于尺寸d7和尺寸d1。尺寸d9是第一导电结构114的直径。在一些实施例中，尺寸d9可以基本上等于或大于尺寸d1。
第二导电结构116的尺寸d10小于尺寸d8和尺寸d2。尺寸d10是第二导电结构116的直径。在一些实施例中，尺寸d10可以基本上等于或大于尺寸d2。
图1C至图1D是衬底102的第二表面124上的第一导电结构114中的一个导电结构和第二导电结构116中的一个导电结构的放大立体视图。
图2是包含图1A至图1D所示的裸片100的实施例的封装200。裸片100可以利用倒装芯片技术被附接至电组件202。例如，倒装芯片技术可以利用拾放机，该拾放机拾取裸片100，倒装裸片，然后将裸片100定位到可以是专用集成电路(ASIC)、印刷电路板(PCB)、半导体芯片或某种其他电组件的电组件202上。
电组件202包括具有第一表面206和与第一表面206相对的第二表面208的衬底204。第一非导电层210、多个第一导电层212和多个第二导电层214位于第一表面206上。衬底204可以是硅材料、半导体材料或另一衬底材料或者衬底材料的组合。
裸片100的第一焊接部件118中的每个焊接部件被耦合到第一导电层212中的一个对应导电层。裸片100的第二焊接部件120中的每个焊接部件被耦合到第二导电层214中的一个对应导电层。
电组件202还包括位于衬底204的第二表面208上的第二非导电层216、多个第三导电层218和第三非导电层220。第二非导电层216围绕第三导电层218中的每个导电层。第三非导电层220在第二非导电层216上，并且可以在第三导电层218的表面222上并且部分地覆盖表面222。第三非导电层220具有暴露第三导电层218的表面222的开口224。
多个通孔224在衬底204中，并且从第一表面206延伸通过衬底204到达第二表面208。通孔224中的一些将第一导电层212中的每个导电层耦合到第三导电层218中的一个导电层，并且通孔224中的一些将第二导电层214中的每个导电层耦合到第三导电层218中的一个导电层。第一导电层212、第二导电层214和通孔224形成电连接，其允许信号被传送给裸片100并且信号从裸片100传送给封装200外部的外部电组件。多个通孔224可以是硅穿孔(TSV)。
第一非导电层210可以是绝缘材料、介电材料或某种其他非导电材料或非导电材料的组合。第一导电层212和第二导电层214可以由铜材料、金材料、银材料、合金材料或某种其他导电材料或导电材料的组合制成。第一导电层212和第二导电层214可以被称为电接触件、电焊盘、电接触焊盘或者对导电层的某种其他语言或引用。
电组件202可以是印刷电路板(PCB)、专用集成电路(ASIC)裸片、控制器裸片或裸片100被耦合到的某种其他电组件。
第一环氧树脂226填充第一导电结构114的开口144以及在第一导电结构114与第二导电结构116之间并分离第一导电结构114和第二导电结构116的间隙。第一环氧树脂226将第一导电结构114和第二导电结构116中的每个导电结构彼此电隔离，以避免导电结构114、导电结构116之间的电串扰。电串扰是指信号直接在第一导电结构114与第二导电结构116之间彼此传递。第一环氧树脂226在第二非导电层110上。第一环氧树脂226部分地覆盖裸片100的侧壁154。第一环氧树脂226包括倾斜的表面228。在一些实施例中，表面228可以以凹入或凸出的方式弯曲，而不是如图2所示的倾斜。第一环氧树脂226可以被称为底部填充环氧树脂，其被部分地定位在电组件202与裸片100之间。
第二环氧树脂230位于裸片100的第二表面124上并覆盖第二表面124，并且覆盖未被第一环氧树脂226覆盖的其余侧壁154。第二环氧树脂230有助于保护裸片100免受外部应力和力的影响，如果被直接施加到裸片100上，则可能会导致裸片故障。例如，裸片100被掉落，裸片100被压上或者其他应力或外力。
第一导电层212、第二导电层214、第三导电层218以及通孔224可以由导电材料制成，诸如铜材料、金材料、合金材料或某种其他导电材料或者导电材料的组合。
第一非导电层210、第二非导电层216和第三非导电层220可以是钝化材料、再钝化材料、绝缘材料、介电材料或某种其他非导电材料或者非导电材料的组合。
第一环氧树脂226和第二环氧树脂230可以是模塑料(molding compound)材料、绝缘材料、树脂材料或某种其他非导电材料或非导电材料的组合。在一些实施例中，第一环氧树脂226可以备选地是粘合剂、胶水、裸片附着膜(DAF)或某种其他耦合材料或耦合材料的组合。在一些实施例中，第二环氧树脂230可以不存在，并且可以仅存在覆盖和填充电组件202与裸片100之间的空间的第一环氧树脂。
通常，常规的半导体裸片可以包括从常规的半导体裸片的表面向外突出的多个导电结构，并且多个焊接凸点被耦合到导电结构的表面。这些常规的导电结构都具有相同的大小、轮廓和整体形状，并且这些常规的焊接凸点也具有相同的大小、轮廓和整体形状。这些常规的导电结构和常规的焊接凸点通常允许支脚高度，即，常规的半导体裸片与常规的半导体裸片被耦合到的PCB或ASIC裸片之间的距离，当被耦合到PCB或ASIC时，沿着常规的半导体裸片保持一致。图1A至图1D所示的本公开的裸片100的实施例具有基本上为环形的第一导电结构114和基本上为圆形(例如柱形)的第二导电结构116。裸片100还包括耦合到第一导电结构114的第一焊接部件118和耦合到第二导电结构116的第二焊接部件120。第一焊接部件118具有环形形状，并且第二焊接结构120是焊接凸点。这些不同大小的导电结构114、导电结构116和焊接部件118、焊接部件120允许裸片100和裸片100被耦合到的PCB或ASIC裸片之间的支脚高度在耦合到PCB时沿着裸片100保持一致。
然而，与常规的半导体裸片不同，在与裸片100的第二导电结构116和第二焊接部件120相比时，裸片100的第一导电结构114和第一焊接部件118允许更大量的焊料被耦合到PCB。在与第二导电结构116和第二焊接部件120相比时，在第一导电结构114、第一焊接部件118与PCB之间形成的这种更大的接触件允许PCB与裸片100之间在第一导电结构114的地点处具有更强的粘着结合。在与第二导电结构116和第二焊接部件120相比时，由第一导电结构114和第一焊接部件118形成的更大的接触件也提供了更大的电连通或更强的电连通。因此，第一导电结构114可以被形成在暴露于更大应力和应变的裸片100上的所选地点中，其中电连通可能需要更强，或者两者都需要，使得裸片100的有用寿命在使用时增加。例如，在裸片100的拐角处或裸片100的边缘附近，由于膨胀和收缩导致的裸片挠曲或弯曲可能更可能在这些地点处引起焊料裂纹。因此，第一导电结构114可以位于裸片100的拐角处，而第二导电结构116可以更靠近裸片100的中心定位。
与具有相同焊接凸点和导电结构的常规的半导体裸片不同，裸片100的导电结构114、导电结构116上的第一焊接部件118和第二焊接部件120相对于彼此具有不同的大小、形状和轮廓。然而，类似于常规半导体裸片中具有离常规半导体裸片最远的均彼此共面的点的常规焊接凸点，第一焊接部件118和第二焊接部件120具有离裸片100的衬底102最远的点，使得这些点都沿着线121彼此共面，这可以在图1A中看到。因此，当焊接部件118、焊接部件120被耦合到PCB或ASIC裸片时，裸片100与PCB或ASIC裸片之间的支脚高度保持一致，并且裸片100相对于PCB或ASIC不成角度。
通常，与上面直接讨论的那些相比，某个备选的常规半导体裸片具有多个常规的第一导电结构，其大小和形状不同于多个常规的第二导电结构。常规的第一导电结构和常规的第二导电结构通常不具有延伸通过它们的开口，而是均具有柱形形状。常规的第一导电结构通常大于常规的第二导电结构。常规的第一焊接部件被耦合到常规的第一导电结构，并且常规的第一焊接部件通常大于耦合到常规的第二导电结构的常规的第二焊接部件。然而，常规的第一焊接部件和常规的第二焊接部件通常都是焊接凸点。备选的常规半导体裸片的这些常规焊接结构和常规焊接部件通常在常规焊接部件的相应点之间具有相对较大的变化量，这些点需要相对于裸片100的焊接部件118、焊接部件120彼此共面。
与备选的常规半导体裸片不同，具有环形形状的第一焊接部件118和可以是焊接凸点并具有半球形形状的第二焊接部件120具有离衬底102最远的点，使得这些点沿着线121共面，如图1A所示。因此，当裸片100被耦合到PCB时，裸片100的支脚高度保持一致。换言之，裸片100相对于裸片100利用第一焊接部件118和第二焊接部件120被耦合到的PCB的表面不成角度。因此，当与耦合到PCB或ASIC裸片的裸片100相比时，当备选的常规半导体裸片被耦合到PCB或ASIC裸片时，备选的常规半导体裸片的常规焊接部件的变化导致支脚高度不太一致。
图3A至图3H是制造图1A至图1D所示的裸片100的方法的步骤的各种截面图。为了简洁和简单起见，与图1A至图1D所示的那些特征类似的图3A至图3H中的特征将不被详细地重新描述。
图3A是具有第一表面302和与第一表面302相对的第二表面304的晶片300的截面图。多个第一导电层306和多个第二导电层308被形成在晶片300的第一表面302上。第一导电层306和第二导电层308可以通过溅射技术、光刻胶图案化技术、气相沉积技术、蚀刻技术或某种其他技术或形成和图案化导电材料层的技术的组合来形成。
例如，导电层306、导电层308可以通过在第一表面302上溅射导电材料以覆盖第一表面302来形成。在溅射之后，光刻胶材料被形成在导电材料上，并且被图案化以在导电材料将被去除的地点处具有开口。然后化学蚀刻剂被施加到图案化光刻胶层，并且化学蚀刻剂进入图案化光刻胶中的开口，以去除被开口暴露的导电材料的部分。这图案化导电材料以形成导电层306、导电层308。一旦导电层306、导电层308被形成，图案化的光刻胶材料被去除，从而暴露第一导电层306和第二导电层308。第一导电层306对应于裸片100中的第一接触焊盘104。第二导电层308对应于裸片100的第二接触焊盘106。
一旦第一导电层306和第二导电层308被形成，第一非导电层310被形成在晶片300的第一表面302上以及第一导电层306和第二导电层308的端部上。第一非导电层310以与上面相对于第一导电层306和第二导电层308的形成讨论的类似方式形成。然而，与第一导电层306和第二导电层308的形成不同，化学蚀刻剂被施加，该化学蚀刻剂被配置为去除第一非导电层310的部分，而不是第一导电层306和第二导电层308。第一非导电层310对应于裸片100的第一非导电层108，如图1A至图1D所示。
一旦第一非导电层310被形成并图案化，第二非导电层312被形成。第二非导电层312以与早前相对于第一导电层306和第二导电层308的形成讨论的类似方式形成。然而，与第一导电层306和第二导电层308的形成不同，化学蚀刻剂被施加，该化学蚀刻剂被配置为去除第二非导电层312的部分，而不是第一导电层306和第二导电层308。第二非导电层312包括多个第一部分314和第二部分316。每个第一部分居中位于每个第二导电层308上。第一部分314具有基本上圆形的形状，这可以在图3B中看到。
当化学蚀刻剂被施加到第二非导电层312以去除第二非导电层312的部分时，多个第一开口318和多个第二开口320被形成。这些部分通过使用被形成在第二非导电层312上并被图案化的临时光刻胶层选择性地去除，使得化学蚀刻剂形成第一开口318和第二开口320。然后在第一开口318和第二开口320被形成之后，临时光刻胶被去除。
每个第一部分314被具有环形形状的第一开口318中的一个对应开口围绕。第二非导电层312的第二部分316构成第二非导电层312的大部分，并围绕第一开口318和第一部分314。第二非导电层312将形成裸片100的第二非导电层110。第一部分314对应于第二非导电层110的第一部分128，并且第二部分316对应于第二非导电层110的第二部分129，如裸片100的图1A至图1D所示。第一开口318中的每个开口暴露第一导电层306中的一个对应导电层。第二开口320中的每个开口暴露第二导电层308中的一个对应导电层。
多个第二开口320延伸到第二非导电层312的第二部分316中。第二开口320的形状基本上是圆形的，这可以在图3B中看到。第二开口320中的每个开口暴露导电层308中的一个对应导电层。
图3B是晶片300的顶视图，其中第一导电层306、第二导电层308、第一非导电层310和第二非导电层312在晶片上。晶片300的顶视图示出具有基本上圆形形状的第一部分314、具有基本上环形形状的第一开口318以及具有基本上圆形形状的第二开口320。在一些实施例中，第一开口318的环形可以是基本上矩形、正方形、卵形或某种其他形状。在一些实施例中，第一部分可以是基本上矩形、正方形、卵形或某种其他形状或者形状的组合。在一些实施例中，第二开口320可以是基本上正方形、矩形、正方形、三角形或某种其他形状或者形状的组合。
在第一导电层306、第二导电层308、第一非导电层310和第二非导电层312被形成晶片300上之后，第三导电层321被形成在晶片300上，如在图3C中看到的。第三导电层321以与相对于形成第一导电层306和第二导电层308讨论的类似方式形成。然而，不同于第一导电层306和第二导电层308的形成，其中导电材料被图案化为形成第一导电层306和第二导电层308，第三导电层321被溅射到第二非导电层312上并且没有被图案化。第三导电层321覆盖第二非导电层312的第一部分314和第二部分316，并且部分地填充第二非导电层312中的第一开口318和第二开口320。
在第三导电层321被形成在图3C所示的晶片300上之后，第一临时层322以与上面相对于第一非导电层310讨论的类似方式被形成在第三导电层321上，如图3D所示。第一临时层322具有背向晶片300的表面323。第一临时层322可以是光刻胶材料、绝缘材料、介电材料或某种其他非导电材料。
多个第一开口324被形成在第一临时层322中。第一临时层322中的第一开口324中的每个开口与第二非导电层312中的第一开口318中的一个对应的开口对准。第一开口324可以以与第二非导电层312中的第一开口318和第二开口320类似的方式形成。备选地，第一开口324可以通过钻孔、蚀刻或能够在临时层322中形成开口的某种其他形成技术来形成。第一临时层322的第一开口324中的每个开口暴露第三导电层321的一部分，该部分位于第二非导电层312中的第一开口318中的每个开口内。第一临时层322中的第一开口324具有类似于第二非导电层312中的第一开口318的基本上环形形状。
多个第二开口326被形成在第一临时层322中。第一临时层322中的第二开口326中的每个开口与第二非导电层312中的第二开口320中的一个对应开口对准。第二开口可以以与第二非导电层312中的第一开口318和第二开口320类似的方式形成。备选地，类似于第一开口324，第二开口326可以通过钻孔、蚀刻或能够形成临时层322中的开口的某种其他形成技术来形成。第一临时层322中的第二开口326中的每个开口暴露与第二非导电层312中的第二开口320中的每个开口对准的第三导电层321的一部分。第一临时层322中的第二开口326具有与第二非导电层312中的第二开口320类似的基本上圆形形状。
如图3D所示，在第一临时层322被形成并图案化以具有第一开口324和第二开口326之后，导电材料被形成在第一临时层322中的第一开口324和第二开口326中，如图3E所示。导电材料在第一开口324中形成第一导电结构328，并且在第二开口326中形成第二导电结构330。第一导电结构328对应于裸片100中的第一导电结构114，并且第二导电结构330对应于裸片100的第二导电结构116。
形成第一导电结构328和第二导电结构330的导电材料可以通过电镀技术形成。在该电镀技术中，第三导电层321是导电材料被吸引的种子层，并且第一临时层322是光刻胶层。在该电镀技术中，具有开口324、开口326的第一临时层322用作引导，以将导电材料定位在第三导电层321上以形成第一导电结构328和第二导电结构330。当电镀技术被利用时，具有具有开口324、开口326的第一临时层322的晶片300被放置在包括导电材料的液体溶液中。电流通过液体溶液，导致导电材料被吸引到第三导电层321。然后导电材料在开口324、开口326中以及在第三导电层321上积聚，这导致形成导电结构328、导电结构330。
在导电结构328、导电结构330如图3E所示形成之后，焊接材料被形成在开口324、开口326中以及形成在导电结构328、导电结构330上，以形成图3F所示的第一焊接部件332和第二焊接部件334。焊接材料被沉积到开口324、开口326中。第一焊接部件332分别具有表面333，该表面333在第一开口324中的一个开口内，并且基于图3F所示的定向在第一临时层322的表面323下方。第二焊接部件334分别具有表面335，该表面335在第二开口326中的一个开口内，并且基于图3F中的定向在第一临时层322的表面323下方。焊接材料可以利用注射技术(诸如注射成型焊接(IMS)技术)来沉积。
放置在第一开口324中的焊料量可以不同于放置在第二开口326中的焊料量。第一开口中相对于第二开口的焊料量或体积可以基于考虑焊料与第一导电结构328与第二导电结构330之间的焊接粘着力以及第一导电结构328和第二导电结构330的尺寸(例如高度、基部、宽度、长度等)以及其他因素来选择。在焊接部件332、焊接部件334被回流之后，放置在第一导电结构328上的焊料体积相对于放置在第二导电结构330上的焊料体积的这种选择允许图1A中的第一焊接部件114和第二焊接部件116具有沿着线121彼此共面的离裸片100的衬底102最远的点，如将相对于图3H详细讨论的。
在一些实施例中，焊接材料可以通过过度填充开口324、开口326来形成，使得过量的焊接材料位于第一临时层322的表面323上。表面323上的过量焊接材料然后利用刮板或去除过量焊料的某种其他机制来去除。如果这种过度填充技术被用于形成焊接部件332、焊接部件334，则焊接部件332的表面333、焊接部件334的表面335与第一临时层322的表面323共面或齐平。
在焊接材料被形成在开口324、开口326中以及形成在导电结构328、导电结构330上之后，焊接材料被允许固化。第一焊接部件332中的每个焊接部件具有第一开口318的基本上环形形状。第二焊接部件334中的每个焊接部件具有与第二开口320相同的基本上圆形形状。换言之，第二焊接部件334具有基本上柱形的形状。
在第一焊接部件332和第二焊接部件334如图3F所示被固化和硬化之后，第一临时层322被去除，并且第三导电层321如图3G所示被图案化。在利用相同技术的同时，第一临时层322可以被去除，并且第三导电层321可以被图案化。例如，第一临时层322和第三导电层321可以利用化学蚀刻、水射流去除技术、钻孔技术或某种其他去除技术或去除技术的组合来去除。备选地，第一临时层322可以首先通过上面列出的技术中的一种技术去除，然后在第一临时层322已经被去除之后，第三导电层321可以利用上面列出的技术中的一种技术来图案化。
在焊接部件332、焊接部件334被形成后，第一临时层322被去除，并且第三导电层321如图3G所示被图案化，焊接部件332、焊接部件334被回流以形成多个环形焊接部件336和多个焊球338，如图3I所示。多个环形焊接部件336中的每个焊接部件位于第一导电结构328的一个导电结构上，并且多个焊球338中的每个焊球位于第二导电结构330的一个导电结构上。环形焊接部件336对应于裸片100的第一焊接部件118，并且焊球338对应于裸片100的第二焊接部件120，如图1A所示。焊接部件332、焊接部件334可以在回流炉中以245℃至265℃之间的峰值温度回流。该回流过程使焊接部件332、焊接部件334变圆，使得它们在截面中具有半球形形状，如图3G所示。
在环形焊接部件336和焊球338通过图3H所示的回流过程形成之后，图3A至图3H所示的晶片300和形成在晶片300上的各种组件被分离工具340分离为单个裸片100，如图1A所示。
图4A至图4B示出了制造图1A所示的裸片100的备选方法的某个步骤。为了简单和简洁起见，仅图4A至图4B中的这种备选制造方法与图3A至图3I中的制造方法之间的差异将被详细讨论。
该备选制造方法与图3A至图3I中的制造方法相同，除了在制造裸片100的该备选方法中，导电结构328、导电结构330不是在与图3E相同的步骤中同时形成的。相反，如图3D至图3F所示，多个第一导电结构342和第一焊接部件344以与第二导电结构330类似的方式形成；并且在这些第一导电结构342和第一焊接部件344被形成之后，第二临时层346被形成在第三导电层321上，并且被图案化有基本上环形的开口348。该第二临时层346以与第一临时层322类似的方式形成并图案化有开口348，如上面在图3A至图3I所示的方法中讨论的。第二临时层346可以是光刻胶材料、绝缘材料、介电材料或某种其他非导电材料。第二临时层346覆盖第一导电结构342上的第一焊接部件344的表面350。开口348暴露第三导电层321，然后电镀过程被完成来以与相对于图3E讨论的电镀步骤相同的方式形成第二导电结构352。在第二导电结构352被形成之后，以与上面相对于图3D至图3F讨论的第一导电结构328和第一焊接部件332类似的方式，多个第二焊接部件354被形成在开口348中以及形成在第二导电结构352上。
图5A至图5B示出了制造裸片100的备选方法中的步骤。图5A图示了焊接材料354、焊接材料356通过过度填充临时层362中的开口被形成在导电结构358、导电结构360上，使得过量的焊接材料在临时层362的表面364上。表面364上的过量的焊接材料然后利用刮板或某种其他机制去除，以从表面364去除过量的焊料。当该过度填充技术被用于形成焊接部件354、焊接部件356时，焊接部件354的表面366、焊接部件358的表面368与临时层362的表面364共面或齐平，如图5A所示。图5B示出了临时层362被去除之后的结果。临时层362可以利用化学蚀刻、水射流去除技术、钻孔技术或某种其他去除技术或去除技术的组合来去除。临时层362可以是光刻胶材料、绝缘材料、介电材料或某种其他非导电材料。否则，制造裸片100的这种备选方法类似于相对于图3A至图3I讨论的制造裸片100的方法。
通常，与图3A至图3I中公开的形成裸片100的方法相比，形成具有比常规的第二导电结构大的常规第一导电结构的备选常规半导体裸片的常规方法更昂贵。在常规方法中，常规的第一导电结构和耦合到第一导电结构的常规的第一焊接部件是利用第一常规光刻胶层形成的，第一常规光刻胶层被图案化有开口以形成常规的第一导电结构和常规的第一焊接部件。在常规的第一导电结构和常规的第一焊接部件被形成之后，第一常规光刻胶层被去除，并且第二常规光刻胶层被形成有开口，并覆盖常规的第一导电结构与常规的第一焊接部件。常规的第二导电结构和常规的第二焊接部件然后利用第二常规光刻胶层中的开口形成。
然而，与形成具有不同大小的导电结构的备选常规半导体裸片的常规方法不同，在第一临时层322中的开口324、开口326中的同时，形成图3A至图3I中的裸片100的方法形成第一导电结构328和第二导电结构330。然后，在导电结构328、导电结构330被形成之后，第一焊接部件332和第二焊接部件334被同时形成在导电结构328、导电结构330上。通过同时形成第一导电结构328和第二导电结构330并且同时形成第一焊接部件332和第二焊接部件334，在与形成备选的常规半导体裸片的方法相比时，形成裸片100的步骤数量被显着减少，并且形成裸片100的成本低于形成备选的常规半导体裸片的成本。
与形成备选的常规半导体裸片的常规方法不同，由于第一临时层322的部分在第二非导电层312的第一部分314上，因此相对于常规的第一导电结构的形成更少的导电材料被用于形成第一导电结构328。因此，相对于备选的常规半导体裸片，这通常降低了制造裸片100的成本。
然而，与形成具有不同大小的导电结构的备选常规半导体裸片的常规方法一样，形成第一导电结构328和第二导电结构330以及第一焊接部件332和第二焊接部件334的技术彼此相对类似，从而允许用于形成备选的常规半导体裸片的机器易于重新配置或重新编程以形成图1A中的裸片100。
上述各种实施例可以被组合，以提供其他实施例。鉴于上面详述的描述，这些和其他改变可以对实施例进行。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限于本说明书和权利要求中公开的具体实施例，而是应被解释为包括所有可能的实施例以及这种权利要求被赋予的等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (15)

1.一种电子器件，其特征在于，包括：
衬底，具有第一表面；
在所述衬底上的环形导电结构，所述环形导电结构从所述衬底向外延伸，所述环形导电结构包括：
第二表面，背向所述衬底；
开口，朝向所述衬底延伸；
内侧壁，围绕所述开口；以及
外侧壁，围绕所述开口、所述内侧壁和所述第二表面。
2.根据权利要求1所述的电子器件，其特征在于，所述环形导电结构的所述第二表面在所述内侧壁与所述外侧壁之间延伸，并且分离所述内侧壁和所述外侧壁。
3.根据权利要求1所述的电子器件，其特征在于，环形焊接部件在所述环形导电结构的所述第二表面上。
4.根据权利要求1所述的电子器件，其特征在于，还包括：在所述衬底的所述第一表面上的柱形导电结构，所述柱形导电结构从所述衬底的所述第一表面向外延伸，所述柱形导电结构包括：
第三表面，背向所述衬底；以及
外侧壁，围绕所述第三表面。
5.根据权利要求4所述的电子器件，其特征在于，
所述环形导电结构具有在所述第一表面与所述第二表面之间延伸的第一尺寸；并且
所述柱形导电结构具有在所述第一表面与所述第三表面之间延伸的第二尺寸，所述第二尺寸基本上等于所述第一尺寸。
6.根据权利要求4所述的电子器件，其特征在于，所述衬底还包括：
在所述衬底的所述第一表面上的第一接触焊盘，所述第一接触焊盘具有第四表面，所述第四表面具有第一面积，所述第一接触焊盘被耦合到所述环形导电结构；以及
在所述衬底的所述第一表面上的第二接触焊盘，所述第二接触焊盘具有第五表面，所述第五表面具有第二面积，所述第二接触焊盘被耦合到所述柱形导电结构。
7.根据权利要求1所述的电子器件，其特征在于，所述开口暴露所述衬底的所述第一表面上的非导电层。
8.根据权利要求1所述的电子器件，其特征在于，所述开口暴露所述衬底的接触焊盘。
9.一种电子器件，其特征在于，包括：
裸片，包括：
衬底，具有第一表面；
在所述第一表面上的第一导电结构，所述第一导电结构从所述第一表面延伸离开并且包括：
第二表面，以在所述第一表面与所述第二表面之间延伸的第一尺寸与所述第一表面间隔开；
开口，在所述第一导电结构中；以及
第一壁，围绕所述开口；
在所述裸片上的第二导电结构，所述第二导电结构从所述第一表面延伸离开并且包括：
第三表面，以在所述第一表面与所述第三表面之间延伸的第二尺寸与所述第一表面间隔开，所述第二尺寸基本上等于所述第一尺寸。
10.根据权利要求9所述的电子器件，其特征在于，所述第二表面基本上是环形的。
11.根据权利要求9所述的电子器件，其特征在于，所述第三表面基本上是圆形的。
12.根据权利要求9所述的电子器件，其特征在于，所述第一导电结构具有第一直径，并且所述第二导电结构具有第二直径，所述第二直径小于所述第一直径。
13.根据权利要求12所述的电子器件，其特征在于，还包括：
第一焊接部件，在所述第一导电结构的所述第二表面上，所述第一焊接部件包括：
第一点，离所述第二表面最远；以及
第三尺寸，从所述第二表面延伸到所述第一点；
第二焊接部件，在所述第二导电结构的所述第三表面上，所述第二焊接部件包括：
第二点，离所述第三表面最远；以及
第四尺寸，从所述第三表面延伸到所述第二点，所述第四尺寸基本上等于所述第三尺寸。
14.根据权利要求13所述的电子器件，其特征在于，还包括：
电组件，包括：
第一接触件，具有第四表面，所述第四表面具有第一面积，所述第一接触件被耦合到所述第一焊接部件；以及
第二接触件，具有第五表面，所述第五表面具有第二面积，所述第二接触件被耦合到所述第二焊接部件，所述第二面积小于所述第一面积。
15.根据权利要求9所述的电子器件，其特征在于，所述裸片还包括：
第一接触焊盘，在所述衬底的所述第一表面上，所述第一接触焊盘具有第四表面，所述第四表面具有第一面积，所述第一接触焊盘被耦合到所述第一导电结构；以及
第二接触焊盘，在所述衬底的所述第一表面上，所述第二接触焊盘具有第五表面，所述第五表面具有第二面积，所述第二接触焊盘被耦合到所述第二导电结构，所述第二面积小于所述第一面积。
CN202121953520.6U 2020-08-20 2021-08-19 电子器件 Active CN216120289U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063068291P 2020-08-20 2020-08-20
US63/068,291 2020-08-20
US17/403,752 US11887958B2 (en) 2020-08-20 2021-08-16 Coplanar bump contacts of differing sizes
US17/403,752 2021-08-16

Publications (1)

Publication Number Publication Date
CN216120289U true CN216120289U (zh) 2022-03-22

Family

ID=80269827

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110956585.4A Pending CN114078799A (zh) 2020-08-20 2021-08-19 不同大小的共面凸点接触件
CN202121953520.6U Active CN216120289U (zh) 2020-08-20 2021-08-19 电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110956585.4A Pending CN114078799A (zh) 2020-08-20 2021-08-19 不同大小的共面凸点接触件

Country Status (2)

Country Link
US (1) US11887958B2 (zh)
CN (2) CN114078799A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192766B1 (ko) 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
TW434856B (en) 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
TW459362B (en) 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
JP3595283B2 (ja) 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP2012015468A (ja) 2010-07-05 2012-01-19 Panasonic Corp 半導体装置
US8835301B2 (en) * 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
CN103594521B (zh) * 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
US9437551B2 (en) * 2014-02-13 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Concentric bump design for the alignment in die stacking
US11670610B2 (en) * 2019-08-20 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for verifying integrated circuit stack having photonic device
US11342297B2 (en) * 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11211352B2 (en) * 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion
US20210111136A1 (en) * 2019-10-15 2021-04-15 Texas Instruments Incorporated Wafer chip scale package
US11532531B2 (en) * 2019-10-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11393743B2 (en) * 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation
US11062947B1 (en) * 2019-12-19 2021-07-13 Intel Corporation Inorganic dies with organic interconnect layers and related structures
US11276659B2 (en) * 2020-02-28 2022-03-15 Micron Technology, Inc. Methods for forming elements for microelectronic components, related conductive elements, and microelectronic components, assemblies and electronic systems incorporating such conductive elements

Also Published As

Publication number Publication date
US11887958B2 (en) 2024-01-30
US20220059486A1 (en) 2022-02-24
CN114078799A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN109786266B (zh) 半导体封装件及其形成方法
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US10297582B2 (en) BVA interposer
KR102454788B1 (ko) 반도체 디바이스 및 그 제조 방법
US6987314B1 (en) Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
US7763494B2 (en) Semiconductor device package with multi-chips and method of the same
TWI740219B (zh) 載板及其製作方法
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
JP2009545180A (ja) 半導体フリップチップパッケージ用の基板およびプロセス
TW202133282A (zh) 半導體封裝
CN110676242A (zh) 半导体封装件及其制造方法
US20030214035A1 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
EP3301712B1 (en) Semiconductor package assembley
CN216120289U (zh) 电子器件
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN116093071A (zh) 半导体封装结构及其形成方法
CN114628259A (zh) 半导体器件及其形成方法
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
US20240038606A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20220328370A1 (en) Manufacturing method of circuit carrier with chip mounted thereon
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof
KR100842916B1 (ko) 스택 패키지의 제조방법
KR20110026619A (ko) 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant