JP2010080546A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010080546A JP2010080546A JP2008244856A JP2008244856A JP2010080546A JP 2010080546 A JP2010080546 A JP 2010080546A JP 2008244856 A JP2008244856 A JP 2008244856A JP 2008244856 A JP2008244856 A JP 2008244856A JP 2010080546 A JP2010080546 A JP 2010080546A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- switch circuit
- semiconductor device
- wafer burn
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、半導体チップ11の内部回路17と、半導体チップ11に設けられたウエハーバーンイン用電極パッド(電極パッド)22とを有している。ウエハーバーンイン用電極パッド22は、不揮発性メモリデバイス41が記憶する情報に従ってオンまたはオフに設定されるスイッチ回路31を介して内部回路17に電気的に接続されている。よって、スイッチ回路31がオフとなれば、ウエハーバーンイン用電極パッド22と内部回路17とを電気的に絶縁させることができる。
【選択図】図1
Description
図1(a)は本発明の第1の実施形態におけるウエハーの構成を示す概略図である。半導体ウエハーに複数存在する半導体チップ11の表面には、組立外部接続用電極パッド23がアレイ状に配置されている。半導体チップ11の表面のうち組立外部接続用電極パッド23よりも周縁にはスイッチ回路31が配置されており、さらに周縁にはウエハーバーンイン用電極パッド(電極パッド)22が配置されている。また、半導体ウエハーのうち隣り合う半導体チップ11の間にはスクライブライン12が形成されており、スクライブライン12はウエハーをダイシングする際の切断代である。なお、図1(a)には不図示であるが、組立外部接続用電極パッド23の上には図7(b)に示すようにUBM13およびはんだバンプ15が順次形成されている。本実施形態に係る半導体装置では、図1(a)に示す半導体ウエハーをダイシングして得られた半導体チップ11がはんだバンプ15を介してフリップチップパッケージ(不図示)に接続されている。
図3は本発明の第1の実施形態の変形例に係る半導体装置の回路図である。本変形例では、内部回路17の電極端子17aには、P型MOSトランジスタ33で構成された電源用スイッチ回路35が接続されており、内部回路17の入出力端子17bには、入出力用スイッチ回路36が接続されている。入出力用スイッチ回路36にはソース同士およびドレイン同士が互いに並列に接続されたP型MOSトランジスタ33とN型MOSトランジスタ32とが設けられており、N型MOSトランジスタ32のゲートにはインバーター34が接続されている。このような入出力用スイッチ回路36では、不揮発性メモリデバイス41からの信号は、反転されることなくP型MOSトランジスタ33のゲートに入力されると同時に、インバーター34で反転されてN型MOSトランジスタ32のゲートに入力される。
12 スクライブライン
13 アンダーバンプメタル(UBM)
15 はんだバンプ
16 被膜樹脂
17 内部回路
17a 電極端子
17b 入出力端子
21 電極パッド
22 ウエハーバーンイン用電極パッド
23 組立外部接続用電極パッド
24 不揮発性メモリデバイス入力用電源パッド
31 スイッチ回路
32 N型MOSトランジスタ
33 P型MOSトランジスタ
34 インバーター
35 電源用スイッチ回路
36 入出力用スイッチ回路
41 不揮発性メモリデバイス
Claims (11)
- 半導体チップの内部回路と、前記半導体チップに設けられた電極パッドとを有する半導体装置であって、
前記電極パッドは、スイッチ回路を介して前記内部回路と電気的に接続されており、
前記スイッチ回路は、前記スイッチ回路をオンまたはオフにするという情報を記憶するとともに前記情報に従って前記スイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスにより、オンまたはオフに設定されることを特徴とする半導体装置。 - 前記電極パッドはウエハーバーンインに用いられることを特徴とする請求項1に記載の半導体装置。
- 前記電極パッドは、前記スイッチ回路を介して、前記内部回路の電源端子と、前記内部回路の入力端子、出力端子および入出力端子のうちの何れかの端子とに電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記電源端子に接続される前記スイッチ回路はP型MOSトランジスタであることを特徴とする請求項3に記載の半導体装置。
- 前記入力端子、前記出力端子または前記入出力端子に接続される前記スイッチ回路は、ソース同士およびドレイン同士が互いに並列で接続されたP型MOSトランジスタとN型MOSトランジスタとを有していることを特徴とする請求項3に記載の半導体装置。
- 前記不揮発性メモリデバイスはフラッシュメモリであることを特徴とする請求項1から5の何れか一つに記載の半導体装置。
- 前記不揮発性メモリデバイスは電気ヒューズ回路であることを特徴とする請求項1から5の何れか一つに記載の半導体装置。
- 前記内部回路と前記スイッチ回路とを電気的に接続する組立外部接続用電極パッドを更に有し、
前記電極パッドはウエハーバーンイン用電極パッドであり、
前記ウエハーバーンイン用電極パッドは、前記スイッチ回路および前記組立外部接続用電極パッドを介して前記内部回路に接続されていることを特徴とする請求項1から7の何れか一つに記載の半導体装置。 - 内部回路と、電極パッドと、前記内部回路と前記電極パッドとを電気的に接続するスイッチ回路と、前記スイッチ回路をオンまたはオフにするという情報を記憶するとともに前記情報に基づいて前記スイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスとを有する半導体チップが複数形成されたウエハーを準備する工程(a)と、
前記半導体チップに対してリーク不良が発生しているか否かを判定する工程(b)と、
リーク不良が発生している前記半導体チップの前記不揮発性メモリデバイスには前記スイッチ回路をオフにするという情報を記憶させ、リーク不良が発生していない前記半導体チップの前記不揮発性メモリデバイスには前記スイッチ回路をオンにするという情報を記憶させる工程(c)と、
前記工程(c)の後で、前記ウエハーに対してウエハーバーンインを実施する工程(d)とを有していることを特徴とする半導体装置の製造方法。 - 前記ウエハーバーンインを実施した後で、前記電極パッドの上に金属層を形成するめっき工程を行うことを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記めっき工程は、前記電極パッド上にアンダーバンプメタルを形成する工程であり、
前記アンダーバンプメタル上にバンプを形成し、前記バンプを介して前記半導体チップをフリップチップパッケージに電気的に接続することを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244856A JP4972063B2 (ja) | 2008-09-24 | 2008-09-24 | 半導体装置および半導体装置の製造方法 |
PCT/JP2009/002695 WO2010032350A1 (ja) | 2008-09-17 | 2009-06-15 | 半導体装置及びその製造方法 |
US12/713,724 US8450734B2 (en) | 2008-09-17 | 2010-02-26 | Semiconductor device and fabrication method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244856A JP4972063B2 (ja) | 2008-09-24 | 2008-09-24 | 半導体装置および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010080546A true JP2010080546A (ja) | 2010-04-08 |
JP2010080546A5 JP2010080546A5 (ja) | 2011-08-04 |
JP4972063B2 JP4972063B2 (ja) | 2012-07-11 |
Family
ID=42210683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008244856A Expired - Fee Related JP4972063B2 (ja) | 2008-09-17 | 2008-09-24 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4972063B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196536A (ja) * | 1989-12-25 | 1991-08-28 | Nec Corp | 半導体集積回路装置 |
JPH04133338A (ja) * | 1990-09-25 | 1992-05-07 | Sharp Corp | 半導体集積回路装置 |
JP2000124279A (ja) * | 1998-10-19 | 2000-04-28 | Nkk Corp | ウエハバーンインに対応する半導体装置 |
JP2001093949A (ja) * | 1999-08-02 | 2001-04-06 | Motorola Inc | 集積回路検査方法および装置 |
JP2002090422A (ja) * | 2000-09-13 | 2002-03-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007102257A (ja) * | 2005-09-30 | 2007-04-19 | Konica Minolta Business Technologies Inc | データ記憶装置、画像形成装置、およびデータ記憶装置の制御方法 |
JP2008198707A (ja) * | 2007-02-09 | 2008-08-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2008
- 2008-09-24 JP JP2008244856A patent/JP4972063B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196536A (ja) * | 1989-12-25 | 1991-08-28 | Nec Corp | 半導体集積回路装置 |
JPH04133338A (ja) * | 1990-09-25 | 1992-05-07 | Sharp Corp | 半導体集積回路装置 |
JP2000124279A (ja) * | 1998-10-19 | 2000-04-28 | Nkk Corp | ウエハバーンインに対応する半導体装置 |
JP2001093949A (ja) * | 1999-08-02 | 2001-04-06 | Motorola Inc | 集積回路検査方法および装置 |
JP2002090422A (ja) * | 2000-09-13 | 2002-03-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007102257A (ja) * | 2005-09-30 | 2007-04-19 | Konica Minolta Business Technologies Inc | データ記憶装置、画像形成装置、およびデータ記憶装置の制御方法 |
JP2008198707A (ja) * | 2007-02-09 | 2008-08-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4972063B2 (ja) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472650B2 (ja) | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 | |
US20110024911A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5012908B2 (ja) | 半導体装置及びその製造方法 | |
JP2009246218A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011171607A (ja) | 半導体装置および貫通電極のテスト方法 | |
TW200527570A (en) | Fabrication method of semiconductor integrated circuit device | |
JP4343177B2 (ja) | 半導体装置 | |
JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
JP2010186916A (ja) | 半導体装置の製造方法 | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
JP4972063B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014150116A (ja) | 半導体装置の検査回路、検査方法及び検査装置 | |
JP2006196592A (ja) | 樹脂封止型半導体装置の検査方法 | |
JP2007294632A (ja) | 検査用装置 | |
JP4594419B2 (ja) | 半導体装置及び半導体装置の接続確認方法 | |
JP2010073791A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6012688B2 (ja) | 半導体装置 | |
JP2010050283A (ja) | ウエハレベルcspにおける絶縁性テスト方法及びこれに用いるtegパターン | |
JP2018074022A (ja) | 半導体装置 | |
JP5743535B2 (ja) | 半導体装置 | |
WO2010032350A1 (ja) | 半導体装置及びその製造方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
Chen et al. | Fan-out wafer level chip scale package testing | |
JP2010266467A (ja) | 半導体集積回路装置の製造方法 | |
JP5267194B2 (ja) | 電子部品モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110617 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |