JP2014154877A - 多層印刷回路基板及び層間の位置合わせ精度の測定方法 - Google Patents
多層印刷回路基板及び層間の位置合わせ精度の測定方法 Download PDFInfo
- Publication number
- JP2014154877A JP2014154877A JP2013250941A JP2013250941A JP2014154877A JP 2014154877 A JP2014154877 A JP 2014154877A JP 2013250941 A JP2013250941 A JP 2013250941A JP 2013250941 A JP2013250941 A JP 2013250941A JP 2014154877 A JP2014154877 A JP 2014154877A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- hole
- layers
- circuit board
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】多層印刷回路基板及び層間の位置合わせ精度の測定方法を提供する。
【解決手段】本発明による多層印刷回路基板は、複数層で構成された基板と、上記基板を貫通する貫通孔と、上記基板の一つの層に上記貫通孔を取り囲むように配置されており、第1直径を有する第1マークと、上記基板の他の層に上記貫通孔を取り囲むように配置されており、上記第1直径と異なる第2直径を有する第2マークと、を含むことを特徴とする。
【選択図】図7
【解決手段】本発明による多層印刷回路基板は、複数層で構成された基板と、上記基板を貫通する貫通孔と、上記基板の一つの層に上記貫通孔を取り囲むように配置されており、第1直径を有する第1マークと、上記基板の他の層に上記貫通孔を取り囲むように配置されており、上記第1直径と異なる第2直径を有する第2マークと、を含むことを特徴とする。
【選択図】図7
Description
本発明は、多層印刷回路基板及び層間の位置合わせ精度の測定方法に関する。
電子部品の小型化及びスリム化により、電子素子を実装する印刷回路基板においても高密度化が要求されている。また、印刷回路基板を用いた半導体パッケージにおいても、同一面積内に多数の電子素子を実装するために、従来、空き空間であった印刷回路基板の周辺領域を活用している。
集積度を高めるために印刷回路基板の周辺領域を活用する場合には、半導体パッケージを分離するための切断ラインに近い領域に回路が形成され、電子素子が実装されることになる。しかし、印刷回路基板の層間の位置合わせにずれが生じると、半導体パッケージを分離するために印刷回路基板を切断するときに、半導体パッケージに損傷が生じる。よって、印刷回路基板の層間の位置合わせを正確に測定するための方法が求められている。
本発明は、層間の位置合わせ精度を測定する場合に基準となる標識が形成された多層印刷回路基板及び層間の位置合わせ精度の測定方法を提供することにその目的がある。
本発明の一実施例に係る多層印刷回路基板は、複数層で構成された基板と、上記基板を貫通する貫通孔と、上記基板の一つの層に上記貫通孔を取り囲むように配置されており、第1直径を有する第1マークと、上記基板の他の層に上記貫通孔を取り囲むように配置されており、上記第1直径とは異なる第2直径を有する第2マークと、を含む。
本発明の一実施例に係る多層印刷回路基板の層間の位置合わせ精度の測定方法は、複数層で構成された基板を貫通する貫通孔を形成するステップと、上記基板の一つの層に上記貫通孔を取り囲む第1マークを第1直径に形成するステップと、上記基板の他の層に上記貫通孔を取り囲む第2マークを第2直径に形成するステップと、上記第1マーク及び上記第2マークのそれぞれの中心点の位置を上記貫通孔の中心点と比較して偏差を検出し、検出された偏差を比較して層間の位置合わせ精度を測定するステップと、を含む。
本発明の一実施例に係る多層印刷回路基板及びその位置合わせ精度の測定方法は、基板の互いに異なる層に配置された第1マーク及び第2マークと、基板を貫通する貫通孔との距離偏差を測定することにより、層間の位置合わせ精度を正確に測定することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
本発明で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品、またはこれらを組み合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、またはこれらを組み合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下、添付した図面を参照して、本発明の一実施例に係る多層印刷回路基板及び層間の位置合わせ精度の測定方法を説明する。
図1は、本発明の一実施例に係る多層印刷回路基板を示す分解斜視図である。
図2は、図1に示された多層印刷回路基板の結合状態を示す平面図である。
図2は、図1に示された多層印刷回路基板の結合状態を示す平面図である。
図1及び図2を参照すると、本発明の一実施例に係る多層印刷回路基板100は、基板105と、貫通孔150と、第1マーク160と、第2マーク170と、を含む。
基板105は、複数の回路層120と、複数の絶縁層130と、複数の保護層140と、を含む。
複数の回路層120のそれぞれは、回路パターンが配置されている少なくとも一つの回路領域115を含む。ここで、回路パターンは、予め設定されたパターンを形成する導電性物質からなる。例えば、回路層120は、絶縁樹脂に銅張を貼り付けた銅張積層板で構成されることができる。
複数の絶縁層130のそれぞれは、複数の回路層120の間、または複数の回路層120の外側に配置される。複数の絶縁層130は、複数の回路層120を接着させるか、複数の回路層120を絶縁させる。例えば、絶縁層130は、プリプレグなどの絶縁接着樹脂を含むことができる。ここで、絶縁接着樹脂として用いられるプリプレグは、ガラス繊維に熱硬化性樹脂を含浸させ、半硬化状態にすることができる。
複数の保護層140は、絶縁層130及び回路層120を保護する。保護層140は、ソルダレジストなどの絶縁物質を含むことができる。保護層140は、第1マーク160または第2マーク170と重畳する部分が開口されて貫通孔150が形成されることができる。
貫通孔150は、位置を決定するための基準点を提供するか、基板105を固定するための締結空間を提供する。貫通孔150は、図1に示すように、複数の回路層120、複数の絶縁層130及び複数の保護層140を貫通することができる。ここで、貫通孔150は、予め設定された直径に形成されることができる。
第1マーク160及び第2マーク170は、図3及び図4をさらに参照して、詳細に説明する。
図3は、本発明の一実施例に係る第1マークを示す平面図である。
図4は、本発明の一実施例に係る第2マークを示す平面図である。
図4は、本発明の一実施例に係る第2マークを示す平面図である。
第1マーク160は、基板105を構成する複数層のうちの一つの層に、貫通孔150を取り囲むように配置される。例えば、第1マーク160は、基板105の複数層のうちの最上層に配置されてもよい。または、第1マーク160は、複数の回路層120のうちの最上層に配置されてもよい。また、第1マーク160は、予め設定された第1直径に形成されることができる。このとき、第1マーク160は、貫通孔150を中心にして配置される円形の環状に形成されてもよい。
第2マーク170は、基板105を構成する複数層のうちの他の層に、貫通孔150を取り囲むように配置される。例えば、第2マーク170は、基板105の複数層のうちの最下層に配置されてもよい。または、第2マーク170は、複数の回路層120のうちの最下層に配置されてもよい。また、第2マーク170は、予め設定された第2直径に形成されることができる。このとき、第2マーク170は、貫通孔150を中心にして配置される円形の環状に形成されてもよい。
ここで、第1マーク160及び第2マーク170のそれぞれは、同じ直径に形成されてもよい。すなわち、第1直径R1と第2直径R2は、同じであってもよい。
または、第1マーク160及び第2マーク170のそれぞれは、互いに異なる直径に形成されてもよい。すなわち、第1直径R1と第2直径R2は、互いに異なってもよい。
第1マーク160及び第2マーク170のそれぞれは、導電性物質を含むことができる。例えば、第1マーク160及び第2マーク170のそれぞれは、銅(Cu)またはアルミニウム(Al)を含むことができ、このような第1マーク160及び第2マーク170のそれぞれは、レントゲン線を用いたモニタリングにより観測することができる。
図5は、本発明の一実施例に係る第1マーク及び第2マークの水平配置構造を示す平面図である。
図6は、本発明の一実施例に係る第1マーク及び第2マークの垂直配置構造を示す側面斜視図である。
図6は、本発明の一実施例に係る第1マーク及び第2マークの垂直配置構造を示す側面斜視図である。
第1マーク160及び第2マーク170のそれぞれは、貫通孔150の中心点155を中心にして配置される。また、第1マーク160及び第2マーク170のそれぞれは、円形の環状に形成され、貫通孔150の中心点155に相応する第1マークの中心点165及び第2マークの中心点175を有する。ここで、第1マークの中心点165及び第2マークの中心点175のそれぞれの位置は、貫通孔150の中心点155の位置と比較されて、層間の位置合わせ精度を測定するに用いられることができる。
第1マーク160及び第2マーク170を用いた層間の位置合わせ精度の測定方法は、図7を参照して説明する。
図7は、本発明の一実施例に係る多層印刷回路基板の層間の位置合わせ精度の測定方法を示すフローチャートである。
図7に示すように、本発明の一実施例に係る多層印刷回路基板の層間の位置合わせ精度の測定方法は、ステップS110で、複数層で構成された基板を貫通する貫通孔を形成するステップと、ステップS120で、基板の一つの層に貫通孔を取り囲む第1マークを第1直径に形成するステップと、ステップS130で、基板の他の層に貫通孔を取り囲む第2マークを第2直径に形成するステップと、ステップS140で、第1マーク及び第2マークのそれぞれの中心点の位置を貫通孔の中心点の位置と比較して偏差を検出し、検出された偏差を比較して層間の位置合わせ精度を測定するステップと、を含む。
ステップS110では、複数層で構成された基板に位置を決定するための基準点を提供するか、基板105を固定するための締結空間を提供する貫通孔を形成する。貫通孔は、基板を構成する複数の回路層と、複数の絶縁層と、複数の保護層とを貫通することができる。
ステップS120では、基板を構成する一つの層に貫通孔を取り囲む第1マークを形成する。このとき、第1マークは、導電性物質を用いて、予め設定された第1直径に形成される。例えば、第1マークは、基板の複数層のうちの最上層に形成されることができる。
ステップS130では、基板を構成する他の層に貫通孔を取り囲む第2マークを形成する。このとき、第2マークは、導電性物質を用いて、予め設定された第2直径に形成される。ここで、第2直径は、第1直径と同一であってもよく、異なってもよい。
ステップS140では、第1マーク及び第2マークのそれぞれの中心点を貫通孔の中心点と比較する。
先ず、第1マークの中心点の位置情報と貫通孔の中心点の位置情報とを比較する。ここで、第1マークの中心点の位置情報及び貫通孔の中心点の位置情報は、座標(x,y)形態の座標情報として検出されることができる。
第1マークの中心点の位置情報及び貫通孔の中心点の位置情報は、レントゲン線、3D 撮影装置などの測定装置を用いて座標情報を求めることができる。このとき、第1マークの中心点の位置情報及び貫通孔の中心点の位置情報は、第1マーク及び貫通孔のそれぞれからの3箇所の位置情報を用いて求めることができる。または、貫通孔の中心点の位置情報は、座標(0,0)の座標情報に設定されることができる。3箇所の位置情報を用いて中心点の位置情報を検出する方法は、既に公知された技術であるため、これについての詳細な説明は省略する。
貫通孔の中心点の位置情報を、座標(x1、y1)に設定し、第1マークの中心点の位置情報を座標(x2,y2)に設定すると、第1マークの中心点と貫通孔の中心点との間の距離偏差であるX1,Y1は、座標(x1−x2),(y1−y2)から求めることができる。
次に、第2マークの中心点の位置と貫通孔の中心点の位置とを比較して第2偏差を求める。ここで、第2マークの中心点の位置情報及び貫通孔の中心点の位置情報は、(x,y)形態の座標情報として検出されることができる。
第2マークの中心点の位置情報及び貫通孔の中心点の位置情報は、レントゲン、3D 撮影装置などの測定装置を用いて座標情報を求めることができる。このとき、第2マークの中心点の位置情報及び貫通孔の中心点の位置情報は、第2マーク及び貫通孔のそれぞれからの3箇所の位置情報を用いて求めることができる。または、貫通孔の中心点の位置情報は、(0,0)の座標情報に設定されることができる。
貫通孔の中心点の位置情報を座標(x1、y1)に設定し、第2マークの中心点の位置情報を座標(x3,y3)に設定すると、第2マークの中心点と貫通孔の中心点との間の距離偏差であるX2,Y2は、座標(x1−x3),(y1−y3)から求めることができる。
次に、第1マークの中心点と貫通孔の中心点との間の距離偏差であるX1,Y1と、第2マークの中心点と貫通孔の中心点との間の距離偏差であるX2,Y2とを比較して層間の位置合わせ精度を測定することができる。
本発明の一実施例に係る多層印刷回路基板及びその位置合わせ精度の測定方法は、基板の互いに異なる層に配置された第1マーク及び第2マークと、基板を貫通する貫通孔との距離偏差を測定することにより、層間の位置合わせ精度を正確に測定することができる。
以上の説明は、本発明の技術思想を例示的に説明したものに過ぎず、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲内で本発明を多様に修正及び変形させることができることを理解できよう。
したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであって、このような実施例により本発明の技術思想の範囲が限定されるものではない。
本発明の保護範囲は、本発明の特許請求の範囲により解釈されなければならず、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。
Claims (11)
- 複数層で構成された基板と、
前記基板を貫通する貫通孔と、
前記基板の一つの層に前記貫通孔を取り囲むように配置されており、第1直径を有する第1マークと、
前記基板の他の層に前記貫通孔を取り囲むように配置されており、第2直径を有する第2マークと、
を含む多層印刷回路基板。 - 前記第1マーク及び前記第2マークのそれぞれは、前記貫通孔を中心にして配置される円形の環状であることを特徴とする請求項1に記載の多層印刷回路基板。
- 前記第1直径及び前記第2直径は、同じであることを特徴とする請求項2に記載の多層印刷回路基板。
- 前記第1直径及び前記第2直径は、互いに異なることを特徴とする請求項2に記載の多層印刷回路基板。
- 前記第1マーク及び前記第2マークのそれぞれは、前記貫通孔の中心点を基準にして配置されることを特徴とする請求項4に記載の多層印刷回路基板。
- 前記第1マークは、前記基板の最上層に配置され、前記第2マークは、前記基板の最下層に配置されることを特徴とする請求項1から5のいずれか1項に記載の多層印刷回路基板。
- 複数層で構成された基板を貫通する貫通孔を形成するステップと、
前記基板の一つの層に、前記貫通孔を取り囲む第1マークを第1直径に形成するステップと、
前記基板の他の層に、前記貫通孔を取り囲む第2マークを第2直径に形成するステップと、
前記第1マーク及び前記第2マークのそれぞれの中心点の位置と前記貫通孔の中心点とを比較して偏差を検出し、検出された偏差を比較して層間の位置合わせ精度を測定するステップと、
を含む多層印刷回路基板の層間の位置合わせ精度の測定方法。 - 前記層間の位置合わせ精度を測定するステップは、
前記第1マークの中心点の位置と前記貫通孔の中心点の位置とを比較し、前記第1マークと前記貫通孔との距離偏差を検出するステップと、
前記第2マークの中心点の位置と前記貫通孔の中心点の位置とを比較し、前記第2マークと前記貫通孔との距離偏差を検出するステップと、
前記第1マークと前記貫通孔との距離偏差と、前記第2マークと前記貫通孔との距離偏差とを比較して、層間の位置合わせ精度を測定するステップと、を含むことを特徴とする請求項7に記載の多層印刷回路基板の層間の位置合わせ精度の測定方法。 - 前記第1直径及び前記第2直径は、同じであることを特徴とする請求項7または8に記載の多層印刷回路基板の層間の位置合わせ精度の測定方法。
- 前記第1直径及び前記第2直径は、互いに異なることを特徴とする請求項7または8に記載の多層印刷回路基板の層間の位置合わせ精度の測定方法。
- 前記第1マークは、前記基板の最上層に形成され、前記第2マークは、前記基板の最下層に形成されることを特徴とする請求項7から10のいずれか1項に記載の多層印刷回路基板の層間の位置合わせ精度の測定方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0012565 | 2013-02-04 | ||
KR1020130012565A KR20140099761A (ko) | 2013-02-04 | 2013-02-04 | 다층인쇄회로기판 및 층간 정합도 측정 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014154877A true JP2014154877A (ja) | 2014-08-25 |
Family
ID=51576385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250941A Pending JP2014154877A (ja) | 2013-02-04 | 2013-12-04 | 多層印刷回路基板及び層間の位置合わせ精度の測定方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2014154877A (ja) |
KR (1) | KR20140099761A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107241851A (zh) * | 2016-03-29 | 2017-10-10 | 北大方正集团有限公司 | 多层电路板的层间对准度的检测方法和多层电路板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106550556A (zh) * | 2016-10-12 | 2017-03-29 | 深圳市五株科技股份有限公司 | 多层线路板对准度检测系统及其检测方法 |
KR101969710B1 (ko) * | 2017-05-17 | 2019-04-18 | 주식회사 디에이피 | 엑스레이 드릴 타겟 |
KR102125908B1 (ko) | 2018-07-23 | 2020-06-24 | 주식회사 디에이피 | 다층 인쇄회로기판의 층간 정합 가이드 |
KR101969780B1 (ko) | 2018-12-14 | 2019-04-17 | 고성국 | 인쇄회로기판의 정합 및 적층장치 |
CN113163580B (zh) * | 2021-04-25 | 2023-12-19 | 东莞市五株电子科技有限公司 | 一种新型图形复合对位靶标及hdi板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49128260A (ja) * | 1973-04-13 | 1974-12-09 | ||
JPS5730320B2 (ja) * | 1975-08-22 | 1982-06-28 | ||
JPS62252195A (ja) * | 1986-04-25 | 1987-11-02 | 株式会社日立製作所 | 内層ずれ検出用テストホ−ルを有する多層プリント板 |
JP2002198661A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Telecom Technol Ltd | 多層プリント配線板 |
-
2013
- 2013-02-04 KR KR1020130012565A patent/KR20140099761A/ko not_active Application Discontinuation
- 2013-12-04 JP JP2013250941A patent/JP2014154877A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49128260A (ja) * | 1973-04-13 | 1974-12-09 | ||
JPS5730320B2 (ja) * | 1975-08-22 | 1982-06-28 | ||
JPS62252195A (ja) * | 1986-04-25 | 1987-11-02 | 株式会社日立製作所 | 内層ずれ検出用テストホ−ルを有する多層プリント板 |
JP2002198661A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Telecom Technol Ltd | 多層プリント配線板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107241851A (zh) * | 2016-03-29 | 2017-10-10 | 北大方正集团有限公司 | 多层电路板的层间对准度的检测方法和多层电路板 |
Also Published As
Publication number | Publication date |
---|---|
KR20140099761A (ko) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014154877A (ja) | 多層印刷回路基板及び層間の位置合わせ精度の測定方法 | |
US8302300B2 (en) | Method for manufacturing multilayer printed circuit board with plated through holes | |
TWI510151B (zh) | A substrate for a built-in element, and a substrate for a built-in element | |
JP2017123459A (ja) | プリント回路基板 | |
JP2015130498A (ja) | フレキシブルプリント回路板及びその製造方法 | |
JP2008198999A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
KR102158068B1 (ko) | 임베디드 인쇄회로기판 | |
US9674968B2 (en) | Rigid flexible printed circuit board and method of manufacturing the same | |
KR102469199B1 (ko) | 인쇄회로기판 및 이를 구비한 전자소자 패키지 | |
TWI474768B (zh) | A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method | |
US20150189735A1 (en) | Rigid flexible printed circuit board and method of manufacturing the same | |
JP2016051889A (ja) | 配線基板およびそのコード情報の認識方法 | |
JP6813387B2 (ja) | 指紋センサー用配線基板 | |
CN106358369B (zh) | 电路板及其制作方法 | |
KR20150055348A (ko) | 적층기판의 층간 정합도 측정쿠폰 | |
US9886614B2 (en) | Wiring board for fingerprint sensor | |
WO2014049721A1 (ja) | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 | |
KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
CN107451523B (zh) | 指纹传感器用布线基板 | |
US20170196095A1 (en) | Circuit board and manufacturing method thereof | |
JP2017045813A (ja) | 配線基板 | |
JP2007250945A (ja) | 多層回路基板 | |
JP2020072103A (ja) | 配線基板 | |
JP2018137332A (ja) | 指紋センサー用配線基板 | |
JP2015031659A (ja) | 銅張積層板の判定方法及び銅張積層板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170627 |