JP2021528572A - 無電解金属のパターニング - Google Patents

無電解金属のパターニング Download PDF

Info

Publication number
JP2021528572A
JP2021528572A JP2021520285A JP2021520285A JP2021528572A JP 2021528572 A JP2021528572 A JP 2021528572A JP 2021520285 A JP2021520285 A JP 2021520285A JP 2021520285 A JP2021520285 A JP 2021520285A JP 2021528572 A JP2021528572 A JP 2021528572A
Authority
JP
Japan
Prior art keywords
patterning method
resin
catalyst
metal
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021520285A
Other languages
English (en)
Other versions
JP7489113B2 (ja
Inventor
イケタニ,シンイチ
ヴィンソン,マイケル・ライリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Averatek Corp
Original Assignee
Averatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Averatek Corp filed Critical Averatek Corp
Publication of JP2021528572A publication Critical patent/JP2021528572A/ja
Application granted granted Critical
Publication of JP7489113B2 publication Critical patent/JP7489113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1655Process features
    • C23C18/1657Electroless forming, i.e. substrate removed or destroyed at the end of the process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/206Use of metal other than noble metals and tin, e.g. activation, sensitisation with metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/0033D structures, e.g. superposed patterned layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0716Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1407Applying catalyst before applying plating resist

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明は、誘電体材料に形成されたトレンチへの微細トレース析出を可能にし、それによって、埋め込まれた導体形態による潜在的な物理的損傷を最小限にし、トレース内のエレクトロマイグレーションを防止するためにトレース間に微細な空間を作り出す、単数または複数の金属の原子層析出(ALD)によって触媒または薄い金属膜を利用する方法およびシステムに関する。

Description

この出願は、2018年6月21日に出願された米国仮出願62/688234に対する優先権の利益を主張する。これおよび本明細書で参照される他のすべての外部参照は、参照によりその全体が組み込まれる。
発明の分野
本発明の分野は、基板上に無電解金属をパターニングするためのシステムおよび方法である。
以下の背景説明は、本発明を理解するのに有用であり得る情報を含む。それは、本明細書で提供される情報のいずれかが先行技術であるとか、またはここにクレームされている発明に関連しているとか、或いは、具体的または暗黙的に参照されている出版物が先行技術であることを認めるものではない。
無電解金属めっきは、外部電力を使用せずに物質上に金属の層を析出させるためにレドックス反応を利用する。このプロセスでは、いくつかの種類の金属を触媒として使用することができる。たとえば、パラジウム、白金、銀は、基板上での無電解金属めっきを開始するためのよく知られた触媒である。触媒は、金属塩の溶液からの無電解金属(例えば、銅、スズなど)の開始およびその後の析出を容易にする。触媒は、様々な形態で基板上に生成され析出され得る(例えば、パラジウムは、コロイド状パラジウム、イオン性パラジウムなどとして析出することができる)。
プリント回路基板の従来の製造は、サブトラクティブ製造方法を使用する。所望の銅パターンを作り出すために、サブトラクティブ処理は、フォトリソグラフィ露光と化学エッチングを使用して、載置された銅の大部分を除去する。化学エッチングプロセスは等方性であるため、トレース形状は常に台形形状であり、そのことがトレース間の空間のサイズの制限となる。
プリント回路基板の別の従来の製造方法は、セミアディテブ法を使用する。それは、ベース用に薄い導電性膜を使用する。めっきレジストを回路のネガ像でベース上に塗布し、次に回路に対して十分な厚さになるように金属をめっきした後、前記めっきレジストを除去し、その結果、薄い導体領域が露出されてしてエッチングされる。前記薄ベース層に対するエッチングプロセスが少ないことにより最小トレース幅が改善される。しかしながら、ベース誘電体材料への回路の接着は、薄いベース導体とベース誘電体材料との間の粗さおよび/または化学的相互作用によって影響を受ける。この理由により、密着性を表すベース誘電体の粗さと細かなトレースがトレードオフになる。
アディティブプロセスを使用して金属パターンを作り出すために多くの努力が行われてきた。例えば、プリント回路基板は、あらかじめ触媒化されたフィラーを含む基板表面上にネガめっきレジストパターンを作成し、無電解めっき技術を使用して導体を堆積することによって生成することができる。Kohmの米国特許第5,338,567号明細書(特許文献1)は、そのような事前に触媒化されたベース材料の例を教示している。この文献および本明細書で参照されているすべての出版物の、その全体がここに組み込まれる。完全アディティブ導体プロセスは、微細な回路の損傷を防くが、前記事前触媒化ベース材料は、通常、高価な貴金属である触媒をかなりの量必要とし、エレクトロマイグレーションの潜在的な促進剤となる。さらに、事前に触媒化されたベース材料を使用することは、誘電率を妨げ、フィラの散逸を引き起こす可能性がある。
別の例では、Gullaの米国特許第5,158,860号明細書(特許文献2)は、液相線触媒技術(触媒の液相反応)を使用する完全アディティブプロセスのための回路メタライゼーション方法を開示している。このプロセスは、めっきレジスト表面上で吸収された触媒が除去されることを期待するものであるが、トレース間の非常に狭い空間などの非常に小さなフィーチャーにおいては、可能な触媒残留によって結果が台無しになる。
以下の説明は、本発明を理解するのに有用であり得る情報を含む。それは、本明細書で提供される情報のいずれかが先行技術であるとか、またはここでクレームされている発明に関連しているとか、或いは、具体的または暗黙的に参照されている出版物が先行技術であることを認めるものではない。
別の例では、Hotta(堀田)の米国特許第6,709,803号明細書(特許文献3)は、めっきレジスト析出の前に触媒を適用することによる上記の懸念の可能な改善を開示している。しかしながら、二次触媒作用は、めっきレジスト表面上に部分的に触媒析出を形成する可能性がある。さらに別の例として、Kimの米国特許第6,884,945号明細書(特許文献4)は、電解めっき技術を使用してめっきレジストを備えた回路を形成するセミアディテブプロセスを教示している。しかしながら、電解めっき中の電流分配用のベースの薄い銅層がエッチングで除去され、このプロセスによって回路の下にアンダーカットが生じ、これがその接着を弱める可能性がある。たとえ、プロセスが完了したとしても、三次元的に露出された小さな回路フィーチャーのために、製造プロセス中に回路が物理的ダメージを受ける懸念は残る。
いくつかの実施形態において、本発明の特定の実施形態を説明およびクレームするために使用される成分の量、濃度などの特性、反応条件を表す数字は、場合によっては、用語「約」によって修飾されるものとして理解される。したがって、いくつかの実施形態において、記載される説明及び添付の請求項に記載の数値パラメータは、特定の実施例において得ることが追及される所望の性質に応じて変化可能な近似値である。いくつかの実施例において、前記数値パラメータは、報告される有効桁数に照らして、通常の丸め技法を適用することによって解釈されるべきである。本発明のいくつかの実施形態の広い範囲を示す数値範囲およびパラメータは近似値ではあるが、具体例に記載の数値は、可能な限り正確に報告されるものである。本発明のいくつかの実施例に提示される数値は、それぞれの試験測定で見出された標準偏差に必然的に起因する特定の誤差を含み得る。
本明細書の説明および以下の特許請求の範囲全体で使用される場合、“a”,“an”及び“the”の意味は、文脈から特に銘記されない限り、複数形の参照を含む。また、本明細書の説明で使用において、“in”の意味には、文脈から特に銘記されない限り、“on”の意味を含む。
本明細書における値の範囲の記載は、単に、その範囲内に属するそれぞれ別個の値を個別的に参照する簡略化された方法として役立つことを意図するものに過ぎない。本明細書において特段に銘記されない限り、個々の数値は、あたかも本明細書に個別的に記載されているかのように、本明細書に組み込まれる。本明細書に記載されるすべての方法は、本明細書に別段の指示がない限り、または文脈によって明らかに矛盾しない限り、任意の適切な順序で実行することができる。本明細書で特定の実施例に提供される、任意の及びすべての例及び例示的言語(例えば「など」)の使用は、単に本発明をより良く例示することを意図するものであって、他にクレームされている本発明の範囲に対する限定を課すものではない。本明細書中のいかなる文言も、本発明の実施に不可欠なクレームされていない要素を示すものとして解釈されてはならない。
本明細書に開示される本発明の代替要素または実施例のグループ化は、限定として解釈されるべきではない。各グループ要素は、個別に、またはそのグループの他の要素または本明細書に見られる他の要素と任意の組み合わせで参照および請求されうる。グループの単数または複数の要素が利便性および/または特許性の理由から、グループに含められるか、グループから削除されることが可能である。そのような包含または削除が行われる場合、本明細書は、その変更された状態のグループを含むものと見なされ、したがって、添付の特許請求の範囲で使用されるすべてのマーカッシュグループの記載説明を満たす。
米国特許第5,338,567号明細書 米国特許第5,158,860号明細書 米国特許第6,709,803号明細書 米国特許第6,884,945号明細書
従って、微視的で機能的でより安価な金属パターニングを作り出すことができる、新規で費用効果の高いプロセスを備えた基板上の金属パターニングがいまだに必要とされている。
発明の要約
本発明の課題は、無電解金属をパターニングするためのシステムおよび方法を提供する。本発明の一態様は、無電解金属のパターニング方法を含む。この方法の一実施例は、基板を活性化するために基板上に触媒層を配置する工程を含む。次に、誘電体層がネガ回路パターンに塗布され、活性触媒層をマスクする。次に、無電解金属組成物を露出した活性触媒層に塗布して、前記基板上に無電解金属めっきのパターンを形成する。前記無電解金属めっきは、オプション的に、追加の電解金属めっきによって更にめっきアップされる(例えば、深さの増加、体積の増加など)。したがって、本発明は、導電層を選択的に露光することにより、そして、金属が無電解又は無電解及び電解メッキの層上に選択的に析出される、プリント回路を製造する方法を記載する。本明細書中での使用において、「金属」は、無電解または電解めっきのいずれかによってめっきされる金属を意味する。
この方法の別の実施例では、ベース材料として、銅箔などの薄い導電性膜を使用する。ネガ回路パターンを有するめっきレジスト層が、ベース導電性ベース材料の上に配置される。露出された導体が、無電解めっきまたは電解めっきを使用して導体上にめっきされる。その後、ベース導電性材料が化学的または物理的に除去される。
本発明の別の態様は、3つの層、すなわち、めっきプロセスに対して不活性であるベース材料層上の導電性薄膜層と、当該導電性薄膜層上の感光性誘電体層、からなる装置を含む。この装置は、上記の実施例に記載された方法に使用可能である。
多層回路において無電解めっきによって析出された金属をパターニングする更なる方法が考えられる。基板の表面が、第1触媒材料を有する第1の触媒層をこの基板表面上に析出させることによって活性化される。第1の誘電体材料が、前記第1触媒層上にマスキングされて、当該第1触媒層上にネガ回路パターンを形成する。前記誘電体材料のネガ回路パターン像が、通常、フォトリソグラフィ、機械的アブレーション、熱的アブレーション、またはそれらの組み合わせによって作成される。次に、第1無電解金属が、前記第1触媒層のマスクされていない(例えば、露出された)部分に塗布される。好ましい実施例において、前記第1触媒層は、50ナノメートル未満の平均厚さを有するが、25ナノメートル未満、または15ナノメートル未満も考えられる。
前記基板は、典型的には、ポリイミド、布、プラスチック、金属、セラミック、樹脂、またはそれらの適切な膜(例えば、ポリイミド膜)のうちの少なくとも1つを含み、好適実施例において、プリント回路基板を含む。前記第1触媒材料は、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、または白金のうちの少なくとも1つを含む。いくつかの実施例において、前記第1触媒材料は、前記基板上に第1触媒前駆体として析出され、次いで、これは、ゼロ価またはほぼゼロ価の金属に活性化される。好ましくは、前記第1触媒前駆体は、有機金属、例えば金属カルボン酸塩を含む。
前記第1誘電体材料は、少なくとも部分的に、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、無機樹脂、またはそれらの組み合わせ、である。いくつかの実施例において、オプション的に、前記第1誘電体材料は、好ましくはシリカ、ガラス、タルク、マイカ、カオリン、炭酸塩、水酸化物塩、ケイ酸塩、またはそれらの組み合わせからなる無機フィラを含む。いくつかの実施例において、前記第1誘電体材料は感光性である。前記第1無電解金属は、典型的には、銅、ニッケル、パラジウム、白金、スズ、銀、金、またはそれらの組み合わせまたは合金のうちの少なくとも1つである。
さらなる方法は、第2触媒材料を有する第2触媒層を、前記第1誘電体材料または前記第1無電解金属、あるいはその両方の少なくとも一部に析出させることを含む。次に、第2誘電体材料が、前記第2触媒材料の前記第2層の上にさらに析出される。次に、ネガ正孔パターン(例えば、z軸接続)および/または回路パターン(例えば、z軸、y軸、x軸、またはそれらの全体または部分的な組み合わせ)が、第2誘電体材料を使用して前記第2触媒層上にマスキングされる。代替的に又は組み合わせで、前記ネガ正孔バターン、追加の正孔パターン、又はその他の回路パターンが、アブレーション、フォトリソグラフィ、またはレーザーアブレーションによって形成される。次に、第2の無電解金属が、前記第2触媒層のマスクされていない(例えば、露出された)部分に析出される。オプションとして、触媒層、誘電体マスク、および無電解金属の追加の層が、多層回路を形成するために、同様の方法で析出される。好適実施例において、前記第1、第2及び後続の触媒層のそれぞれは、独立的に、50ナノメートル、又は、25ナノメートル、或いは、いくつかの実施例では15ナノメートル未満の平均厚みを有する。
前記第2およびその後続の任意の触媒材料は、好ましくは、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、プラチナ、または合金またはそれらの組み合わせのうちの少なくとも1つを含む。いくつかの実施例において、触媒材料の各層は、異なる触媒を含むが、同じ触媒の層または同じ触媒の交互の層も考えられる。
第2及びそれ以降の誘電体材料のそれぞれは、好ましくは、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、無機樹脂、またはそれらの組み合わせのうちの少なくとも1つを含む。前記第1誘電体材料は、好ましくは、いくつかの実施例においてオプションとして、シリカ、ガラス、タルク、マイカ、カオリン、炭酸塩、水酸化物塩、ケイ酸塩、またはそれらの組み合わせからなる無機フィラを含む。各マスクのために使用される各誘電体材料は同じ誘電体材料(または少なくとも部分的に同じ)であり得るが、使用される誘電体材料のそれぞれが異なり、使用される誘電体材料のそれぞれが異なるか、同じ誘電体材料が代替の方法で使用されるか、あるいは、誘電体材料の組み合わせが各マスク間で使用されることも考えられる。
前記第2およびその後続の任意の無電解金属のそれぞれは、少なくとも部分的に、銅、ニッケル、パラジウム、白金、金、またはそれらの混合物または合金のうちの少なくとも1つを含む。析出される前記無電解金属のそれぞれは、各層間で同じであるか、または共通の金属を共有することができるが、各層に析出される金属はまた、多層回路(例えば、組み込み回路、表面回路、ターミナル回路)内のその位置に基づいて異なって選択され得る。
多層回路における金属のパターニングのさらなる方法も考えられる。薄い金属膜を基材の表面に配置し、第1の誘電体材料を使用して、第1のネガ回路パターンを前記薄金属膜上にマスキングする。第1の金属が、前記薄金属膜のマスクされていない(例えば、露出された)部分に析出され、前記ベース材料と前記薄金属膜の両方が除去される。好ましくは、前記第1金属は、前記第1誘電体材料または前記第1無電解材料のうちの少なくとも1つを含む。いくつかの実施例において、前記薄金属膜は、20マイクロメートル未満の平均厚さを有する。
前記薄金属膜は、好ましくは銅、銀、ニッケル、鉄、スズ、亜鉛、コバルト、鉛、アルミニウムまたは対応する合金のうちの少なくとも1つを含む。前記ベース材料は、通常、金属、プラスチック、またはセラミックのうちの少なくとも1つである。いくつかの実施例において、前記薄金属膜は、前記ベース材料から機械的、化学的、または熱的に除去される。いくつかの実施例において、前記ベース材料は、前記薄金属膜と同じ金属を少なくとも部分的に含むが、前記ベース材料はまた、代替的にまたは組み合わせて、ポリエチレンテレフタレートまたは熱可塑性フィルムを含むことが可能である。
さらなる方法は、第1触媒材料の第1の触媒層を、前記第1誘電体材料および前記第1金属上に少なくとも部分的に析出させることを含む。次に、第2誘電体材料が、前記第1触媒層の少なくとも一部(例えば、前記第1触媒材料の一部を含む)上に析出される。次に、ネガ正孔パターン(例えばz軸接続)および/または回路パターン(例えばz軸、y軸、x軸、またはそれらの全体または部分的な組み合わせ)が、前記第2誘電体材料を使用して前記第1触媒層上にマスキングされる。代替的に、又は、組み合わせで、前記ネガ正孔パターン、追加の正孔パターン、又はその他の回路パターンが、アブレーション、フォトリソグラフィ、またはレーザーアブレーションによって形成される。第2の無電解材料が、前記第1触媒層のマスクされていない(例えば、露出された)部分に析出される。別の多層回路を、記載の、触媒、マスク及び金属の追加の層を析出させることによって形成することができる。
前記第1および後続の触媒層の少なくともいくつか(好ましくはほとんど、より好ましくはすべて)には、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、白金、またはそれらの様々な組み合わせまたは合金が含まれる。
同様に、前記第1、第2、およびその後続の任意の誘電体材料の少なくとも一部(好ましくはほとんど、より好ましくはすべて)は、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、無機樹脂、またはそれらの組み合わせ、のうちの少なくとも1つを含む。
さらに、前記第1、第2、およびその後続の任意の無電解材料の少なくともいくつか(好ましくはほとんど、より好ましくはすべて)は、銅、ニッケル、パラジウム、白金、スズ、銀、金、またはそれらの組み合わせ又は合金の少なくとも1つを含む。
無電解金属のパターニングの方法の一実施形態のフローチャートを示す図である。 無電解金属のパターニングの方法の一実施形態の工程を示す図である。 金属のパターニングの方法の別の実施形態のフローチャートを示す図である。 金属のパターニングの方法の別の実施形態の工程を示す図である。
詳細な説明
本発明は、基板上に金属をパターニングするための方法、システム、および装置に関する。本発明の一態様は、無電解めっきを使用して無電解金属をパターニングする方法を含む。無電解めっきは、酸化還元反応を利用して、外部電力を使用せずに物体に金属を析出させる。無電解めっきの主な利点の1つは、電解めっきを使用して金属イオンの均一な析出を達成することが困難な、エッジ、穴の内側、不規則な形状の物体など、物体のすべての部分に金属イオンを均一に析出できることである。
図1は、無電解めっきを使用して無電解金属をパターニングする方法100の1つの好ましい実施例を示している。この実施例において、前記方法は、基板上に触媒を析出させて、基板が少なくとも部分的に触媒層によってコーティングされるように触媒層を形成する工程105から始まる。前記基板はプリント回路基板とすることができ、剛性または可撓性の任意の適切なタイプの材料を基板として使用することができる。例えば、前記基板は、ポリイミド、布、プラスチック、金属、セラミック、および樹脂の材料を含むことができる。さらに、例えば、パラジウム、金、銀、銅、ロジウム、コバルト、イリジウム、および白金を含む、多くの貴金属を無電解めっきの触媒として使用できると、考えられる。又、後でめっきされる銅などの導電性金属を自己触媒として使用することも可能である。
好適実施例において、前記触媒は、元素金属および活性金属を含む。前記活性触媒の原子価はほぼゼロである。前記活性触媒はまた、理想的には、原子レベルの層として、基板上に、生成或いは配置される。前記触媒の厚さは、フィーチャ間の絶縁抵抗によって制限される。
触媒前駆体を使用して、十分に薄い触媒層析出を達成することができる。それは溶液として塗布されうる。例えば、パラジウム前駆体溶液を、ルイス塩基配位子およびパラジウム化合物を溶媒中に含むように調製することができる。例えば、特定の実施例において、パラジウム前駆体溶液が、プロピオン酸パラジウム(例えば、プロピオン酸パラジウム(II)−シクロペンチルアミン複合体など)の形態で調製される。前記触媒前駆体は、炭酸塩を含む有機金属であり得る。プロピオン酸パラジウム溶液の調製に関する追加の詳細は、参照により本明細書に組み込まれる米国特許第8,628,818号明細書に記載されている。
前記触媒前駆体または触媒前駆体溶液は、任意の数の異なる方法で基板上に堆積させることができる。例えば、前記触媒前駆体は、前記基材上にパターン無しで析出させることができる。析出には、基板表面の大部分または全体をパラジウムインクでコーティングすることが含まれる。コーティング方法は、バーコーティング、スプレーコーティング、ディップコーティング、ロールコーティング、インクジェット印刷、オフセット印刷、および他のほとんどの一般的な方法など、さまざまな一般的なコーティング方法から選択可能である。
前記触媒層が、50ナノメートル未満、より好ましくは25ナノメートル未満、最も好ましくは15ナノメートル未満の平均厚さを有することが特に好ましい。前記触媒層が前記基板上に配置されると、前記方法は、パターニングされた誘電体材料の層を前記触媒層上に配置する工程110に続く。前記誘電体材料は、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、および無機樹脂からなるグループのうちの少なくとも1つを含む。
好適実施例において、前記誘電体材料は、最終的な導電性回路パターンが基板上にあるものに対して実質的に反対である、最終的な導電性回路パターンのネガパターン上にめっきされる。いくつかの実施例において、前記ネガパターンは、少なくとも部分的に2次元(X軸およびY軸)である。しかしながら、前記ネガパターンは、3次元(X、YおよびZ軸)、線形(例えば1次元)、または組み合わせを、含むことが考えられる。
前記誘電体の前記ネガパターンは、様々な印刷および/またはフォトリソグラフィ技術によって作成することができる。たとえば、従来のスクリーンまたはステンシル印刷、およびインクジェット印刷により、選択的な誘電体材料の堆積が可能である。好ましくは、選択的印刷方法よりも高密度の設計および/またはより短い処理時間を可能にする、UVまたは他の波長の露光ユニットと併用のインク、ペーストおよびフィルムフォーマットを有する感光性誘電体材料。
誘電体の他のネガパターンは、アブレーション、レーザーアブレーション、またはミリングによって作成することができる。
前記誘電体材料が触媒層上に配置された後、前記方法は、パターニングされた誘電体の層上に無電解金属の層を配置する工程115に続く。無電解材料は触媒層に塗布されるのであるが、それは基板の誘電体材料でコーティングされた部分には析出できず、触媒層が露出している部分には析出される。前記無電解金属めっきは、前記触媒がこれらとうまく機能するため、市販の化学薬品およびプロセスを使用することができる。
オプションで、前記形成された回路に、従来のビアホール形成技術を適用する別の層を追加することができる。例えば、誘電体材料を、工程110で説明した回路準備された基板上に析出する。Z軸接続用のビアホールが、工程120で、レーザーまたは機械ドリルを用いたアブレーション技術によって、または析出された誘電体材料をフォトリソグラフィ像に適切に位置決めするためにフォトリソグラフィ技術を使用して、形成される。ビアホール形成後、オプションで、工程125において無電解金属を析出する。例えば、前記第1の回路が銅で作られ、次に従来式の無電解銅を、自己触媒として銅を使用してビアホール底部の露出銅の上に堆積するこができる。前記ビアホールの銅が十分に成長すると、オプションの工程130の同じプロセスサイクルを使用して、別の回路を追加することができる。オプションの工程135を介して、同じプロセスサイクルを繰り返し適用して、さらなる多層構造を形成することができる。考えられる無電解金属には、銅、ニッケル、パラジウム、白金、スズ、銀、および金が含まれる。
図2は、図1に対応する断面図として概略図を示している。第1工程200は、ベース材料201上の触媒層202作成である。前記ベース材料は、金属、プラスチック、またはセラミックであり得、また、ポリエチレンテレフタレートおよび熱可塑性フィルムなどのポリマーを含み得る。作成されたベース材料211上に、工程210において、ネガ回路像を有する誘電体材料212を触媒層上に配置する。工程220において、無電解金属223が前記触媒ベース材料221の露出部分上に析出される。前記誘電体材料233はめっき化学に対して活性ではないので、工程220において誘電体材料上に金属が析出することはない。
オプションの工程230は、二つの回路層を接続するためのビアホールを作る。工程230に示されているように、誘電体材料233がベース回路231上にめっきされ、層状化または充填された金属がビアホール234の内面に析出され、ベース回路232の一部に接続される。次のオプション工程240は、200から220の前記プロセスの同じシーケンスを適用して前記ベース241上に別の回路を形成するものである。前記工程230ないし240を、必要に応じて反復して実行することができ、その結果、多層回路が形成される。
あるいは、無電解金属めっきの予備的作成のために前記触媒を使用する代わりに、薄金属膜を適用することができる。適切な薄金属膜には、銅、銀、ニッケル、鉄、スズ、亜鉛、コバルト、鉛、またはアルミニウムが含まれるが、より好ましくは銅が含まれる。これらの金属の組み合わせまたは合金も使用可能である。前記薄金属膜は前記ベース材と同じとすることができる。前記薄金属膜は、それを含む実行可能な無電解金属溶液から選択可能である。前記薄金属膜は、プロセスのために十分な剛性を得るために、取り外し可能な材料の上に定着させることができる。また、前記薄金属膜は、犠牲層を含み得る。このようなホイルは市販されており、それは、それが不要になったときにベース材料の除去プロセスに役立つ。金属析出シード層用の薄金属膜フィルムの使用において、それは、無電解金属めっきと電解金属めっきとの両方を可能にする。
図3は、めっき技術を使用して金属をパターニングする方法300の別の好ましい実施例を示している。この実施例では、前記薄金属膜をベース材料上に定着させて、さらなるプロセス(工程305)のために十分な剛性を得ることができる。続いて、前記誘電体材料が、最終的な導電性回路パターンのネガパターン上で薄い金属膜上に堆積される(工程310)。最後に、前記金属層が、誘電体材料によって覆われていない前記薄金属膜層に塗布される(工程310)。前記金属析出は、無電解めっきまたは電解めっきのいずれかを使用可能である。
オプションで、ビアホール開口部を有する誘電体材料が、工程315において前記ベース回路上に配置される。次に、金属が、工程320においてビアホール開口部上に析出される。プロセス305−310を繰り返し、その後、プロセス315−320を行うことにより、別の回路層が作成され、工程330において多層回路設計を作り出す。
最後に、前記ベース材を薄金属膜から除去し、薄金属膜を除去する。次に、前記薄金属が除去され、エッチングまたは物理的プロセス剥離などの化学的プロセスを前記除去プロセス335に使用することができる。
図4は、図3に対応する断面図として概略図を示している。第1工程400(オプション)は、ベース材料401上の薄金属膜402の作成である。工程410において前記ベース材料401上に、誘電体材料412が、ネガ回路画像で薄金属フィルム層の上に載置される。工程420においてベース材料421の上に、金属423が、誘電体材料によってカバーされていない、露出した金属薄層上に析出される。
オプションの工程430は、二つの回路層を接続するためのビアホールを作る。工程430に示されるように、誘電体材料433が、ベース回路431上にめっきされ、層状または充填された金属のいずれかが、ベース回路432の一部に接続するビアホール434の内層上に析出される。次の工程440は、410−420のプロセスの同じシーケンスを適用して前記ベース441上に別の回路を形成するためのものである。前記工程430−440は、必要に応じて、反復実施することができ、それによって、多層回路が形成される。オプション工程450は、回路452を形成するベース材料401および薄金属層402(集合的に411)の除去を示す。
本明細書の説明は、本発明の主題の例示的な実施形態を提供するものである。各実施形態は、本発明の要素の単一の組み合わせを表すが、本発明の主題は、開示された要素のすべての可能な組み合わせを含むと見なされる。したがって、一実施形態が要素A,BおよびCを含み、中間実施形態が要素BおよびDを含む場合、本発明の主題はまた、たとえ明示的でなくても、A,B,CまたはDの他の残りの組み合わせを含むと見なされる。
本明細書で使用される場合、文脈が別段の指示をしない限り、「に結合される(coupled to)」という用語は、直接結合(互いに結合される2つの要素が互いに接触する)と、間接結合(少なくとも2つの要素の間に1つの追加要素が存在する)との両方を含むことが意図されている。したがって、「に結合(coupled to)」および「と結合(coupled with)」という文言は同義に使用される。
文脈が反対を指示しない限り、本明細書に記載されるすべての範囲は、それらのエンドポイントを含むものとして解釈されるべきであり、オープンエンド範囲は、商業的に実用的な値を含むものとして解釈されるべきである。同様に、文脈が反対を示さない限り、すべての値のリストは中間値を含むと見なされなければならない。
本明細書の本発明の概念から逸脱することなく、すでに説明したもの以外のさらに多くの修正が可能であることは、当業者には明らかであるはずである。したがって、本発明の主題は、添付の特許請求の範囲を除いて限定されるべきではない。さらに、明細書とクレームの両方を解釈する際には、すべての文言は、文脈と一致する可能な限り広い方法で解釈されるべきである。特に、「含む(comprises)」および「含む(comprising)」という文言は、非排他に要素、コンポーネント、またはステップを指すものとして解釈されるべきであり、参照される要素、コンポーネント、またはステップが、明示的に参照されていない他の要素、コンポーネント、またはステップと共に、存在、利用または組み合わせ可能であることを示している。明細書請求項が。A,B,C....およびNから成るグループから選択される少なくとも一つの何かに言及する場合、そのテキストは、そのグループからの一つの要素のみを要件とする、すなわち、AプラスNや、BプラスN、等ではない、ものとして解釈されなければならない。

Claims (28)

  1. 多層回路において無電解めっきによって析出された金属をパターニングする方法であって、
    第1触媒材料を含む第1触媒層を析出することによって基材の表面を活性化する工程と、
    第1誘電体材料を使用して前記第1触媒層上に第1ネガ回路パターンをマスキングする工程と、
    前記第1触媒層のマスキングされていない部分に第1無電解金属を塗布する工程と、を有し、
    前記第1触媒層は、50ナノメートル未満の平均厚みを有するパターニング方法。
  2. 前記基材は、ポリイミド、膜、布、プラスチック、金属、セラミックおよび樹脂から成るグループの少なくとも一つを含む請求項1に記載のパターニング方法。
  3. 前記基材は、プリント回路基板を含む請求項1または2に記載のパターニング方法。
  4. 前記第1触媒材料は、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、および白金から成るグループの少なくとも一つを含む請求項1〜3の何れか一項に記載のパターニング方法。
  5. 前記第1触媒材料は、前記基板上に第1触媒前駆体として析出され、次いで、これは、ほぼゼロ価の金属に活性化される請求項1〜4の何れか一項に記載のパターニング方法。
  6. 前記第1触媒前駆体は、有機金属を含む請求項5に記載のパターニング方法。
  7. 前記有機金属は、金属カルボン酸塩を含む請求項6に記載のパターニング方法。
  8. 前記第1触媒層は、25ナノメートル未満の平均厚さを有する請求項1〜7の何れか一項に記載のパターニング方法。
  9. 前記第1触媒層は、前記触媒の15ナノメートル未満の平均厚さを有する請求項1〜8の何れか一項に記載のパターニング方法。
  10. 前記第1誘電体材料は、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、および無機樹脂から成るグループの少なくとも一つを含む請求項1〜9の何れか一項に記載のパターニング方法。
  11. 前記第1誘電体材料は感光性である請求項1〜10の何れか一項に記載のパターニング方法。
  12. 前記第1無電解金属は、銅、ニッケル、パラジウム、白金、スズ、銀、および金から成るグループの少なくとも一つを含む請求項1〜11の何れか一項に記載のパターニング方法。
  13. a)第2触媒材料を有する第2触媒層を、前記第1誘電体材料および前記第1無電解金属のそれぞれの上に析出させる工程と、
    b)第2誘電体材料を、前記第2触媒材料の第2層の上に析出させる工程と、
    c)第2誘電体材料を使用して前記第2触媒層上に、第2のネガパターン(オプションで、z−軸接続を含む)をマスキングする工程と、
    d)前記第2触媒層の非マスキング部分上に第2の無電解金属を析出させる工程と、を有し、
    e)オプションで、前記方法を工程(a)から工程(d)まで反復し、それによって多層回路を形成する、ここで、前記第1、第2及び任意の後続の触媒層のそれぞれは、独立的に、50ナノメートル未満の平均厚を有する請求項1〜12の何れか一項に記載のパターニング方法。
  14. 前記第2および後続の触媒材料のそれぞれは、独立的に、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、および白金から成るグループの少なくとも一つを含む請求項1〜13の何れか一項に記載のパターニング方法。
  15. 前記第2及び後続の誘電体材料のそれぞれは、独立的に、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂、および無機樹脂から成るグループから選択される少なくとも一つを含む請求項1〜14の何れか一項に記載のパターニング方法。
  16. 前記第2およびその後続の無電解金属のそれぞれは、銅、ニッケル、パラジウム、白金、および金から成るグループの少なくとも一つを含む請求項1〜15の何れか一項に記載のパターニング方法。
  17. ネガ正孔パターンは、フォトリソグラフィ又はアブレーションによって形成される請求項1〜16の何れか一項に記載のパターニング方法。
  18. 多層回路における金属のパターニングの方法であって、
    薄金属膜をベース材料の表面に配置する工程と、
    第1の誘電体材料を使用して、第1のネガ回路パターンを前記薄金属膜上にマスキングする工程と、
    第1金属を前記薄金属膜の非マスキング部分上に析出させる工程と
    前記ベース材料と前記薄金属膜との両方を除去する工程と、を有し、
    前記第1金属は、第1誘電体材料および第1無電解材料からなる群のうちの少なくとも1つを含み、
    前記薄金属膜は、20ナノメートル未満の平均厚さを有するパターニング方法。
  19. 前記薄金属膜は、銅、銀、ネッケル、鉄、スズ、亜鉛、コバルト、鉛、アルミニウム、および対応の合金から成るグループの少なくとも一つである請求項18に記載のパターニング方法。
  20. 前記ベース材料は、金属、プラスチック又はセラミックを有する請求項18または19に記載のパターニング方法。
  21. 前記薄金属膜は、前記ベース材料から機械的又は化学的に除去される請求項18〜20の何れか一項に記載のパターニング方法。
  22. 前記ベース材料は、前記薄金属膜と同じ金属を含む請求項18〜21の何れか一項に記載のパターニング方法。
  23. 前記ベース材料は、ポリエチレンテレフタレート又はサーモプラスチック膜を含む請求項18〜22の何れか一項に記載のパターニング方法。
  24. a)第1触媒材料の第1の触媒層を、前記第1誘電体材料および前記第1金属上に析出する工程と、
    b)前記触媒材料の前記第1層上に第2誘電体材料を析出する工程と、
    c)前記第2誘電体材料を使用して第1触媒層上にネガ正孔パターン(z軸接続)をマスキングする工程と、
    d)前記第1触媒層の非マスキング部分上に第2の無電解材料を析出する工程と、を有し、
    e)オプションで、前記方法を工程(a)から(d)まで反復し、それによって多層回路を形成する請求項18〜23の何れか一項に記載のパターニング方法。
  25. 前記第1およびその後続の触媒層のそれぞれは、パラジウム、銀、金、ニッケル、銅、ロジウム、コバルト、イリジウム、および白金から成るグループの少なくとも一つを含む請求項18〜24の何れか一項に記載のパターニング方法。
  26. 前記第1,第2およびその後続の誘電性材料は、エポキシ樹脂、シアネートエステル樹脂、ポリフェニレンエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアンジン樹脂、ポリエチレンテレフタレート樹脂、炭化水素樹脂、ポリフルオロカーボン、LCP樹脂および無機樹脂から成るグループの少なくとも一つを含む請求項18〜25の何れか一項に記載のパターニング方法。
  27. 前記第1,第2およびその後続の無電解材料は、銅、ニッケル、パラジウム、白金、スズ、銀、および金から成るグループの少なくとも一つを含む請求項18〜26の何れか一項に記載のパターニング方法。
  28. ネガ正孔パターンは、フォトリソグラフィ又はアブレーションによって形成される請求項18〜27の何れか一項に記載のパターニング方法。
JP2021520285A 2018-06-21 2019-06-21 無電解金属のパターニング Active JP7489113B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862688234P 2018-06-21 2018-06-21
US62/688,234 2018-06-21
PCT/US2019/038519 WO2019246547A1 (en) 2018-06-21 2019-06-21 Patterning of electroless metals

Publications (2)

Publication Number Publication Date
JP2021528572A true JP2021528572A (ja) 2021-10-21
JP7489113B2 JP7489113B2 (ja) 2024-05-23

Family

ID=68982303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021520285A Active JP7489113B2 (ja) 2018-06-21 2019-06-21 無電解金属のパターニング

Country Status (5)

Country Link
US (1) US20190394888A1 (ja)
EP (1) EP3810828A4 (ja)
JP (1) JP7489113B2 (ja)
CN (1) CN112789368A (ja)
WO (1) WO2019246547A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11877404B2 (en) 2020-02-13 2024-01-16 Averatek Corporation Catalyzed metal foil and uses thereof
JP2023514253A (ja) * 2020-02-13 2023-04-05 アヴェラテック・コーポレイション 触媒化金属箔およびその用途
WO2023114163A1 (en) * 2021-12-15 2023-06-22 Electric Hydrogen Co. Durable, low loading oxygen evolution reaction catalysts and methods of forming such catalysts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04232278A (ja) * 1990-11-13 1992-08-20 Internatl Business Mach Corp <Ibm> 無電解めっきのための基体表面の処理方法
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
JP2002134879A (ja) * 2000-10-27 2002-05-10 Nec Toyama Ltd パターン形成方法、金属パターン部材
JP2010050435A (ja) * 2008-04-30 2010-03-04 Panasonic Electric Works Co Ltd 配線基材の製造方法及び該製造方法により得られた配線基材
KR101617640B1 (ko) * 2015-04-16 2016-05-03 주식회사 뉴프렉스 연성인쇄회로기판의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959523A (en) 1973-12-14 1976-05-25 Macdermid Incorporated Additive printed circuit boards and method of manufacture
EP0460548A3 (en) 1990-06-08 1993-03-24 Amp-Akzo Corporation Printed circuits and base materials precatalyzed for etal deposition
US5158860A (en) 1990-11-01 1992-10-27 Shipley Company Inc. Selective metallization process
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
GB9722028D0 (en) * 1997-10-17 1997-12-17 Shipley Company Ll C Plating of polymers
KR100333627B1 (ko) 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP2002252445A (ja) 2001-02-26 2002-09-06 Nec Toyama Ltd 印刷配線板の製造方法
EP1376234A4 (en) * 2001-03-26 2007-03-14 Nippon Paint Co Ltd METHOD FOR FORMING A METAL STRUCTURE
US8628818B1 (en) 2007-06-21 2014-01-14 Sri International Conductive pattern formation
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
CN102245806A (zh) * 2008-12-05 2011-11-16 Omg美国公司 无电镀钯溶液及其使用方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
US20170159184A1 (en) * 2015-12-07 2017-06-08 Averatek Corporation Metallization of low temperature fibers and porous substrates
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04232278A (ja) * 1990-11-13 1992-08-20 Internatl Business Mach Corp <Ibm> 無電解めっきのための基体表面の処理方法
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
JP2002134879A (ja) * 2000-10-27 2002-05-10 Nec Toyama Ltd パターン形成方法、金属パターン部材
JP2010050435A (ja) * 2008-04-30 2010-03-04 Panasonic Electric Works Co Ltd 配線基材の製造方法及び該製造方法により得られた配線基材
KR101617640B1 (ko) * 2015-04-16 2016-05-03 주식회사 뉴프렉스 연성인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
EP3810828A4 (en) 2022-10-26
EP3810828A1 (en) 2021-04-28
JP7489113B2 (ja) 2024-05-23
WO2019246547A1 (en) 2019-12-26
US20190394888A1 (en) 2019-12-26
CN112789368A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
JP7489113B2 (ja) 無電解金属のパターニング
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
JP2020528214A (ja) プリント回路基板用のセミアディティブ法
JP6591533B2 (ja) プリント回路基板中のビア
JPH08307038A (ja) 基板表面にパターン化された金属被覆を形成する方法
JPH07240568A (ja) 回路基板およびその製造方法
JP6406598B2 (ja) プリント配線板及びその製造方法
JP2010010500A (ja) 銅回路部品およびその製造方法
TW200939927A (en) Wiring substrate and its manufacturing process
US11406024B2 (en) Multi-layer circuit board with traces thicker than a circuit board
JP2008078310A (ja) 導電性パターンの形成方法、配線板の製造方法及び配線板
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
US5905018A (en) Method of preparing a substrate surface for conformal plating
KR101507913B1 (ko) Pcb 제조 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
RU2291598C2 (ru) Способ изготовления гибких многослойных печатных плат
JP6482252B2 (ja) 細線パターンのめっき品をフォトリソグラフィー法を用いて製造する際に用いるめっき下地層
WO2022113831A1 (ja) プリント配線板の製造方法
RU2382532C1 (ru) Способ изготовления печатных плат
JP2010118460A (ja) プリント配線板およびその製造方法
JP2009295872A (ja) プリント配線板の製造方法、及びプリント配線板
JP4687084B2 (ja) 受動素子内蔵プリント配線板の製造方法
JP2017014559A (ja) 細線パターンのめっき品をフォトリソグラフィー法を用いて製造する際に用いるめっき下地層
KR20100068787A (ko) 인쇄회로기판 및 그 제조방법
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240502

R150 Certificate of patent or registration of utility model

Ref document number: 7489113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150