JP2020528214A

JP2020528214A - プリント回路基板用のセミアディティブ法

Info

Publication number: JP2020528214A
Application number: JP2020500792A
Authority: JP
Inventors: ケネス・エス・バール; コンスタンティン・カラヴァキス
Original assignee: カトラム・エルエルシー
Priority date: 2017-07-10
Filing date: 2018-07-09
Publication date: 2020-09-17
Anticipated expiration: 2038-07-09
Also published as: KR102553641B1; US10765012B2; TW201909265A; KR20200024923A; WO2019014129A1; US11638354B2; EP3652359A4; EP3652359A1; CN111094621B; US20190014667A1; TWI766064B; US20200389983A1; US20230247774A1; JP7249993B2; CN111094621A

Abstract

回路基板は、誘電体コアと、箔の頂面と、十分な厚さの箔の裏打ちを伴う薄箔の底面とを有し、箔の裏打ちは、レーザ穴あけ中にレーザ穴あけ動作からの熱を吸収して、薄箔の底面に侵入するのを防止するためのものである。レーザ穴あけするステップと、箔の裏打ちを除去するステップと、無電解めっきするステップと、パターニングされたレジストを与えるステップと、電気めっきするステップと、レジストを取り除くステップと、スズめっきするステップと、銅をエッチングするステップとを含む一連のステップが遂行されて、微細な線幅および分解能の点ビアをもたらす。

Description

本発明は、回路基板および関連する製作の方法に関する。詳細には、本発明は、回路基板と、微細ピッチビアおよび関連する微細ピッチパターンを形成するための方法とに関するものである。

従来技術のプリント回路基板（ＰＣＢ）は、誘電体基板上に形成された導電性金属の相互接続（「パターン」として知られている）を使用して形成される。誘電体基板の対向面上のパターンを橋絡するために、回路基板上に導電性開口が形成され、部品を取り付けるために使用され得る大径の導電性開口は「スルーホール」として知られており、対向面上のパターンを相互接続するのに使用される最小の直径の導電性開口は、「点ビア」（パターンの形成前）または簡単に「ビア」（パターンの形成後）として知られている。パターン導体を担持する各表面は「層」として知られており、各誘電体基板は、片面または両面に、多層基板の基本的なサブアセンブリの１つである「サブ層」を形成するパターンを有する。パターンおよび相互接続ビアが散在する誘電体コアをそれぞれ備えるいくつかのそのようなサブ層を、露出した誘電体層とともに積み重ね、温度および圧力の下で相互に積層することにより、多層プリント回路が形成され得る。誘電体基板は、布地に織り込まれたガラス繊維などの繊維母材に埋め込まれたエポキシ樹脂を含み得る。

従来技術の回路基板製作の難点の１つは、深い（高いアスペクト比の）ビアおよび微細ピッチビアを形成することである。電気めっき動作が溶液の中の金属イオンを消費するため、ビアの、金属イオン槽からより遠い領域では、堆積のための金属イオンの濃度が、循環しているイオン槽によって補給されるより近くの領域よりも低くなるので、高いアスペクト比を有するビアを形成するのは困難である。小口径のビアは、同様にビアのアスペクト比によって直径が制限され、この比は形成される回路層の厚さによって支配される。（一端のみ開放されている）行き止まりのビアは、ビアの閉じた端において溶液中の金属イオンの循環が制限される。

微細ピッチ回路基板製作の別の難点には、第１のステップで点ビア構造が形成され、スルーホールは別のステップで形成され、パターンは後続のステップで形成されるということがある。点ビア、スルーホールめっき、およびパターンを単一の電気めっきステップで形成することが望まれる。単一の層向けのアスペクト比を有するが多層を通じて連続したビアを形成し、それによって積み重ねられたビアを形成することも望まれる。微細ピッチＰＣＢの製作に用いる、直径を縮小されたビアおよび微細ピッチパターンをもたらす方法を提供することも望まれる。

米国特許第９，７０６，６５０号

本発明の第１の目的は、点ビア、積み重ねられたビア、スルーホール、およびパターンを有する回路層を形成するための処理であり、この処理は、底面に与えられた薄い導体箔層と、薄い導体箔に与えられた比較的厚い裏打ちの箔層とを有する誘電体を利用するものであり、この回路層は、任意選択で、底面の反対側の頂面に与えられた導体箔も有し、この回路層は、後に、行き止まりのビアを穴あけするステップであって、それによってレーザが誘電体を最下部の薄箔層のレベルまで融除し、誘電体のレーザアブレーション中に薄箔への侵入または薄箔の溶融を防止するために、裏打ち層が最下部の箔から熱を除去する、ステップと、基板のすべての層および箔層を通して穴をあけるための任意選択のスルーホールのステップと、厚い裏打ち箔を除去するステップと、無電解めっきするステップ中に、薄箔および露出した誘電体表面上に銅を堆積する無電解めっきするステップと、回路層の少なくとも１つの表面にパターンレジストを与えるステップと、暴露された銅領域上に銅を堆積する電気めっきのステップと、露出した銅領域上にスズなどマスク材料を堆積する第２のマスクめっきのステップと、レジストを取り除くステップと、スズなど第２のめっき材料でコーティングされていない銅などの無電解めっき材料を除去するための高速エッチングのステップと、スズなど第２のマスクめっき材料を除去するための高速エッチングのステップとを有する。

本発明の第２の目的は、誘電体の底面に薄箔を与えるステップと、底面のスズ箔に厚い裏打ち箔を与えるステップと、任意選択で、誘導体の底面の反対側の頂面に箔を与えるステップと、最下部の薄箔の侵入なしに、頂面から誘電体を通して最下部の薄箔まで、材料をレーザ穴あけまたはレーザアブレーションするステップであって、放熱板としての裏打ち箔の厚さを選択することによって最下部の薄箔への侵入を防止する、ステップと、その後、裏打ち箔を除去するステップと、その後、回路基板を無電解めっきするステップと、その後、少なくとも１つの表面に対してパターニングされたレジストを与えるステップと、その後、回路基板の露出した銅に対して作用する電気めっきを回路基板に施すステップと、その後、露出した銅に、スズなどのマスク材料でめっきするステップと、その後、スズなどのマスク材料でめっきされていない銅を除去するために、露出した銅の高速エッチングを遂行するステップと、その後、任意選択で高速エッチングを遂行して、あらゆる露出したスズを除去するステップとによって作製された回路基板である。

本発明の第３の目的は、
頂面および底面に薄い導電層を有する誘電体から内側層を形成するステップであって、導電層の各表面に与えられる比較的厚い箔があり、頂面から比較的厚い箔を除去し、レーザなどによって最上部の箔および誘電体を通して穴あけし、レーザ穴あけによるビア開口が最下部の箔に侵入するのを、底面の比較的厚い箔の放熱能力によって防ぎながら、ビア開口を形成する、ステップと、底面の比較的厚い箔を除去するステップと、露出した誘電体表面および箔表面に無電解めっきするステップと、頂面および底面にレジストパターンを与えるステップと、少なくとも１つのビア開口が充填されるまで、レジストによって覆われていない露出した銅表面に電気めっきするステップと、レジストによって覆われていない露出した銅表面にスズめっきするステップと、フォトレジストを取り除くステップと、露出した銅表面を十分に高速エッチングして、以前にフォトレジストによって覆われた銅を除去するステップと、任意選択でスズめっきをエッチングするステップと、内側層に１つまたは複数の対の外側層を付加するステップであって、各外側層が、片面が箔で覆われた誘電体の箔がない面を内側層に重ねることによって形成される、ステップと、その後、内側層の充填されたビアの実質的に上にある少なくとも１つの外側層上に少なくとも１つのビア開口を穴あけするステップと、その後、ビア開口および露出した箔表面に無電解めっきするステップと、その後、パターンマスクを与えるステップと、その後、ビア開口および露出した箔表面に電気めっきするステップと、その後、露出した銅表面にスズめっきするステップと、その後、パターンマスクを取り除くステップと、その後、パターンマスクの下にあった箔および無電解めっきが除去されるまで箔および無電解めっきを高速エッチングするステップと、その後、任意選択で、スズを取り除くことにより、後続の外側層を与えるために新規の内側層を形成するステップと
によって形成される多層回路基板である。

本発明の第１の実施形態では、回路基板上に少なくとも１つのビアが形成され、回路基板は、最下部の薄い銅箔で覆われた底面と、最下部の薄い銅箔の上に配置された取り外し可能な銅の裏打ち箔の比較的厚い層とを有し、回路基板は、任意選択で、底面の反対側の頂面に与えられた頂面の薄い銅箔を有し、その後、回路基板は、頂面から最下部の薄い銅箔までレーザ穴あけされて、この薄い銅箔を貫通しない行き止まりの穴が形成され、銅の裏打ち箔は、レーザによって生じた熱が、熱エネルギーを裏打ち箔および裏打ち箔の周囲領域に伝えることによって第１の薄い銅箔を融除させるのを防止するのに十分な厚さを有する。次いで、穴またはビア開口の穴あけが完成すると裏打ち箔が除去される。裏打ち箔を融除されたビア開口およびあらゆるスルーホールは、触媒誘導体を積層すること、またはスミア除去動作中に露出したビア開口表面に触媒を塗布することのいずれかなどによる触媒の内表面を有する。その後、回路基板は、銅などの金属イオンの無電解めっき槽に晒され、金属イオンは、ビア開口の中にある触媒粒子と結合し、ビア開口の表面およびスルーホール開口の表面ならびに銅箔領域に連続した堆積ができるまで広がって、後続の電気めっきのための均一な導電面を生成する。次に、パターニングされたレジストが与えられ、レジストによって覆われた領域では後続の電気めっき動作による堆積が形成されることが防止される。連続した導電面およびレジストのない露出領域を使用して、回路基板は、無電解の銅堆積がフォトレジストの深さまたは一般的にはフォトレジストの厚さ未満の所望の深さに到達するまで遂行される電気めっきステップの電極として使用される。次にスズめっきのステップにより、露出した銅表面の上にスズが堆積され、後続の銅エッチング動作のためのエッチングマスクとして働き、その後、フォトレジストが取り除かれ、スズでマスクされた銅および露出した銅が残る。露出した銅の高速エッチングにより、薄い最下部の銅箔を含む露出した銅と、パターニングされたフォトレジスト領域にあった任意選択の最上部の銅箔とが除去される。スズでマスクされた銅は変化させない高速エッチングのステップで、露出した銅を除去した後に、任意選択でスズがエッチングされる。結果として生じるビアは、従来技術の処理によって生成されるビアよりも機械的に小さく、導電的に塞がれている。

多層基板または２層回路基板の内側層用のパターンおよび点ビアを形成するための標準的な線幅処理の処理ステップを示す断面図である。多層基板または２層回路基板の内側層用のパターンおよび点ビアを形成するための標準的な線幅処理の処理ステップを示す断面図である。多層基板または２層回路基板の内側層用のパターンおよび点ビアを形成するための処理ステップを示す断面図である。多層基板または２層回路基板の内側層用のパターンおよび点ビアを形成するための処理ステップを示す断面図である。多層微細線幅処理のための処理ステップを示す断面図である。多層微細線幅処理のための処理ステップを示す断面図である。触媒積層板を使用して多層基板または２層基板の内側層用のパターンおよびビアを形成するための処理ステップを示す断面図である。触媒積層板を使用する多層基板の微細線幅処理のための処理ステップを示す断面図である。

図１Ａは、厚さが約０．３ｍｉｌ（７．５μｍ）である任意選択の頂面箔１０４Ａおよび底面箔１０４Ｂを有する誘電体１０２の断面を示すものである。誘電体１０２は、補強繊維とエポキシ樹脂の混合物を含む。ガラス繊維織物の布地、炭素繊維、または他の繊維を含む様々な材料がプリプレグの繊維用に使用され得、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、ＰＴＦＥ（テフロン（登録商標））混合樹脂、または他の樹脂を含む種々の異なる材料が樹脂用に使用され得る。銅などの導体の堆積は、２つの異なるめっき技法を使用して遂行され得る。第１の無電解めっき技術では、樹脂と、銅イオンを引きつける触媒粒子とを混合することによって誘電体層が形成される。無電解の金属銅堆積の速度は電気めっきよりも遅いが、触媒粒子が露出したすべての表面ならびに銅が露出した表面において堆積が生じる。電気めっきは、プラス電圧を有する犠牲銅陽極を電解質槽に入れて利用し、めっきする表面をマイナス電圧に接続するので、銅堆積の速度がより速い。銅は、金属イオンとして、陽極から電解質を通って陰極の表面まで移動する。この例では、陰極の表面は銅めっきを必要とするＰＣＢである。電気めっきではすべての表面が共通電位を有する必要があり、このことは、一般的には、元からある銅箔を使用して、または露出した触媒粒子を有する誘電性の表面に、基板全体の連続した導電率が、陽極の銅ソースにとって必要な、基板の陰極としての使用を可能にするまで、無電解めっきする先行ステップによって達成される。無電解めっきは、電気めっきのための十分な表面導電性をもたらすために、０．０６ｍｉｌ（１．５μｍ）〜０．１２ｍｉｌ（３μｍ）の範囲にあり得る。

説明は無電解の銅形成のために触媒を使用する銅のビアおよびパターンの形成に導かれるが、本発明の範囲は、無電解めっきおよび電気めっきに適する他の金属に拡張され得ることが理解される。銅（Ｃｕ）の無電解めっき堆積用に選択される元素のパラジウム（Ｐｄ）が触媒として望ましいが、白金（Ｐｔ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、コバルト（Ｃｏ）、または銅（Ｃｕ）など、周期表の９族から１１族の遷移金属元素、または、他のこれらの化合物であって、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、スズ（Ｓｎ）など他の金属を含む、化合物、これらの混合物または塩が選択されてよく、それらのうち任意のものが触媒粒子として使用され得る。現在の候補リストは包括的なものではなく典型的なものであることが意図されており、当技術では銅イオンを引きつけるための他の触媒も使用され得ることが知られている。触媒積層板に用いるのに適切な本発明の一例では、触媒粒子は均一な触媒粒子である。触媒積層板を形成する本発明の別の例では、触媒粒子は、無機質粒子または数オングストロームの厚さの触媒金属でコーティングされた高温耐熱プラスチック粒子であり、それによって、非触媒内部粒子を封入する薄い触媒外表面を有する不均一な触媒粒子を形成する。この調合物は、最長の寸法が２５μｍの桁のものなど、より大きな触媒粒子にとって望ましいものであり得る。この調合物の不均一な触媒粒子は、無機充填剤、有機充填剤、または二酸化ケイ素（ＳｉＯ_２）などの不活性充填剤、カオリンなどの無機粘土類、または気相堆積もしくは化学析出などによって充填剤の表面に吸着されたパラジウムなどの触媒を用いて表面にコーティングされた高温プラスチック充填剤を含むことができる。触媒粒子が無電解めっきの助けになる望ましい特性を有するためには、触媒のごく少数の原子層のみが必要とされる。

不均一な触媒粒子の形成の一例では、（有機または無機の）充填剤の槽が、２５μｍ未満のサイズの粒子を含むようにサイズによって分類され、これらの分類された無機粒子がタンクにおける水槽に混合され、撹拌されて、次いで、ＰｄＣｌ（または他の触媒の銀の塩など何らかの他の触媒）などのパラジウム塩が、ＨＣｌなどの酸およびヒドラジン水和物などの還元剤とともに導入され、それによって、この混合物は金属Ｐｄに還元され、無機粒子をコーティングして、充填剤上にコーティングされた数オングストロームの厚さのＰｄをもたらし、それによって、均一なＰｄ金属粒子を使用する場合と比較して必要なＰｄの量が大幅に低減された、均一なＰｄ粒子の触媒特性を有する不均一な触媒粒子を生成する。しかしながら、数ｎｍの桁の非常に小さい触媒粒子については、均一な触媒粒子（純粋なＰｄなど）が望ましことがある。

例示の無機充填剤は含水アルミニウムフィロケイ酸塩などの粘土鉱物を含み、粘土鉱物は、鉄、マグネシウム、アルカリ金属、アルカリ土類、および他のカチオンの可変量を含有し得る。例示の無機充填剤のこの群は、二酸化ケイ素、珪酸アルミニウム、カオリナイト（Ａｌ_２Ｓｉ_２Ｏ_５（ＯＨ）_４）、ポリケイ酸塩、またはカオリンもしくはチャイナクレー群に属する他の粘土鉱物を含む。例示の有機充填剤は、ＰＴＦＥ（テフロン（登録商標））および高温耐性を有する他のポリマーを含む。

パラジウム塩の例には、ＢｒＰｄ、Ｃｌ_２Ｐｄ、Ｐｄ（ＣＮ）_２、Ｉ_２Ｐｄ、Ｐｄ（ＮＯ_３）_２・２Ｈ_２Ｏ、Ｐｄ（ＮＯ_３）_２、ＰｄＳＯ_４、Ｐｄ（ＮＨ_３）４Ｂｒ_２、Ｐｄ（ＮＨ_３）４Ｃｌ_２Ｈ_２Ｏがある。本発明の触媒粉末は、不均一な触媒粒子（たとえば無機充填剤粒子の上にコーティングされた触媒材料）、均一な触媒粒子（元素パラジウムなど）、ならびに（無機充填剤の群から選択された）非触媒粒子の混合物を含有し得る。

触媒の中では、相対的な経済性、入手の可能性、および機械的性質のためにパラジウムが望ましい触媒であるが、他の触媒が使用されてもよい。

樹脂は、ポリイミド樹脂、エポキシとシアニドエステル（高温における硬化をもたらす）の混合物、またはコーティング中の選択可能な粘度および冷却後の熱硬化性を有する何らかの他の適切な樹脂調合物でよい。たとえば燃焼性規格に準拠するため、またはＦＲ−４またはＦＲ−１０などの標準的なＦＲシリーズのプリプレグのうち１つとの互換性を持たせるために、難燃剤が添加されてよい。高速電気回路に関するさらなる要件には、比誘電率ε（誘電率）（誘電体上に形成される伝送ラインの特性インピーダンスを支配し、大抵の場合約４である）および損失正接δ（距離に対する周波数依存のエネルギー吸収の指標である）があり、損失正接は、誘電体が、信号の振幅を、伝送ラインの長さの計算可能な望ましくない量（ｄＢ／ｃｍ）だけ低減するように高周波電界と相互作用する様子の指標である。樹脂は、サイズについて分類された触媒粒子と混合される。調合物の一例では、触媒粒子は、均一な触媒粒子（金属パラジウム）または不均一な触媒粒子（無機粒子または高温プラスチック上にコーティングされるパラジウム）のうち少なくとも１つを含み、どちらの調合物についても、触媒粒子は、望ましくは最大でも２５μｍ未満の範囲にあり、５０％の粒子のサイズ計数が、１２〜２５μｍ、または１〜２５μｍの範囲、または２５μｍ未満である。これらは例示の触媒粒子サイズの実施形態であり、本発明の範囲を限定するように意図されたものではない。実施形態の一例では、（均一または不均一な）触媒粒子のサイズは１〜２５μｍの範囲内にある。本発明の別の例では、金属パラジウムを粒子にすりつぶし、結果として生じた粒子を、２５μｍよりも小さいすべての触媒粒子を選択するように２５μｍの矩形の開口を有するメッシュのふるいを通すことによって均一な触媒粒子が形成され、すりつぶし動作が、最小の寸法方向における粒子のアスペクト比を決定する。望ましいアスペクト比は２：１未満であるが、この例の実施形態についてはこの範囲に限定されず、触媒粒子は不均一または均一な触媒粒子でよい。別の例では、触媒樹脂混合物１０６は、プリプレグ樹脂に、重さの割合で、たとえば樹脂の重さに対する重さの割合で実質的に樹脂の１２％の触媒粒子などの均一または不均一な触媒粒子を混合することによって形成される。あるいは、樹脂混合物における触媒粒子の重さの割合は、樹脂の総重量に対して触媒粒子の重さが８〜１６％の範囲内にあってよい。他の配合比も使用され得ることが理解され、より小さい粒子を使用するのが望ましいであろう。本発明の一例では、触媒粒子密度は、触媒粒子の間に約３μｍ〜５μｍの桁の平均距離を与えるように選択される。

図１Ａにおいて、誘電体１０２は最上部の箔１０４Ａおよび最下部の箔１０４Ｂに面する。図１Ｂは、レーザ穴あけ処理を示し、これにより、銅１０４および誘電体１０２を底面１０４Ｂに到達するまで融除する（蒸発させる）ために箔１０４Ａおよび誘電体１０２の温度を十分に上昇させる、レーザからのものなど高出力の光エネルギーを印加することによって、開口１０６が形成される。後続の電気めっきを成功させるための、レーザ穴あけの一般的なアスペクト比（ビアの深さを直径で割ったもの）は、０．５〜１．０の近似範囲にある。図１Ｂにおけるレーザ穴あけ１０６の目的は、次に第１の箔１０４Ｂから第２の箔１０４Ａまで相互接続パターンを形成する際に使用する小さい寸法のビアをもたらすことである。箔１０４Ｂの厚さはパターン幅に関連し、箔１０４Ａ、１０４Ｂが厚いほど、結果として生じるパターンがより広くなり、パターンが広いほど、後続のパターンをトレースするステップ中に使用されるドライフィルムがより厚くなる。薄い銅箔１０４Ｂに対する要求の意図は、最下部の銅箔１０４Ｂがレーザ穴あけステップ１０６に耐えるための十分な厚さを有するという熱放散要件である。それゆえに、第１の銅表面１０４Ｂの厚さは、最下部の銅箔１０４Ｂを突き破らないように穴１０６のレーザ穴あけに耐えるために必要な最小厚さによって管理され、これによって、結果として生じるパターンの線幅や間隔の狭さも制限される。

表面の銅および下にある誘電体を除去するための穴およびビアの穴あけは、レーザアブレーションによるものでよく、触媒プリプレグの温度は、触媒プリプレグが蒸発するまで即座に上昇される。融除されるプリプレグ材料に対して、紫外線（ＵＶ）波長など、この光波長の低い反射率および高い吸収を有する波長のレーザを使用するのが望ましいであろう。そのようなＵＶレーザの例にはＵＶエキシマレーザまたはイットリウムアルミニウムガーネット（ＹＡＧ）レーザがあり、輪郭が明確な側壁を伴う正確な機械的深さのチャネルを形成するための細いビーム直径および高い有能電力のために、これもまた優れた選択肢である。

非触媒積層板については、穴をあけられたビアは、無電解めっきを可能にするための「スミア除去」として知られている触媒表面処置を受けてよい。図の一般的なスミア除去処理は、積極的な酸化によって残留物を除去するための過マンガン酸塩処置、過マンガン酸塩を中和する中和剤処置、無電解銅めっきを可能にするためのパラジウムなど表面触媒の適用を含み、その後、無電解めっきのステップによって、最上部の銅箔と最下部の銅箔の接続性のためにビアおよびスルーホールの表面を銅でコーティングすることが可能になる。あるいは、触媒誘電体を形成するために誘電体の樹脂に対して触媒粒子が添加されてよく、それに対して、洗浄動作のみで、ドリル穴が無電解めっきされ得る。

図１Ｃは、後続の無電解めっきステップの完了を示すものである。無電解めっきの厚さ１０８は、図１Ｅに示される後続の電気めっき動作のために、穴をあけられたビア１０６を均一にコーティングし、箔層１０４Ａおよび１０４Ｂに電気的接続性をもたらすのに最低限必要なものである。

図１Ｄはパターニングのステップを示し、それによって頂面１０４Ａ上にレジスト１１０Ａが与えられ、底面１０４Ｂにブランケットレジスト１１０Ｂが与えられる。図１Ｄの１１０Ａおよび１１０Ｂまたは図２Ｆの２１０Ａおよび２１０Ｂといったレジスト（光エネルギーに露光することによって形成されるパターン用のフォトレジストとしても知られている）またはマスク（所望のパターンを形成する機械的バリア）は、液状フォトレジスト、ドライフィルムフォトレジスト、金属マスク、または周囲の露出した銅のエッチング速度と比較して低いエッチング速度を有する他のマスキング材料でよい。フォトレジストの厚さは、一般的には、エッチングによる銅の除去が、エッチングの終端において十分なレジストを残すように、銅／フォトレジストのエッチング選択比を基に選択される。一般的なドライフィルムの厚さは０．８〜２．５ｍｉｌ（２０〜６４μｍ）の範囲にあり、ドライフィルムの厚さは、仕上がったパターンのライン（パターン幅）／スペース（パターン間の間隔）の分解能に相応して選択される。たとえば、１〜１．５ｍｉｌのパターンのライン／スペース要件用には０．８ｍｉｌのドライフィルムの厚さが使用されてよく、１．１〜２ｍｉｌのパターンのライン／スペース要件用には１．２ｍｉｌのドライフィルムが使用されてよく、１．７５〜２．５ｍｉｌのパターンのライン／スペース要件用には１．５ｍｉｌのドライフィルムが使用されてよい。ステップ１Ｅに示されるように電気めっきが生じるとき、露出した銅領域のみが銅堆積１１２を受け取り、銅堆積１１２は、「点ビア」として知られているものを形成する（続いてそこにパターンが形成される）。

図１Ｆは第１の平滑化ステップの結果を示し、それによって、過剰な銅およびフォトレジストが、元の層１１４から新規の平坦なレベルまで部分的に除去され、点ビア１１２−１の高さがレジスト１１０Ａ−１とともに低減された。表面平滑化は、様々なやり方で、たとえば平坦な表面上に４２０〜１２００のグリット研磨材を軽い圧力で与え、基板と平坦な表面の間に直線状または回転状の動揺を与えることで研削動作をもたらすことによって達成され得る。化学処理を使用する摩砕もしくは機械加工、機械的処理、または平坦な表面を形成するための他の方法を含む、表面を平坦にするための他の方法が使用され得る。この処理が意図するのは点ビアの形成のみであるため、底面レジスト１１０Ｂは平滑化されない。

図１Ｇはレジストを取り除くステップを示し、図１Ｆのレジスト１１０Ａ−１および１１０Ｂが溶剤またはプラズマアッシング処理を使用して除去される。

図１Ｈは第２の平滑化ステップを示し、図１Ｇの高みの点ビア領域１１２−１が箔表面１０４Ａまで平坦化される。ステップ１Ｆの中間の平坦化を遂行する理由は、金属およびフォトレジストを箔表面１０４Ａ上まで研削してしまうのを防止するためである。この２ステッププロセスの平坦化を遂行することにより、第１の平坦化１Ｆは均一な表面をもたらし、図１Ｈの最終的な平坦化の間に除去するべき材料をより少なくする。

図１Ｉはスルーホール１１６をあけるステップを示し、この後に、穴１１６の内側表面に銅を堆積する図１Ｊの無電解めっきのステップと、片面または両面にパターンレジスト１１８を与えるステップ１Ｋと、めっきしたスルーホール１２０の露出した銅表面および内側の表面に（単一の電極をもたらす最上部のブランケット層および最下部のブランケット層の露出した電気めっき用の銅に頼って）パターンを形成する電気めっきのステップ１Ｌとが続く。電気めっきされた露出銅領域には、次に、レジストによって覆われていないあらゆる露出した銅を覆うエッチングレジストとして薄層がスズめっきを受ける。

図１Ｍは、ビア１２０に対する相互接続パターン（図示せず）を形成するために使用され得るレジスト１１８を取り除いた後の基板を示すものである。この時点において、ビア１２０は、表面１０４Ａおよび１０４Ｂ上に、スズめっきされた（それによって塩化アンモニウムまたは硫酸アンモニウムなどのアンモニアベースの銅腐食液に対して耐性がある）表面領域および比較的薄い露出した銅無電解めっき堆積（および下にある箔）を有し、これらはアンモニアベースの腐食液などの銅腐食液を使用してエッチングされ、図１Ｎに示される結果がもたらされる。スズの薄い堆積も硝酸などの腐食液を使用するエッチングで除去され、銅パターン（図示せず）およびスルーホールが、図１Ｎに示されるビアとして残される。

図２Ａ〜図２Ｊは、３．５ｍｉｌの桁の直径の（任意選択で２〜５ｍｉｌの範囲の）ビアおよび約１ｍｉｌの幅で１ｍｉｌの間隔の桁のパターンを形成するための代替処理を示すものであり、これらは、一連の図１Ａ〜図１Ｎに示されたステップの約３ｍｉｌの線幅能力に対して大幅に改善されており、必要なステップの数も減少されている。図２Ａは、最上部の薄箔２０４Ａおよび薄箔２０４Ａを保護する裏打ち箔２０３とともに積層された誘電体２０２を示すものである。同様に、薄い最下部の箔２０４Ｂは、薄い裏打ち箔２０４Ｂと密接に接触する取り外し可能な裏打ち箔２０５とともに誘電体２０２の上に積層される。薄い最上部の箔２０４Ａおよび薄い最下部の箔２０４Ｂは厚さ約０．１２〜０．１５ｍｉｌ（３〜４μｍ）であり、約０．７５ｍｉｌ（１８μｍ）の厚さを有するそれぞれの裏打ち箔２０３および２０５とともに層になる。最上部の裏打ち箔２０３は無電解めっきステップ２Ｅの前の任意のときに薄箔２０４Ａから除去されてよいが、最下部の裏打ち箔２０５は図２Ｃのレーザ穴あけステップにとって重要である。図２Ｂは図２Ａの詳細な領域２０７を示し、誘電体２０２、薄い最下部の銅箔２０４Ｂ、および比較的厚い裏打ち箔２０５が示されている。本発明の一例では、薄い最下部の箔２０４Ｂおよび裏打ち箔２０５はシートの形態で与えられ、最上部の箔２０４Ａおよび最下部の箔２０４Ｂを触媒誘電体２０２に対して機械的に取り付けるために、最上部の箔２０４Ａとともに、３５０〜４００°Ｆなど高温下で２００〜２５０ＰＳＩなどの圧力を触媒誘電体２０２に加えて積層される。積層板２０２に箔２０４Ａおよび２０４Ｂを接合するための積層ステップによって、図２Ｃのレーザ穴あけ動作中に薄箔２０４Ｂのための放熱板として働く裏打ち銅箔２０５の除去の容易さが変化することはない。

図２Ｃは、レーザアブレーションなどによる行き止まりのビア２０６の穴あけの結果、およびレーザアブレーションまたは機械的穴あけなどによるスルーホール２１６を示す。以前のように、レーザアブレーションまたは穴あけ動作による行き止まりのビアのアスペクト比は０．５〜１の近似範囲にあるべきである。図２Ｄは、最下部の薄箔２０４Ｂから裏打ち箔２０５を剥ぐことなどによって図２Ｃの最下の裏打ち箔２０５を除去した後の回路基板層を示すものである。図１Ｂのように、レーザアブレーションまたは穴あけ動作には非触媒積層板のための「スミア除去」作業が続いてよく、または、以前に説明されたように積層板自体が触媒でよい。いずれの方法も、レーザ、機械的手段、または化学的手段を使用する行き止まりの穴もしくはスルーホールの穴あけを保証するものであり、図２Ｅに示されるような無電解めっきをもたらす露出面の触媒材料を伴う開口をもたらす。

図２Ｅは無電解銅堆積の後の断面図を示すものであり、行き止まりのビア２０６、スルーホール２１６、ならびに銅箔２０４Ａおよび２０４Ｂの表面上に無電解の銅２１７が堆積されている。

図２Ｆはパターニングされたフォトレジスト２１０Ａおよび２１０Ｂを与えた後の断面図を示すものであり、レジストのない領域が、パターンが形成されることになる領域である。

図２Ｇは、レジストによる隠蔽のないすべての露出した銅領域に銅を堆積する電気めっきステップ後の断面図を示すものであり、ビアと、ドリル穴壁と、パターニングされたフォトレジストによって覆われていないあらゆる他の銅パターン領域とを含む。

図２Ｈはスズめっきのステップであり、それによって、あらゆる露出した銅領域が薄いスズめっきを受け、これが後続の銅エッチングステップ中にエッチングレジストとして働く。

図２Ｉはレジストを取り除いた後の断面図を示し、図２Ｊは、露出した銅（図２Ｈのステップにおいてスズでコーティングされなかった領域）をエッチングし、露出したスズをエッチングして、点ビア２２０、パターン、およびめっきされたスルーホール２１６を残して完成した回路基板層を示すものである。

図２Ｊの２層基板をもたらす処理は、単一層のためのビアが０．５対０．１のアスペクト比を有する「積み重ねられたビア」として知られている構造を伴う多層基板を形成するように拡張され得、それぞれの連続した層のビアが、それぞれの前の層のビアに対して軸方向に同心であり、必要な数だけの層にわたって接続性をもたらす。図３Ａ〜図３Ｈは、中央コア３０４から多層回路基板を形成するための追加の処理ステップを説明するものである。

図３Ａは、図２Ｊのコアに対応する２層コア３０４を示し、充填されたビアおよびパターンが存在する。新規の最上層３０２は最上部の箔３１０を有する誘電体３０８を備え、新規の最下層３０６は誘電体３１２および最下部の箔３１４を付加されている。これらは、裏打ち箔を除去された薄箔も含み得る。図３Ｂは、新規の最上層３０２と、新規の最下層３０６と、レーザ穴あけされたビア３２０、３２２、３２４、３２６とを示すものであり、図３Ｃが示すビアの内表面３２８が有する露出した触媒粒子は、（穴をあけられたビアの内側の表面に触媒粒子を付加する）スミア除去動作、または新規の最上層誘電体３０２および新規の最下層誘電体３０６の触媒粒子を露出させるステップ３Ｂの穴あけ動作によるものである。

図３Ｄは無電解めっき堆積３３０を示し、図３Ｅは新規の最上層および新規の最下層に対するパターンレジスト３４０の追加を示す。図３Ｆは充填されたビアおよびパターンを形成する電気めっき堆積３４２の結果を示し、図３Ｇはレジスト３４０が取り除かれた結果を示す。図３Ｈは最終結果の４層基板を示し、積み重ねられたビアが互いに上と下で接続され、層３４２、３３０および３１０によってビアおよびパターンが形成され、これらは図面では別個に示されているが、単一の均一な電気層として働く。図３Ａ〜図３Ｈの処理ステップは、それぞれの繰り返しにおいて２つの層を追加するように反復的に繰り返されてよく、最後にもたらされる図３Ｈのステップは、次の図３Ａ〜図３Ｈから始まる処理の繰り返しのための新規のコアとして扱われる。パターン対誘電体の厚さの相対スケールは、構造の理解における明瞭さのために誇張されている。

図４Ａ〜図４Ｊは、セミアディティブ法を使用して形成された内部コア回路層の断面図を示し、最上層パターンは、触媒積層板の表面にチャネルが形成されていなければ触媒粒子を除外する樹脂リッチ表面の特性を有する触媒積層板基板４０２を使用して形成されている。触媒粒子は、各表面の下の除外深さより下の触媒積層板において全体的に均一に分布している。図４Ａにおいて、触媒積層板の頂面は露出しており、触媒積層板の底面は薄箔４０４Ｂおよび銅から形成された厚い裏打ち箔４０５を有し、薄箔４０４Ｂは触媒積層板４０２に対して積層され、厚い裏打ち箔４０５は図２に関して以前に説明されたように放熱能力をもたらす。図４Ｂの詳細４０７は、触媒積層板４０２、薄箔４０４Ｂ、および厚い裏打ち箔４０５を示し、これらは、以前に図２Ｂに関して説明されたようなそれぞれの寸法を有する。ステップ４Ｃはレーザ穴あけされた穴４０６およびスルーホール４１６を示し、穴あけされた開口によって触媒積層板４０２の触媒粒子が露出され、後にパターンを形成するチャネル４０７が頂面に形成されており、チャネル４０７は、触媒積層板の本来の表面には触媒粒子除外深さより下まで存在しない下にある触媒粒子を露出するのに十分に深いものである。ビア開口４０６は、後に、市販のエチレンジアミン四酢酸（ＥＤＴＡ）処理など「高速の無電解銅」堆積処理または図２Ｇにおいて説明された電気めっき処理ではなく、硫酸銅、ホルムアルデヒド、および水酸化ナトリウムを利用する処理を使用して銅で充填される。このため、ビア開口４０６は、ビアが高速の無電解銅処理を使用して充填され得るように、より小さく、約２．５〜３ｍｉｌの直径である。図２Ｃにおいて説明されたように、ビア４０６のレーザ穴あけ中に薄い最下部の箔４０４Ｂへの侵入を防止するために、ビアのレーザ穴あけ中に裏打ち箔４０５が放熱板として働く。ビア４０６が形成された後、図４Ｄに示されるように裏打ち箔４０５が除去される。

図４Ｅは、ＥＤＴＡ処理など高速の無電解銅槽の結果を示し、頂面チャネル４０７、スルーホール４１６の内表面および内部容量、ならびに薄い銅箔４０４Ｂは、銅堆積４１７を受け取る。ビア開口４０６もこのステップ中に充填される。

図４Ｆは、パターニングされた最下部側レジスト４１０と、銅パターンおよびビアが望まれる領域を覆うブランケットの最上部側レジスト４１１との塗布を示すものである。次に、図４Ｇにおいて、露出した銅表面がエッチングされ、他の領域はドライフィルム４１０および４１１などのレジストによって保護される。ステップ４Ｈにおいてレジストを取り除いた後に両面のコアが完成し、箔導体４０４Ｂと、無電解めっきされた領域４１７と、充填されたビア４０６とが、均一な銅パターンおよび充填されたビアを形成し、それによって、仕上がったコアが形成され、これは、図５Ａ〜図５Ｃまたは図３Ａ〜図３Ｈに示されるようにさらに積層され得る。

図５Ａ〜図５Ｃは、図２Ａ〜図２Ｊまたは図４Ａ〜図４Ｊの処理を使用して形成され得るコア５０４に対して積層される外側層として触媒積層板５０８および５１０を使用する類似の多層処理ステップを示す。

図５Ｂは図５Ａの積層板を示すものであり、パターンが望まれる領域における表面層を除去することによって触媒積層板の頂面および底面にチャネル５１２が形成されている。任意選択で、各ビア５２０、５２２、５２４、および５２６のまわりの材料の環状リングが除去される。表面物質はレーザアブレーションによって除去されてよく、触媒プリプレグ５０８および５１０の温度は触媒プリプレグが蒸発するまで即座に上昇され、周囲のプリプレグを構造的に変化させることなく、下にある触媒粒子を露出させる。融除されるプリプレグ材料に対して、紫外線（ＵＶ）波長など、この光波長の低い反射率および高い吸収を有する波長のレーザを使用するのが望ましいであろう。そのようなＵＶレーザの例にはＵＶエキシマレーザまたはイットリウムアルミニウムガーネット（ＹＡＧ）レーザがあり、輪郭が明確な側壁を伴う正確な機械的深さのチャネルを形成するための細いビーム範囲および高い有能電力のために、また優れた選択肢である。例示のレーザは０．９〜１．１ｍｉｌ（２３〜２８μｍ）の直径幅の材料を除去し得、その深さは、レーザパワーおよび表面にわたる動きの速度によって調節される。チャネル５１２および関連する環状リングを形成するための別の表面除去技術にはプラズマエッチングがあり、これは局所的に行われ得、あるいは表面層５０８または５１０からプラズマを除外する、触媒プリプレグのプラズマエッチング速度と比較して低いエッチング速度を有するドライフィルムフォトレジストまたは他のマスク材料などの、パターニングされたマスクを用いて表面を下処理することによって行われ得る。フォトレジストの厚さは、一般的にはエポキシ／フォトレジストのエッチング選択比を基に（硬化したエポキシをプラズマエッチングによって所望の深さまで除去し、エッチングの終端には十分なフォトレジストを残すように）選択され、または、電気めっきマスクとしてフォトレジストが使用される場合には、厚さは所望の堆積厚さに従って選択される。一般的なドライフィルムの厚さは０．８〜２．５ｍｉｌ（２０〜６４μｍ）の範囲内にある。樹脂リッチ表面をエッチングするのに適するプラズマは、窒素（Ｎ）などの不活性ガスと混合された酸素（Ｏ）プラズマとＣＦプラズマの混合物を含み、または反応性ガス用の搬送ガスとしてアルゴン（Ａｒ）が添加されてよい。マスクパターンはまた、ドライフィルムマスク、金属マスク、または開口を有する何らかの他のタイプのマスクを用いて形成され得る。機械的マスクが使用される場合、エッチングレジストは、フォトリソグラフィ、スクリーン印刷、ステンシル、スキージ、またはエッチングレジストを与える何らかの方法のうち任意のものを使用して与えられ得る。プリプレグの表面層を除去するための別の方法には、直線運動または回転運動の切削工具などの機械的研削がある。この例では、プリプレグは真空めっきチャックにしっかりと取り付けられて、回転カッタ（または可動の真空めっきに対して固定されたカッタ）が、ガーバーフォーマットフォトファイルのｘｙ座標の対によって定義されるものなどのパターンを定義するパターンを移動してよい。表面物質を除去するステップの別の例では水切削工具が使用され得、摩耗性粒子を一緒に運ぶ噴射水が表面に衝突することにより、表面の下の材料を除去して、下にある触媒粒子を露出させ得る。これらの方法のうち任意のものが、表面材料を除去して、望ましくは表面より下の触媒粒子を露出させる除外深さの下に延在するチャネルとともに、触媒誘電体５０８および５１０の中にチャネル５１２を形成するために、別個に、または組み合わせて使用され得る。それゆえに、最小のチャネル深さは、下にある触媒粒子を露出させるのに必要な深さであり、これは本発明者らによる米国特許第９，７０６，６５０号によって形成されたものなど硬化された触媒プリプレグの特性である。触媒材料が除外深さより下の硬化されたプリプレグを通じて均一に分散しているので、最大のチャネル深さは、触媒積層板５０８、５１０の織り繊維（ガラス繊維など）の織物の深さによって制限され、このことにより、繊維が折れて無電解めっき用に意図されたチャネルに再堆積する可能性があり、またはそうでなければ後続の処理ステップの妨げになる傾向があるので、チャネル洗浄が複雑になる。一般的なチャネル深さは１ｍｉｌ（２５μｍ）〜２ｍｉｌ（５１μｍ）である。表面材料を除去した後にチャネル５１２を形成するための最後のステップは、除去された材料のあらゆる粒子を一掃することであり、これは、超音波洗浄、界面活性剤と混合された水のジェット、またはチャネル５１２の周辺の表面材料を除去することのない何らかの他の洗浄手段を使用して達成され得る。

次に、ビア５２０、５２２、５２４、５２６が、後のステップの高速無電解めっきによってビア開口を充填することができるように、レーザ穴あけなどによって、望ましくは２．５〜３ｍｉｌなどの小口径の穴をあけられ、除外深さの下まで触媒積層板の表面層を除去するために、レーザアブレーション、水切断、プラズマエッチングまたは何らかの他の方式などによってチャネル５１２が形成される。ステップ５Ｃにおいて無電解めっきが遂行され、触媒積層板５０８、５１０から表面材料が除去された領域に銅５３０を堆積し、それによって、チャネル５１２の導電パターン５３０、ビア５２０、５２２、５２４、および５２６の内表面を形成し、追加された層５０２および５０６の外表面へのビア開口を充填する。図５Ａ〜図５Ｃの処理ステップは、それぞれの繰り返しにおいて２つの層を追加するように反復的に繰り返されてよく、最後にもたらされる図５Ｃのステップは、次の図５Ａ〜図５Ｃから始まる処理の繰り返しのための新規のコアとして扱われる。

本発明はいくつかの異なるやり方で実施され得る。図３Ａ〜図３Ｈのコア（中央）回路層３０４または図５Ａ〜図５Ｃのコア（中央）回路層５０４は、図２Ｊの触媒積層板もしくは非触媒積層板２０２または図４Ｊの触媒積層板のいずれかに由来し得ることが理解される。図２Ｊまたは図４Ｊのいずれかのコア回路層から始めて、図３Ａ〜図３Ｈの無電解めっき方法および電気めっき方法または図５Ａ〜図５Ｃの無電解めっき方法を使用して、外側層が区別なく追加され得る。

本明細書では、「ｍｉｌ」は０．００１インチと理解され、「約」は１／４〜４倍を意味し、「実質的に」は１／２〜２倍を意味するものと理解される。値の「１桁分」は、０．１倍の値から１０倍の値までの範囲を含む。「ｍｉｌ」は０．００１インチと理解される。

プリント回路基板製造にとって一般的な特定の後処理動作は示されておらず、新規の処理に従って生成された基板上で従来技術の方法を使用して遂行され得る。そのような動作は、はんだ流れを改善するためのスズめっき、導電率を改善して腐食を低減するための金フラッシュ、はんだマスク動作、基板上のシルクスクリーン情報（部品番号、参照記号など）、仕上がった基板を記録すること、またはブレークアウェイタブを与えることなどを含む。

１０２誘電体
１０４銅
１０４Ａ頂面箔、最上部の箔、第２の箔、箔層、頂面、箔表面
１０４Ｂ底面箔、最下部の箔、底面、第１の箔、第１の銅表面、箔層、底面
１０６触媒樹脂混合物、開口、レーザ穴あけ、レーザ穴あけステップ、穴、ビア
１０８無電解めっきの厚さ
１１０Ａレジスト
１１０Ａ−１レジスト
１１０Ｂレジスト、ブランケットレジスト、底面レジスト
１１２銅堆積
１１２−１点ビア、高みの点ビア領域
１１４元の層
１１６スルーホール、穴
１１８パターンレジスト
１２０スルーホール、ビア
２０２誘電体、積層板
２０３裏打ち箔、積層板
２０４Ａ最上部の薄箔、銅箔
２０４Ｂ最下部の箔、銅箔
２０５裏打ち箔
２０６行き止まりのビア
２０７詳細な領域
２１０Ａフォトレジスト
２１０Ｂフォトレジスト
２１６スルーホール
２１７無電解の銅
２２０点ビア
３０２新規の最上層、最上層誘電体
３０４中央コア、２層コア、コア（中央）回路層
３０６新規の最下層、最下層誘電体
３０８誘電体
３１０最上部の箔、層
３１２誘電体
３１４最下部の箔
３２０ビア
３２２ビア
３２４ビア
３２６ビア
３２８ビアの内表面
３３０無電解めっき堆積、層
３４０パターンレジスト
３４２電気めっき堆積、層
４０２触媒積層板、触媒積層板基板
４０４Ｂ薄い銅箔、薄箔、箔導体
４０５厚い裏打ち箔
４０６ビア開口、穴、ビア
４０７チャネル、頂面チャネル
４１０最下部側レジスト、ドライフィルム
４１１最上部側レジスト、ドライフィルム
４１６スルーホール
４１７無電解めっきされた領域、銅堆積
５０２追加された層
５０４コア、コア（中央）回路層
５０６追加された層
５０８触媒積層板、触媒プリプレグ、表面層
５１０触媒積層板、触媒プリプレグ、表面層
５１２チャネル
５２０ビア
５２２ビア
５２４ビア
５２６ビア
５３０導電パターン、銅

Claims

積層板に接合された最下部の薄箔と、前記最下部の薄箔に隣接した比較的厚い裏打ち箔と、任意選択の薄い最上部の箔とを有する前記積層板上に微細ピッチ点ビアを形成するための方法であって、
前記積層板の頂面から前記最下部の薄箔まで行き止まりのビアをレーザ穴あけし、任意選択で前記積層板、前記最下部の薄箔、および前記裏打ち箔を通るスルーホールも穴あけするステップと、
前記裏打ち箔を除去するステップと、
前記レーザ穴あけされたビアおよび穴あけされた穴の表面を触媒で処置するステップと、
前記任意選択の最上部の箔表面および最下部の箔表面と、前記ビアの内表面と、前記任意選択であけられたスルーホールの内表面とを無電解めっきするステップと、
前記頂面および底面に、パターニングされたレジストを与えるステップと、
前記パターニングされたレジストより下のレベルまで銅が堆積するまで、前記回路基板に電気めっきするステップと、
前記回路基板の露出した銅領域をスズめっきするステップと、
前記パターニングされたレジストを取り除くステップと、
前記露出した銅領域を下にある前記積層板まで高速エッチングするステップと、
任意選択で前記スズめっきをエッチングするステップとを含む方法。
前記最下部の薄箔または前記任意選択の最上部の薄箔が約０．１２ｍｉｌ〜０．１５ｍｉｌの厚さの銅箔である、請求項１に記載の方法。
前記レーザで穴あけされたビアの直径が５ｍｉｌ未満である、請求項１に記載の方法。
前記無電解めっきおよび前記電気めっきが銅を堆積する、請求項１に記載の方法。
前記触媒が、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、コバルト（Ｃｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはスズ（Ｓｎ）のうち少なくとも１つである、請求項１に記載の方法。
前記レーザ穴あけされたビアおよび前記穴あけされた穴の前記表面を触媒で処置する前記ステップが、前記レーザ穴あけステップ中に露出された触媒粒子を有する誘電体を含む、請求項１に記載の方法。
前記無電解めっきのステップが、前記最下部の薄箔または前記任意選択の最上部の薄箔の上に約０．０６ｍｉｌ〜０．１２ｍｉｌの厚さの銅を堆積する、請求項１に記載の方法。
前記パターニングされたレジストが、光学的に露出したドライフィルムである、請求項１に記載の方法。
前記高速エッチングのステップが、塩化アンモニウムまたは硫酸アンモニウムのうちの少なくとも１つを含むアンモニウムベースの腐食液を使用する、請求項１に記載の方法。
最下部の薄箔が接合された触媒積層板と、前記最下部の薄箔に与えられた取り外し可能な比較的厚い裏打ち箔と、任意選択の最上部の箔とを備える回路基板上に、ビアおよびパターンを形成するための方法であって、前記触媒積層板は、穴あけされている表面上の無電解めっきを可能にする触媒の粒子を備え、前記方法が、
前記触媒積層板の頂面から前記最下部の薄箔まで、前記最下部の薄箔に侵入しない行き止まりのビアをレーザ穴あけし、任意選択で前記積層板、前記最下部の薄箔、および前記最下部の裏打ち箔を通るスルーホールも穴あけするステップと、
前記最下部の裏打ち箔を除去するステップと、
前記最下部の薄箔と、任意選択の最上部の箔と、ビアの表面と、スルーホールの表面とに無電解めっきして、電気的に連続した導電層を形成するステップと、
前記頂面および底面に、パターニングされたレジストを与えるステップと、
露出した銅領域内で前記パターニングされたレジストより下のレベルまで銅が堆積するまで、前記回路基板を電気めっきするステップと、
前記回路基板の前記露出した銅領域をスズめっきするステップと、
前記パターニングされたレジストを取り除くステップと、
前記電気めっきされた銅および下にある薄箔が除去されるまで、前記露出した銅領域をエッチングするステップと、
任意選択で前記スズめっきをエッチングするステップと、
前記回路基板の前記頂面または前記底面に対して、任意選択で追加の誘電体層および箔層を積層するステップとを含む方法。
前記最下部の薄箔または前記任意選択の最上部の薄の厚さが約０．１２〜０．１５ｍｉｌである、請求項１０に記載の方法。
前記レーザ穴あけされたビアおよび穴あけされた穴の前記表面を触媒で処置する前記ステップが、前記レーザ穴あけステップ中に露出された触媒粒子を有する誘電体を含む、請求項１０に記載の方法。
前記触媒粒子が、パラジウム（Ｐｄ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、コバルト（Ｃｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはスズ（Ｓｎ）のうち少なくとも１つを含む、請求項１０に記載の方法。
前記レジストが、前記パターニングされたレジストを形成するように光学的に露出されたドライフィルムである、請求項１０に記載の方法。
内部コアと外側層の１つまたは複数の対とを有する多層基板を形成するための方法であって、
前記内部コアは、頂面に薄い最上部の箔が与えられている誘電体上に形成され、前記薄い最上部の箔の反対側の面が、任意選択で、比較的厚い取り外し可能な裏打ち箔を有し、前記誘電性の底面に、薄い最下部の箔が与えられ、前記薄い最下部の箔の反対側の面が、取り外し可能な比較的厚い裏打ち箔に接触しており、前記内部コアが、
前記誘電体を通して、前記薄い最下部の箔の深さまで、少なくとも１つのビアを、前記薄い最下部の箔に侵入させることなくレーザ穴あけし、任意選択で少なくとも１つのスルーホールを穴あけするステップであって、
前記レーザ穴あけされたビアおよび前記任意選択のスルーホールが露出した触媒粒子を伴う表面を有する、ステップと、
その後、露出した触媒粒子、前記最上部の薄い銅箔、および前記薄い最下部の銅箔に無電解めっきするステップと
その後、パターニングされたレジストを与えて、露出した銅領域および隠蔽された銅領域を生成するステップと、
その後、前記露出した銅領域に電気めっきするステップと、
その後、前記露出した銅領域にスズめっきするステップと、
その後、前記パターニングされたレジストを取り除くステップと、
その後、前記内部コアを、以前に隠蔽されていた銅領域から銅がエッチングされてなくなるまで高速エッチングするステップとによって形成され、
前記外側層の対は、前記内部コアの両側に誘電体層を与えることによって形成され、各誘電体層の前記反対側の面が薄箔を有し、それぞれの外側層の対について、
前記誘電体層を通して下にある銅層まで少なくとも１つのビアおよび任意選択のスルーホールをレーザ穴あけするステップであって、
前記レーザ穴あけされた穴が露出した触媒粒子を有する、ステップと、
前記露出した薄い銅箔および露出した触媒粒子を無電解めっきするステップと、
少なくとも１つの表面に対してパターニングされたレジストを与えるステップと、
前記露出した表面に電気めっきするステップと、
前記電気めっきされた領域上にスズをめっきするステップと、
前記パターニングされたレジストを取り除くステップと、
前記露出した銅を高速エッチングするステップとによって形成される、方法。
前記箔層のうち少なくとも１つの厚さが約０．１２〜０．１５ｍｉｌである、請求項１５に記載の方法。
前記外側層のビアのうちの少なくとも１つが、対応する内側層のビアの上に積み重ねられる、請求項１５に記載の方法。
前記エッチングがアンモニアベースの腐食液を用いて遂行される、請求項１５に記載の方法。
前記アンモニアベースの腐食液が塩化アンモニウムまたは硫酸アンモニウムのうち少なくとも１つを含む、請求項１８に記載の方法。
厚い裏打ち箔に隣接した薄箔が底面に積層されている触媒積層板を有する回路基板コアを形成するための方法であって、
前記触媒積層板の頂面に、前記薄箔に到達するが前記薄箔に侵入はしないビアを形成するステップであって、前記厚い裏打ち箔が、前記薄箔の溶融を防止するのに十分に厚いステップと、前記触媒積層板の前記頂面にパターンチャネルを形成するステップであって、前記パターンチャネルが、前記触媒積層板において下にある触媒粒子を露出するのに十分な深さを有する、ステップと、
前記厚い裏打ち箔を除去するステップと、
前記露出した触媒粒子を伴う領域における露出した銅表面および触媒積層板に無電解めっきするステップと、
前記頂面の全体に対してブランケットレジストマスクを与え、前記底面に対してパターニングされたレジストマスクを与えるステップと、
レジストマスクによって覆われていない前記底面の露出した領域をエッチングするステップと、
前記レジストマスクを取り除くステップとを含む方法。
充填されたビアおよびパターンを有する中央コアから多層回路基板を形成するための方法であって、
前記中央コアの各表面に触媒積層板を積層するステップと、
前記触媒積層板の外表面に、下にある触媒粒子を露出させるチャネルを形成するステップと、下にあるビアの軸と同心のビアも形成するステップであって、前記ビアが、前記触媒積層板に形成されて前記下にある充填されたビアを露出する、ステップと、
前記触媒積層板を無電解めっきすることにより、前記チャネルにパターンを形成するとともに前記触媒積層板の前記ビアを充填して、前記コアの充填されたビアと電気的に連続させるステップとを含む方法。