JP2004273516A - 配線板の製造方法 - Google Patents
配線板の製造方法 Download PDFInfo
- Publication number
- JP2004273516A JP2004273516A JP2003058332A JP2003058332A JP2004273516A JP 2004273516 A JP2004273516 A JP 2004273516A JP 2003058332 A JP2003058332 A JP 2003058332A JP 2003058332 A JP2003058332 A JP 2003058332A JP 2004273516 A JP2004273516 A JP 2004273516A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- forming
- insulating substrate
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 69
- 238000007747 plating Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 58
- 238000004080 punching Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 66
- 238000005530 etching Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003513 alkali Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010329 laser etching Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001988 toxicity Effects 0.000 description 1
- 231100000419 toxicity Toxicity 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮する。
【解決手段】絶縁基板の第１主面に第１導体膜を接着した状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する工程と、前記開口部が形成された絶縁基板の第２主面に第２導体膜を接着する工程と、前記第２導体膜を接着する工程の後、前記絶縁基板の第１主面側の表面全面に導電膜を形成する工程と、前記開口部形成工程で形成した開口部のうち、あらかじめ定めた開口部をめっきレジストで覆うマスキング工程と、前記第１導体膜上及び前記絶縁基板の開口部内にめっきを形成する工程と、前記第１導体膜をパターニングして第１導体パターンを形成する工程と、前記第２導体膜をパターニングして第２導体パターンを形成する工程と、前記めっきレジストを除去して、前記めっきレジストで覆われていた領域の前記導電膜を除去する工程とを備える配線板の製造方法。
【選択図】 図３
【解決手段】絶縁基板の第１主面に第１導体膜を接着した状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する工程と、前記開口部が形成された絶縁基板の第２主面に第２導体膜を接着する工程と、前記第２導体膜を接着する工程の後、前記絶縁基板の第１主面側の表面全面に導電膜を形成する工程と、前記開口部形成工程で形成した開口部のうち、あらかじめ定めた開口部をめっきレジストで覆うマスキング工程と、前記第１導体膜上及び前記絶縁基板の開口部内にめっきを形成する工程と、前記第１導体膜をパターニングして第１導体パターンを形成する工程と、前記第２導体膜をパターニングして第２導体パターンを形成する工程と、前記めっきレジストを除去して、前記めっきレジストで覆われていた領域の前記導電膜を除去する工程とを備える配線板の製造方法。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、配線板の製造方法に関し、特に、絶縁基板の両面に配線が設けられ、かつ、前記配線の一部が前記絶縁基板の開口部上を通る配線板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、フィルム状の絶縁基板の表面に導体パターン（配線）が設けられた配線板には、前記絶縁基板の両面に導体パターンが設けられた両面配線板がある。このとき、前記絶縁基板の各面に設けられた導体パターンは、前記絶縁基板に設けられたビアホール（ｖｉａ ｈｏｌｅ）やスルーホールなどの開口部に沿って設けたビアやめっきスルーホール（ＰＴＨ）により電気的に接続されている。
【０００３】
また、前記両面配線板には、例えば、前記絶縁基板に、前記ビアホールやスルーホールとは別の開口部が設けられており、前記導体パターンの一部が、前記絶縁基板の開口部上を通っている配線板がある。以下、前記絶縁基板に設けられた開口部のうち、前記ビアや前記めっきスルーホールを設けるための開口部を第１開口部と称し、それ以外の開口部を第２開口部と称する。
【０００４】
このとき、前記導体パターンのうち、前記絶縁基板の第２開口部上を通る部分は、例えば、前記配線板上に半導体チップを実装するときに、前記半導体チップの外部電極と電気的に接続される部分である。以下、前記導体パターンのうち、前記絶縁基板の開口部上を通っている部分を空中配線部と称する。
【０００５】
前記空中配線部を有する両面配線板の製造方法には、前記絶縁基板の第１主面側の導体パターンを形成した後、レーザエッチングにより、前記絶縁基板に前記第２開口部を形成し、前記絶縁基板の前記第１主面の裏面（第２主面）の導体パターンを形成する方法がある（例えば、特許文献１を参照。）。
【０００６】
前記特許文献１に記載された配線板の製造方法を簡単に説明すると、まず、ポリイミドテープなどの絶縁基板の両面に、銅箔などの導体膜を接着し、前記ビアやめっきスルーホールを形成して前記各導体膜を電気的に接続した後、前記導体膜の一方をパターニングして第１導体パターンを形成する。次に、前記第１導体パターンを形成した面から、例えば、炭酸ガスレーザを照射するレーザエッチングにより、前記絶縁基板に第２開口部（デバイスホール）を形成する。その後、もう一方の導体膜をパターニングして、前記空中配線部を有する第２導体パターンを形成する。
【０００７】
前記絶縁基板の第２開口部（デバイスホール）の形成方法には、前記特許文献１に記載されたような、レーザエッチングで形成する方法の他に、例えば、アルカリ性の溶液を用いたアルカリエッチングで形成する方法もあるが、前記アルカリエッチングの場合、適用できる絶縁基板の種類や寸法に制限がある、前記開口部の寸法安定性が低くなる、形状精度が低くなる、用いられる溶液の毒性が高いといった問題がある。
【０００８】
【特許文献１】
特開平１０−１２６７７号公報（第１図−第３図）
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、例えば、前記レーザエッチングにより前記絶縁基板の第２開口部（デバイスホール）を形成することで、アルカリエッチングで形成する時に生じる問題を解決することができるが、前記デバイスホールのように、広い領域を開口する場合には加工時間が長くなるという問題があった。
【００１０】
また、従来の配線板の製造方法の場合、加工時間が長くなる他、レーザ発振器の保守管理等のコストも高い。そのため、前記配線板の製造コストが上昇するという問題があった。
【００１１】
本発明の目的は、空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮することが可能な技術を提供することにある。
【００１２】
本発明の他の目的は、空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減することが可能な技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１５】
絶縁基板の第１主面に第１導体パターンを形成する工程と、前記絶縁基板の第１主面の裏面（以下、第２主面と称する）に、前記第１導体パターンと電気的に接続された第２導体パターンを形成する工程と、前記絶縁基板のあらかじめ定められた領域に開口部を形成する工程とを備え、前記第２導体パターン形成工程は、前記第２導体パターンの一部が前記絶縁基板に形成された開口部上を通るように形成する配線板の製造方法であって、絶縁基板の第１主面に第１導体膜を接着した状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する工程と、前記開口部が形成された絶縁基板の第２主面に第２導体膜を接着する工程と、前記第２導体膜を接着する工程の後、前記絶縁基板の第１主面側の表面全面に導電膜を形成する工程と、前記開口部形成工程６０１で形成した開口部のうち、あらかじめ定めた開口部をめっきレジストで覆うマスキング工程と、前記第１導体膜上及び前記絶縁基板の開口部内にめっきを形成する工程と、前記第１導体膜をパターニングして第１導体パターンを形成する工程と、前記第２導体膜をパターニングして第２導体パターンを形成する工程と、前記めっきレジストを除去して、前記めっきレジストで覆われていた領域の前記導電膜を除去する工程とを備える配線板の製造方法である。
【００１６】
前記手段によれば、例えば、ビアやめっきスルーホールといった層間接続用の導体を設ける開口部と、それ以外の、空中配線部を設けるための開口部を１つの工程で形成できる。そのため、前記配線板の製造にかかる時間を短縮することができる。
【００１７】
また、前記開口部を形成する工程は、金型を用いた打ち抜き加工で行うことができるので、例えば、前記特許文献１に記載されたような配線板の製造方法に比べて、配線板の製造にかかるコストを低減することができる。また、従来の、例えば、アルカリエッチングで開口部を形成する方法に比べても、開口部の寸法安定性や、製造上の安全性が高い。
【００１８】
また、前記導電膜を形成してから前記めっきレジストを形成し、めっきを行うことにより、前記めっきレジスト上に不要なめっきが形成されるのを防ぐことができる。そのため、前記めっきレジストの除去が容易であり、前記配線板を効率よく製造することができる。
【００１９】
また、前記開口部のうち、あらかじめ定められた開口部、言い換えると、空中配線部を形成するための開口部をめっきレジストで覆った状態で前記第２導体パターンを形成することにより、前記第２導体パターンの前記絶縁基板との接着面側がエッチングされるのを防ぐことができる。また、前記めっきレジストで覆われていた領域の前記導電膜は、非常に薄い膜なので、除去するときに前記第２導体パターンはほとんど影響を受けない。
【００２０】
また、前記導電膜を形成する工程は、例えば、ＤＰＳ（Ｄｉｒｅｃｔ Ｐｌａｔｉｎｇ Ｓｙｓｔｅｍ）や無電解めっきにより行う。
【００２１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２２】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２３】
【発明の実施の形態】
本発明の実施の形態を説明する前に、まず、本発明に関わる配線板の概略構成について説明する。
【００２４】
図１及び図２は、本発明に関わる配線板の概略構成を示す模式図であり、図１は空中配線部を有する配線板の一例を示す平面図、図２は図１のＡ−Ａ’線での断面図である。
【００２５】
本発明に関わる配線板は、例えば、図１及び図２に示すように、フィルム状の絶縁基板１の第１主面に第１導体パターン２が設けられ、前記絶縁基板１の第１主面の裏面（以下、第２主面と称する）に第２導体パターン３が設けられている。また、前記第１導体パターン２と前記第２導体パターン３は、例えば、図２に示したように、前記絶縁基板１に設けられた開口部（ブラインドビアホール）１Ａに沿って設けられたビア２Ｖにより電気的に接続されている。
【００２６】
また、前記絶縁基板１には、前記ビアホール１Ａとは異なる開口部１Ｂ（デバイスホール）が設けられており、例えば、前記第２導体パターン３の一部３Ａが、前記開口部１Ｂ上を通っている。以下、前記絶縁基板１に設けられた開口部のうち、前記ビアホール１Ａを第１開口部と称し、前記空中配線部３Ａが設けられた開口部１Ｂを第２開口部と称する。また、前記第２導体パターン３のうち、前記第２開口部１Ｂ上を通る部分３Ａを空中配線部と称する。
【００２７】
また、前記空中配線部３Ａは、例えば、前記配線板に半導体チップを実装したときに、前記半導体チップの外部電極と電気的に接続される部分である。またこのとき、前記空中配線部３Ａは、例えば、前記半導体チップの外部電極と接続するときに、前記絶縁基板１の第２開口部１Ｂ上で切断され、どちらか一方、あるいは両方が前記半導体チップの外部電極と接続される。
【００２８】
また、前記第１導体パターン２及び第２導体パターン３上には、図２に示したように、ソルダレジストなどの保護膜４、あるいは金めっきや錫めっきなどの機能めっき５が設けられている。
【００２９】
以下、図１及び図２に示した配線板を例に挙げ、その製造方法についての実施の形態を説明する。
【００３０】
（実施形態）
図３乃至図７は、本発明による一実施形態の配線板の製造方法を説明するための模式図であり、図３は製造方法の手順を説明するためのフロー図、図４（ａ）は開口部を形成する工程の断面図、図４（ｂ）は第２導体膜を貼り付ける工程の断面図、図５（ａ）は導電化処理を行う工程の断面図、図５（ｂ）はめっきレジストを形成する工程の断面図、図６（ａ）はビアを形成する工程の断面図、図６（ｂ）はパターニングを行う工程の断面図、図７（ａ）はめっきレジストを除去する工程の断面図、図７（ｂ）は導電膜を除去する工程の断面図である。なお、図４（ａ）乃至図７（ｂ）の各断面図は、図２に示した断面図と同じ断面を示しているものとする。
【００３１】
本実施形態の配線板の製造方法は、図３に示すように、絶縁基板の第１主面に第１導体膜が接着された状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する開口部形成工程６０１と、前記開口部形成工程６０１で開口部を形成した絶縁基板の第２主面に第２導体膜を貼り付ける導体膜貼付工程６０２と、前記絶縁基板の第１主面側の表面全面を導電化する導電化工程６０３と、前記開口部形成工程６０１で形成した開口部のうち、あらかじめ定めた開口部（第２開口部）をめっきレジストで覆うマスキング工程６０４と、前記第１導体膜上及び前記絶縁基板の開口部（第１開口部）内にめっきを形成するめっき工程６０５と、前記第１導体膜及び第２導体膜をパターニングして第１導体パターン及び第２導体パターンを形成するパターニング工程６０６と、前記めっきレジストを除去して、前記第２開口部の導電膜を除去する導電膜除去工程６０７と、保護膜及び機能めっきを形成する工程６０８とを有する。
【００３２】
本実施形態の製造方法を用いて、図１及び図２に示したような配線板を製造するときには、まず、前記開口部形成工程６０１を行い、図４（ａ）に示すように、フィルム状の絶縁基板１の第１主面１Ｃのみに第１導体膜２０１を接着しておき、前記第１開口部１Ａ及び第２開口部１Ｂを形成する。前記絶縁基板１には、例えば、厚さが５０μｍ程度のポリイミドテープを用いる。また、前記第１導体膜２０１には、例えば、厚さが１２μｍ程度の銅箔を用いる。またこのとき、図示は省略するが、前記絶縁基板１の第１主面１Ｃの裏面（第２主面）１Ｄには、例えば、硬化反応を中間段階まで進めた樹脂（Ｂステージ樹脂）を形成しておく。また、前記第１開口部１Ａ及び第２開口部１Ｂは、例えば、金型を用いた打ち抜き加工で形成する。
【００３３】
次に、前記導体膜貼付工程６０２工程を行い、図４（ｂ）に示すように、前記絶縁基板１の第２主面１Ｄに第２導体膜３０１を接着する。前記第２導体膜３０１には、例えば、厚さが１８μｍ程度の銅箔を用いる。
【００３４】
次に、前記導電化工程６０３を行い、図５（ａ）に示すように、前記絶縁基板１の第１主面側の表面全面に薄い導電膜７を形成して導電化する。前記導電膜７は、例えば、ＤＰＳ（Ｄｉｒｅｃｔ Ｐｌａｔｉｎｇ Ｓｙｓｔｅｍ）あるいは無電解銅めっき等で形成する。このとき、前記導電膜７は、前記第１導体膜２０１の表面だけでなく、絶縁基板１の第１導体膜２０１側の全面に形成し、前記第１開口部１Ａ及び第２開口部１Ｂの内部にも形成する。
【００３５】
次に、前記マスキング工程６０４を行い、図５（ｂ）に示すように、あらかじめ定められた開口部、例えば、前記第２開口部１Ｂを覆うめっきレジスト８を形成する。前記めっきレジスト８を覆う第２開口部１Ｂは、例えば、前記空中配線部３Ａを設けるための開口部である。
【００３６】
次に、前記めっき工程６０５を行い、図６（ａ）に示すように、前記導電膜７の露出面上にめっきをして、前記第１開口部１Ａ内にビア２Ｖを形成する。前記ビア２Ｖは、例えば、電気銅めっきで形成する。またこのとき、前記第１導体膜２０１上にも、薄くめっきが積層される。そのため、前記絶縁基板１の第１主面上の導体膜は、前記第１導体膜２０１上にめっきが積層した積層導体膜２０２になる。
【００３７】
次に、前記パターニング工程６０６を行い、図６（ｂ）に示すように、前記第１導体膜２０１及び導電膜７、ならびにめっきからなる積層導体膜２０２上及び前記第２導体膜３０１上にエッチングレジスト９を形成し、前記積層導体膜２０２の不要な部分を除去して第１導体パターン２を形成するとともに、前記第２導体膜３の不要な部分を除去して第２導体パターン３を形成する。また、前記パターニング工程６０６は、図６（ｂ）に示したように、前記めっきレジスト８が形成された状態で行い、前記第２導体膜３の、前記第２開口部１Ｂの底面に相当する部分のエッチングを防ぐ。
【００３８】
また、前記第１導体パターン２と前記第２導体パターン３を形成する工程は、図６（ｂ）に示したように、一度に行ってもよいし、それぞれを分けて行ってもよい。
【００３９】
次に、前記エッチングレジスト９及び前記めっきレジスト８を除去すると、図７（ａ）に示すように、前記めっきレジスト８で覆われていた第２開口部１Ａの表面に前記導電膜７が残っている。前記導電膜７が残っている状態は、前記空中配線部３Ａと前記第１導体パターン２が短絡した状態であり、そのままでは回路としての機能を果たさない。そのため、導電膜除去工程６０７を行い、図７（ｂ）に示すように、前記第２開口部１Ｂに残っていた導電膜７を除去する。
【００４０】
その後、保護膜及び機能めっきを形成する工程６０８を行い、前記第１導体パターン２及び第２導体パターン３の表面に、ソルダレジストなどの保護膜４、及び金めっきや錫めっき等の機能めっき５を形成すると、図１及び図２に示したような配線板が得られる。
【００４１】
以上説明したように、本実施形態の配線板の製造方法によれば、空中配線部３Ａを設ける第２開口部１Ｂを、前記ビアやめっきスルーホールといった層間接続用の導体を設ける第１開口部１Ａと一緒に、１つの工程で形成できる。そのため、前記配線板の製造にかかる時間を短縮することができる。
【００４２】
また、前記第１開口部１Ａ及び第２開口部１Ｂを形成する開口部形成工程６０１は、金型を用いた打ち抜き加工で行うことができるので、例えば、前記特許文献１に記載されたような配線板の製造方法に比べて、配線板の製造にかかるコストを低減することができる。また、従来の、例えば、アルカリエッチングで開口部を形成する方法に比べても、開口部の寸法安定性や、製造上の安全性が高い。
【００４３】
以上のようなことから、本実施形態の配線板の製造方法を用いることにより、従来の配線板の製造方法と比べて、製造にかかる時間を短縮するとともに、前記配線板の製造コストを低減することができる。
【００４４】
また、めっきレジスト８は一般に導電膜形成過程で剥離されやすい。前記導電膜７を形成してから前記めっきレジスト８を形成し、めっきを行うことにより、前記めっきレジスト８を形成した開口部１Ｂを確実にマスキングすることができる。また、めっきレジスト上にはめっきが形成されることなく、そのため、前記めっきレジスト８の除去が容易であり、前記配線板を効率よく製造することができる。
【００４５】
また、前記空中配線部３Ａを形成するための第２開口部１Ｂをめっきレジスト８で覆った状態で前記第２導体パターン３を形成することにより、前記第２導体パターン３の前記絶縁基板１との接着面側がエッチングされるのを防ぐことができる。また、前記めっきレジスト８で覆われていた領域の前記導電膜７は、非常に薄い膜なので、除去するときに前記第２導体パターン３はほとんど影響を受けない。
【００４６】
図８は、前記実施形態の配線板の製造方法の応用例を説明するための模式断面図である。
【００４７】
前記実施形態では、図１及び図２に示したような配線板の製造方法を例に挙げて説明したが、このとき、前記手順で配線板を製造した後、例えば、図８に示すように、半導体チップを実装する面に、前記半導体チップを接着するための接着材や、応力緩衝用の弾性体材料１０を接着してもよい。
【００４８】
以上、本発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４９】
例えば、前記実施形態では、図１及び図２に示したような配線板の製造方法を例に挙げて説明したが、これに限らず、前記空中配線部３Ａを有する両面配線板に適用できることは言うまでもない。このとき、前記空中配線部３Ａは、例えば、一端が前記第１開口部１Ａ上にあってもよい。
【００５０】
また、前記空中配線部３Ａは、例えば、半導体チップの外部電極と接続する部分である必要はなく、例えば、高周波伝送路等で、絶縁基板の誘電率の影響を防ぐために形成した開口部上を通る配線であってもよい。
【００５１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５２】
（１）空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮することができる。
【００５３】
（２）空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明に関わる配線板の概略構成を示す模式図であり、空中配線部を有する配線板の一例を示す平面図である。
【図２】本発明に関わる配線板の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による一実施形態の配線板の製造方法を説明するための模式図であり、製造方法の手順を説明するためのフロー図である。
【図４】本実施形態の配線板の製造方法を説明するための模式図であり、図４（ａ）は開口部を形成する工程の断面図、図４（ｂ）は第２導体膜を貼り付ける工程の断面図である。
【図５】本実施形態の配線板の製造方法を説明するための模式図であり、図５（ａ）は導電化処理を行う工程の断面図、図５（ｂ）はめっきレジストを形成する工程の断面図である。
【図６】本実施形態の配線板の製造方法を説明するための模式図であり、図６（ａ）はビアを形成する工程の断面図、図６（ｂ）はパターニングを行う工程の断面図である。
【図７】本実施形態の配線板の製造方法を説明するための模式図であり、図７（ａ）はめっきレジストを除去する工程の断面図、図７（ｂ）は導電膜を除去する工程の断面図である。
【図８】前記実施形態の配線板の製造方法の応用例を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ ビアホール（第１開口部）
１Ｂ 第２開口部
１Ｃ 第１主面
１Ｄ 第２主面
２ 第１導体パターン
２０１ 第１導体膜
２０２ 積層導体膜
２Ｖ ビア
３ 第２導体パターン
３０１ 第１導体膜
３Ａ 空中配線部
４ 保護膜
５ 機能めっき
７ 導電膜
８ めっきレジスト
９ エッチングレジスト
１０ 応力緩衝材料
【発明の属する技術分野】
本発明は、配線板の製造方法に関し、特に、絶縁基板の両面に配線が設けられ、かつ、前記配線の一部が前記絶縁基板の開口部上を通る配線板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、フィルム状の絶縁基板の表面に導体パターン（配線）が設けられた配線板には、前記絶縁基板の両面に導体パターンが設けられた両面配線板がある。このとき、前記絶縁基板の各面に設けられた導体パターンは、前記絶縁基板に設けられたビアホール（ｖｉａ ｈｏｌｅ）やスルーホールなどの開口部に沿って設けたビアやめっきスルーホール（ＰＴＨ）により電気的に接続されている。
【０００３】
また、前記両面配線板には、例えば、前記絶縁基板に、前記ビアホールやスルーホールとは別の開口部が設けられており、前記導体パターンの一部が、前記絶縁基板の開口部上を通っている配線板がある。以下、前記絶縁基板に設けられた開口部のうち、前記ビアや前記めっきスルーホールを設けるための開口部を第１開口部と称し、それ以外の開口部を第２開口部と称する。
【０００４】
このとき、前記導体パターンのうち、前記絶縁基板の第２開口部上を通る部分は、例えば、前記配線板上に半導体チップを実装するときに、前記半導体チップの外部電極と電気的に接続される部分である。以下、前記導体パターンのうち、前記絶縁基板の開口部上を通っている部分を空中配線部と称する。
【０００５】
前記空中配線部を有する両面配線板の製造方法には、前記絶縁基板の第１主面側の導体パターンを形成した後、レーザエッチングにより、前記絶縁基板に前記第２開口部を形成し、前記絶縁基板の前記第１主面の裏面（第２主面）の導体パターンを形成する方法がある（例えば、特許文献１を参照。）。
【０００６】
前記特許文献１に記載された配線板の製造方法を簡単に説明すると、まず、ポリイミドテープなどの絶縁基板の両面に、銅箔などの導体膜を接着し、前記ビアやめっきスルーホールを形成して前記各導体膜を電気的に接続した後、前記導体膜の一方をパターニングして第１導体パターンを形成する。次に、前記第１導体パターンを形成した面から、例えば、炭酸ガスレーザを照射するレーザエッチングにより、前記絶縁基板に第２開口部（デバイスホール）を形成する。その後、もう一方の導体膜をパターニングして、前記空中配線部を有する第２導体パターンを形成する。
【０００７】
前記絶縁基板の第２開口部（デバイスホール）の形成方法には、前記特許文献１に記載されたような、レーザエッチングで形成する方法の他に、例えば、アルカリ性の溶液を用いたアルカリエッチングで形成する方法もあるが、前記アルカリエッチングの場合、適用できる絶縁基板の種類や寸法に制限がある、前記開口部の寸法安定性が低くなる、形状精度が低くなる、用いられる溶液の毒性が高いといった問題がある。
【０００８】
【特許文献１】
特開平１０−１２６７７号公報（第１図−第３図）
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、例えば、前記レーザエッチングにより前記絶縁基板の第２開口部（デバイスホール）を形成することで、アルカリエッチングで形成する時に生じる問題を解決することができるが、前記デバイスホールのように、広い領域を開口する場合には加工時間が長くなるという問題があった。
【００１０】
また、従来の配線板の製造方法の場合、加工時間が長くなる他、レーザ発振器の保守管理等のコストも高い。そのため、前記配線板の製造コストが上昇するという問題があった。
【００１１】
本発明の目的は、空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮することが可能な技術を提供することにある。
【００１２】
本発明の他の目的は、空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減することが可能な技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１５】
絶縁基板の第１主面に第１導体パターンを形成する工程と、前記絶縁基板の第１主面の裏面（以下、第２主面と称する）に、前記第１導体パターンと電気的に接続された第２導体パターンを形成する工程と、前記絶縁基板のあらかじめ定められた領域に開口部を形成する工程とを備え、前記第２導体パターン形成工程は、前記第２導体パターンの一部が前記絶縁基板に形成された開口部上を通るように形成する配線板の製造方法であって、絶縁基板の第１主面に第１導体膜を接着した状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する工程と、前記開口部が形成された絶縁基板の第２主面に第２導体膜を接着する工程と、前記第２導体膜を接着する工程の後、前記絶縁基板の第１主面側の表面全面に導電膜を形成する工程と、前記開口部形成工程６０１で形成した開口部のうち、あらかじめ定めた開口部をめっきレジストで覆うマスキング工程と、前記第１導体膜上及び前記絶縁基板の開口部内にめっきを形成する工程と、前記第１導体膜をパターニングして第１導体パターンを形成する工程と、前記第２導体膜をパターニングして第２導体パターンを形成する工程と、前記めっきレジストを除去して、前記めっきレジストで覆われていた領域の前記導電膜を除去する工程とを備える配線板の製造方法である。
【００１６】
前記手段によれば、例えば、ビアやめっきスルーホールといった層間接続用の導体を設ける開口部と、それ以外の、空中配線部を設けるための開口部を１つの工程で形成できる。そのため、前記配線板の製造にかかる時間を短縮することができる。
【００１７】
また、前記開口部を形成する工程は、金型を用いた打ち抜き加工で行うことができるので、例えば、前記特許文献１に記載されたような配線板の製造方法に比べて、配線板の製造にかかるコストを低減することができる。また、従来の、例えば、アルカリエッチングで開口部を形成する方法に比べても、開口部の寸法安定性や、製造上の安全性が高い。
【００１８】
また、前記導電膜を形成してから前記めっきレジストを形成し、めっきを行うことにより、前記めっきレジスト上に不要なめっきが形成されるのを防ぐことができる。そのため、前記めっきレジストの除去が容易であり、前記配線板を効率よく製造することができる。
【００１９】
また、前記開口部のうち、あらかじめ定められた開口部、言い換えると、空中配線部を形成するための開口部をめっきレジストで覆った状態で前記第２導体パターンを形成することにより、前記第２導体パターンの前記絶縁基板との接着面側がエッチングされるのを防ぐことができる。また、前記めっきレジストで覆われていた領域の前記導電膜は、非常に薄い膜なので、除去するときに前記第２導体パターンはほとんど影響を受けない。
【００２０】
また、前記導電膜を形成する工程は、例えば、ＤＰＳ（Ｄｉｒｅｃｔ Ｐｌａｔｉｎｇ Ｓｙｓｔｅｍ）や無電解めっきにより行う。
【００２１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２２】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２３】
【発明の実施の形態】
本発明の実施の形態を説明する前に、まず、本発明に関わる配線板の概略構成について説明する。
【００２４】
図１及び図２は、本発明に関わる配線板の概略構成を示す模式図であり、図１は空中配線部を有する配線板の一例を示す平面図、図２は図１のＡ−Ａ’線での断面図である。
【００２５】
本発明に関わる配線板は、例えば、図１及び図２に示すように、フィルム状の絶縁基板１の第１主面に第１導体パターン２が設けられ、前記絶縁基板１の第１主面の裏面（以下、第２主面と称する）に第２導体パターン３が設けられている。また、前記第１導体パターン２と前記第２導体パターン３は、例えば、図２に示したように、前記絶縁基板１に設けられた開口部（ブラインドビアホール）１Ａに沿って設けられたビア２Ｖにより電気的に接続されている。
【００２６】
また、前記絶縁基板１には、前記ビアホール１Ａとは異なる開口部１Ｂ（デバイスホール）が設けられており、例えば、前記第２導体パターン３の一部３Ａが、前記開口部１Ｂ上を通っている。以下、前記絶縁基板１に設けられた開口部のうち、前記ビアホール１Ａを第１開口部と称し、前記空中配線部３Ａが設けられた開口部１Ｂを第２開口部と称する。また、前記第２導体パターン３のうち、前記第２開口部１Ｂ上を通る部分３Ａを空中配線部と称する。
【００２７】
また、前記空中配線部３Ａは、例えば、前記配線板に半導体チップを実装したときに、前記半導体チップの外部電極と電気的に接続される部分である。またこのとき、前記空中配線部３Ａは、例えば、前記半導体チップの外部電極と接続するときに、前記絶縁基板１の第２開口部１Ｂ上で切断され、どちらか一方、あるいは両方が前記半導体チップの外部電極と接続される。
【００２８】
また、前記第１導体パターン２及び第２導体パターン３上には、図２に示したように、ソルダレジストなどの保護膜４、あるいは金めっきや錫めっきなどの機能めっき５が設けられている。
【００２９】
以下、図１及び図２に示した配線板を例に挙げ、その製造方法についての実施の形態を説明する。
【００３０】
（実施形態）
図３乃至図７は、本発明による一実施形態の配線板の製造方法を説明するための模式図であり、図３は製造方法の手順を説明するためのフロー図、図４（ａ）は開口部を形成する工程の断面図、図４（ｂ）は第２導体膜を貼り付ける工程の断面図、図５（ａ）は導電化処理を行う工程の断面図、図５（ｂ）はめっきレジストを形成する工程の断面図、図６（ａ）はビアを形成する工程の断面図、図６（ｂ）はパターニングを行う工程の断面図、図７（ａ）はめっきレジストを除去する工程の断面図、図７（ｂ）は導電膜を除去する工程の断面図である。なお、図４（ａ）乃至図７（ｂ）の各断面図は、図２に示した断面図と同じ断面を示しているものとする。
【００３１】
本実施形態の配線板の製造方法は、図３に示すように、絶縁基板の第１主面に第１導体膜が接着された状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する開口部形成工程６０１と、前記開口部形成工程６０１で開口部を形成した絶縁基板の第２主面に第２導体膜を貼り付ける導体膜貼付工程６０２と、前記絶縁基板の第１主面側の表面全面を導電化する導電化工程６０３と、前記開口部形成工程６０１で形成した開口部のうち、あらかじめ定めた開口部（第２開口部）をめっきレジストで覆うマスキング工程６０４と、前記第１導体膜上及び前記絶縁基板の開口部（第１開口部）内にめっきを形成するめっき工程６０５と、前記第１導体膜及び第２導体膜をパターニングして第１導体パターン及び第２導体パターンを形成するパターニング工程６０６と、前記めっきレジストを除去して、前記第２開口部の導電膜を除去する導電膜除去工程６０７と、保護膜及び機能めっきを形成する工程６０８とを有する。
【００３２】
本実施形態の製造方法を用いて、図１及び図２に示したような配線板を製造するときには、まず、前記開口部形成工程６０１を行い、図４（ａ）に示すように、フィルム状の絶縁基板１の第１主面１Ｃのみに第１導体膜２０１を接着しておき、前記第１開口部１Ａ及び第２開口部１Ｂを形成する。前記絶縁基板１には、例えば、厚さが５０μｍ程度のポリイミドテープを用いる。また、前記第１導体膜２０１には、例えば、厚さが１２μｍ程度の銅箔を用いる。またこのとき、図示は省略するが、前記絶縁基板１の第１主面１Ｃの裏面（第２主面）１Ｄには、例えば、硬化反応を中間段階まで進めた樹脂（Ｂステージ樹脂）を形成しておく。また、前記第１開口部１Ａ及び第２開口部１Ｂは、例えば、金型を用いた打ち抜き加工で形成する。
【００３３】
次に、前記導体膜貼付工程６０２工程を行い、図４（ｂ）に示すように、前記絶縁基板１の第２主面１Ｄに第２導体膜３０１を接着する。前記第２導体膜３０１には、例えば、厚さが１８μｍ程度の銅箔を用いる。
【００３４】
次に、前記導電化工程６０３を行い、図５（ａ）に示すように、前記絶縁基板１の第１主面側の表面全面に薄い導電膜７を形成して導電化する。前記導電膜７は、例えば、ＤＰＳ（Ｄｉｒｅｃｔ Ｐｌａｔｉｎｇ Ｓｙｓｔｅｍ）あるいは無電解銅めっき等で形成する。このとき、前記導電膜７は、前記第１導体膜２０１の表面だけでなく、絶縁基板１の第１導体膜２０１側の全面に形成し、前記第１開口部１Ａ及び第２開口部１Ｂの内部にも形成する。
【００３５】
次に、前記マスキング工程６０４を行い、図５（ｂ）に示すように、あらかじめ定められた開口部、例えば、前記第２開口部１Ｂを覆うめっきレジスト８を形成する。前記めっきレジスト８を覆う第２開口部１Ｂは、例えば、前記空中配線部３Ａを設けるための開口部である。
【００３６】
次に、前記めっき工程６０５を行い、図６（ａ）に示すように、前記導電膜７の露出面上にめっきをして、前記第１開口部１Ａ内にビア２Ｖを形成する。前記ビア２Ｖは、例えば、電気銅めっきで形成する。またこのとき、前記第１導体膜２０１上にも、薄くめっきが積層される。そのため、前記絶縁基板１の第１主面上の導体膜は、前記第１導体膜２０１上にめっきが積層した積層導体膜２０２になる。
【００３７】
次に、前記パターニング工程６０６を行い、図６（ｂ）に示すように、前記第１導体膜２０１及び導電膜７、ならびにめっきからなる積層導体膜２０２上及び前記第２導体膜３０１上にエッチングレジスト９を形成し、前記積層導体膜２０２の不要な部分を除去して第１導体パターン２を形成するとともに、前記第２導体膜３の不要な部分を除去して第２導体パターン３を形成する。また、前記パターニング工程６０６は、図６（ｂ）に示したように、前記めっきレジスト８が形成された状態で行い、前記第２導体膜３の、前記第２開口部１Ｂの底面に相当する部分のエッチングを防ぐ。
【００３８】
また、前記第１導体パターン２と前記第２導体パターン３を形成する工程は、図６（ｂ）に示したように、一度に行ってもよいし、それぞれを分けて行ってもよい。
【００３９】
次に、前記エッチングレジスト９及び前記めっきレジスト８を除去すると、図７（ａ）に示すように、前記めっきレジスト８で覆われていた第２開口部１Ａの表面に前記導電膜７が残っている。前記導電膜７が残っている状態は、前記空中配線部３Ａと前記第１導体パターン２が短絡した状態であり、そのままでは回路としての機能を果たさない。そのため、導電膜除去工程６０７を行い、図７（ｂ）に示すように、前記第２開口部１Ｂに残っていた導電膜７を除去する。
【００４０】
その後、保護膜及び機能めっきを形成する工程６０８を行い、前記第１導体パターン２及び第２導体パターン３の表面に、ソルダレジストなどの保護膜４、及び金めっきや錫めっき等の機能めっき５を形成すると、図１及び図２に示したような配線板が得られる。
【００４１】
以上説明したように、本実施形態の配線板の製造方法によれば、空中配線部３Ａを設ける第２開口部１Ｂを、前記ビアやめっきスルーホールといった層間接続用の導体を設ける第１開口部１Ａと一緒に、１つの工程で形成できる。そのため、前記配線板の製造にかかる時間を短縮することができる。
【００４２】
また、前記第１開口部１Ａ及び第２開口部１Ｂを形成する開口部形成工程６０１は、金型を用いた打ち抜き加工で行うことができるので、例えば、前記特許文献１に記載されたような配線板の製造方法に比べて、配線板の製造にかかるコストを低減することができる。また、従来の、例えば、アルカリエッチングで開口部を形成する方法に比べても、開口部の寸法安定性や、製造上の安全性が高い。
【００４３】
以上のようなことから、本実施形態の配線板の製造方法を用いることにより、従来の配線板の製造方法と比べて、製造にかかる時間を短縮するとともに、前記配線板の製造コストを低減することができる。
【００４４】
また、めっきレジスト８は一般に導電膜形成過程で剥離されやすい。前記導電膜７を形成してから前記めっきレジスト８を形成し、めっきを行うことにより、前記めっきレジスト８を形成した開口部１Ｂを確実にマスキングすることができる。また、めっきレジスト上にはめっきが形成されることなく、そのため、前記めっきレジスト８の除去が容易であり、前記配線板を効率よく製造することができる。
【００４５】
また、前記空中配線部３Ａを形成するための第２開口部１Ｂをめっきレジスト８で覆った状態で前記第２導体パターン３を形成することにより、前記第２導体パターン３の前記絶縁基板１との接着面側がエッチングされるのを防ぐことができる。また、前記めっきレジスト８で覆われていた領域の前記導電膜７は、非常に薄い膜なので、除去するときに前記第２導体パターン３はほとんど影響を受けない。
【００４６】
図８は、前記実施形態の配線板の製造方法の応用例を説明するための模式断面図である。
【００４７】
前記実施形態では、図１及び図２に示したような配線板の製造方法を例に挙げて説明したが、このとき、前記手順で配線板を製造した後、例えば、図８に示すように、半導体チップを実装する面に、前記半導体チップを接着するための接着材や、応力緩衝用の弾性体材料１０を接着してもよい。
【００４８】
以上、本発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４９】
例えば、前記実施形態では、図１及び図２に示したような配線板の製造方法を例に挙げて説明したが、これに限らず、前記空中配線部３Ａを有する両面配線板に適用できることは言うまでもない。このとき、前記空中配線部３Ａは、例えば、一端が前記第１開口部１Ａ上にあってもよい。
【００５０】
また、前記空中配線部３Ａは、例えば、半導体チップの外部電極と接続する部分である必要はなく、例えば、高周波伝送路等で、絶縁基板の誘電率の影響を防ぐために形成した開口部上を通る配線であってもよい。
【００５１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５２】
（１）空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮することができる。
【００５３】
（２）空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明に関わる配線板の概略構成を示す模式図であり、空中配線部を有する配線板の一例を示す平面図である。
【図２】本発明に関わる配線板の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による一実施形態の配線板の製造方法を説明するための模式図であり、製造方法の手順を説明するためのフロー図である。
【図４】本実施形態の配線板の製造方法を説明するための模式図であり、図４（ａ）は開口部を形成する工程の断面図、図４（ｂ）は第２導体膜を貼り付ける工程の断面図である。
【図５】本実施形態の配線板の製造方法を説明するための模式図であり、図５（ａ）は導電化処理を行う工程の断面図、図５（ｂ）はめっきレジストを形成する工程の断面図である。
【図６】本実施形態の配線板の製造方法を説明するための模式図であり、図６（ａ）はビアを形成する工程の断面図、図６（ｂ）はパターニングを行う工程の断面図である。
【図７】本実施形態の配線板の製造方法を説明するための模式図であり、図７（ａ）はめっきレジストを除去する工程の断面図、図７（ｂ）は導電膜を除去する工程の断面図である。
【図８】前記実施形態の配線板の製造方法の応用例を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ ビアホール（第１開口部）
１Ｂ 第２開口部
１Ｃ 第１主面
１Ｄ 第２主面
２ 第１導体パターン
２０１ 第１導体膜
２０２ 積層導体膜
２Ｖ ビア
３ 第２導体パターン
３０１ 第１導体膜
３Ａ 空中配線部
４ 保護膜
５ 機能めっき
７ 導電膜
８ めっきレジスト
９ エッチングレジスト
１０ 応力緩衝材料
Claims (3)
- 絶縁基板の第１主面に第１導体パターンを形成する工程と、前記絶縁基板の第１主面の裏面（以下、第２主面と称する）に、前記第１導体パターンと電気的に接続された第２導体パターンを形成する工程と、前記絶縁基板のあらかじめ定められた領域に開口部を形成する工程とを備え、前記第２導体パターン形成工程は、前記第２導体パターンの一部が前記絶縁基板に形成された開口部上を通るように形成する配線板の製造方法であって、
絶縁基板の第１主面に第１導体膜を接着した状態で、前記絶縁基板及び前記第１導体膜を貫通する開口部を形成する工程と、
前記開口部が形成された絶縁基板の第２主面に第２導体膜を接着する工程と、
前記第２導体膜を接着する工程の後、前記絶縁基板の第１主面側の表面全面に導電膜を形成する工程と、
前記開口部形成工程で形成した開口部のうち、あらかじめ定めた開口部をめっきレジストで覆うマスキング工程と、
前記第１導体膜上及び前記絶縁基板の開口部内にめっきを形成する工程と、
前記第１導体膜をパターニングして第１導体パターンを形成する工程と、
前記第２導体膜をパターニングして第２導体パターンを形成する工程と、
前記めっきレジストを除去して、前記めっきレジストで覆われていた領域の前記導電膜を除去する工程とを備えることを特徴とする配線板の製造方法。 - 前記マスキング工程は、前記導電膜を形成する工程の後に行うことを特徴とする請求項１に記載の配線板の製造方法。
- 前記開口部を形成する工程は、金型を用いた打ち抜き加工で行うことを特徴とする請求項１または請求項２に記載の配線板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058332A JP4023339B2 (ja) | 2003-03-05 | 2003-03-05 | 配線板の製造方法 |
| US10/788,392 US7213335B2 (en) | 2003-03-05 | 2004-03-01 | Method for manufacturing printed circuit boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058332A JP4023339B2 (ja) | 2003-03-05 | 2003-03-05 | 配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273516A true JP2004273516A (ja) | 2004-09-30 |
| JP4023339B2 JP4023339B2 (ja) | 2007-12-19 |
Family
ID=32923559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058332A Expired - Fee Related JP4023339B2 (ja) | 2003-03-05 | 2003-03-05 | 配線板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7213335B2 (ja) |
| JP (1) | JP4023339B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105792534A (zh) * | 2014-12-23 | 2016-07-20 | 芜湖德豪润达光电科技有限公司 | 无蚀刻电路板的制作方法及无蚀刻电路板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI377653B (en) * | 2009-02-16 | 2012-11-21 | Unimicron Technology Corp | Package substrate strucutre with cavity and method for making the same |
| KR102080663B1 (ko) * | 2013-07-15 | 2020-02-24 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
| JP2603102B2 (ja) * | 1988-05-12 | 1997-04-23 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| FI88241C (fi) * | 1990-10-30 | 1993-04-13 | Nokia Mobile Phones Ltd | Foerfarande foer framstaellning av kretskort |
| JP3593234B2 (ja) * | 1996-04-23 | 2004-11-24 | 日立電線株式会社 | 半導体装置用両面配線テープキャリアの製造方法 |
| US6014805A (en) * | 1997-10-29 | 2000-01-18 | Lear Automotive Dearborn, Inc. | Method of fabricating a hybrid printed circuit board |
| TW577250B (en) * | 2003-05-29 | 2004-02-21 | Via Tech Inc | Circuit board and process thereof |
| US7013563B2 (en) * | 2003-07-11 | 2006-03-21 | Endicott Interconnect Technologies, Inc. | Method of testing spacings in pattern of openings in PCB conductive layer |
-
2003
- 2003-03-05 JP JP2003058332A patent/JP4023339B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-01 US US10/788,392 patent/US7213335B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105792534A (zh) * | 2014-12-23 | 2016-07-20 | 芜湖德豪润达光电科技有限公司 | 无蚀刻电路板的制作方法及无蚀刻电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040172814A1 (en) | 2004-09-09 |
| JP4023339B2 (ja) | 2007-12-19 |
| US7213335B2 (en) | 2007-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101093594B1 (ko) | 회로 기판의 제조 방법 | |
| US8119930B2 (en) | Wiring board and method for manufacturing the same | |
| US8580066B2 (en) | Method for manufacturing multilayer wiring substrate | |
| US7597929B2 (en) | Method of manufacturing a wiring substrate | |
| US6569712B2 (en) | Structure of a ball-grid array package substrate and processes for producing thereof | |
| US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
| KR20160126290A (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
| US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| KR20090123284A (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
| WO2009131182A1 (ja) | フレックスリジッド配線基板とその製造方法 | |
| US9653322B2 (en) | Method for fabricating a semiconductor package | |
| JP4023339B2 (ja) | 配線板の製造方法 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2006100300A (ja) | プリント配線板の製造方法、およびプリント配線板 | |
| JP5251900B2 (ja) | 配線板の製造方法 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH1013037A (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| KR20140145769A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| KR20200132118A (ko) | 인쇄회로기판의 제조 방법 및 인쇄회로기판 | |
| KR100771352B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20090048238A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JPH07273463A (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP2004158715A (ja) | 両面プリント基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |