WO2014034112A1 - 剥離可能銅箔付き基板及び回路基板の製造方法 - Google Patents

剥離可能銅箔付き基板及び回路基板の製造方法 Download PDF

Info

Publication number
WO2014034112A1
WO2014034112A1 PCT/JP2013/005095 JP2013005095W WO2014034112A1 WO 2014034112 A1 WO2014034112 A1 WO 2014034112A1 JP 2013005095 W JP2013005095 W JP 2013005095W WO 2014034112 A1 WO2014034112 A1 WO 2014034112A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
layer
substrate
circuit board
release resin
Prior art date
Application number
PCT/JP2013/005095
Other languages
English (en)
French (fr)
Inventor
藤野　健太郎
米本　神夫
博文 緑川
泰則 安部
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/420,797 priority Critical patent/US20150208518A1/en
Priority to CN201380045129.8A priority patent/CN104584702A/zh
Publication of WO2014034112A1 publication Critical patent/WO2014034112A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Definitions

  • the present invention relates to a substrate with a peelable copper foil and a circuit board manufacturing method using the same.
  • a manufacturing method of a wiring board described in Patent Document 1 has been proposed.
  • a base layer is disposed in a wiring formation region on a prepreg.
  • the prepreg is cured by heating and pressurizing.
  • a copper foil is bonded to at least one surface of the temporary substrate.
  • a build-up wiring layer including a wiring layer made of gold or the like is formed on the copper foil so as to contact the copper foil.
  • the copper foil is separated from the temporary substrate by cutting a portion corresponding to the periphery of the base layer of the structure in which the base layer, the copper foil, and the build-up wiring layer are formed on the temporary substrate.
  • a wiring member having a build-up wiring layer formed thereon is obtained.
  • the copper foil is selectively removing the copper foil from the wiring layer made of gold or the like of the wiring member, the lower surface of the lowermost wiring layer of the build-up wiring layer is exposed, and a coreless wiring board is manufactured. Like to do.
  • the present invention has been made in view of the above points, and can be manufactured with a peelable copper foil and a circuit board that can easily manufacture a coreless circuit board by reducing the manufacturing cost and raw material cost as compared with the prior art. It is intended to provide a method.
  • the substrate with peelable copper foil according to the present invention has a copper foil with a release resin layer in which a release resin layer is provided on one surface of the copper foil, and a support layer, and joins the release resin layer.
  • the copper foil with a release resin layer is laminated and integrated with the support layer as a surface, and the copper foil and the support layer can be peeled by the release resin layer, and the copper foil
  • the peel strength when peeling from the support layer is 20 to 300 N / m.
  • one surface of the copper foil on which the release resin layer is provided is a shine surface.
  • the other surface of the copper foil is preferably a mat surface.
  • the copper foil with release resin layer is preferably laminated and integrated on both surfaces of the support layer.
  • the support layer is preferably formed using a prepreg in which a base material is impregnated with a resin.
  • a method of manufacturing a circuit board according to the present invention is a method of manufacturing a circuit board using the substrate with peelable copper foil as a temporary substrate, and forming an insulating layer on the copper foil of the substrate with peelable copper foil.
  • the circuit board layer is formed on the substrate with peelable copper foil by patterning the insulating layer with chemical treatment to form a circuit pattern, and further repeating the formation of the insulating layer and the circuit pattern as necessary.
  • the substrate with peelable copper foil is peelable between the copper foil and the support layer, the substrate with peelable copper foil is used as a temporary substrate, and the copper foil
  • the circuit board can be obtained by separating the temporary substrate without requiring a cutting step in the manufacturing process. Therefore, it is possible to easily manufacture a coreless circuit board by reducing the manufacturing cost and raw material cost as compared with the prior art.
  • the peel strength when peeling the copper foil and the support layer is 20 N / m or more
  • the chemical solution used for the chemical treatment in forming the circuit pattern in the manufacturing process of the circuit board is the copper foil.
  • the circuit board is manufactured by peeling strength of the copper foil and the support layer being 300 N / m or less, the circuit board obtained by peeling the copper foil and the support layer is used. It is also possible to suppress the occurrence of distortion.
  • FIG. 3A to FIG. 3D are cross-sectional views illustrating an example of a circuit board manufacturing method. It is a perspective view which shows an example of the measuring apparatus of peel strength. It is a perspective view which shows an example of the laminated structure which performed the router process. It is a photograph which shows the bit used for router processing.
  • the substrate 5 with peelable copper foil is formed by laminating and integrating a copper foil 3 with a release resin layer on a support layer 4 as shown in FIG.
  • the copper foil 3 with a release resin layer is formed by providing a release resin layer 2 on one surface of the copper foil 1, and is laminated and integrated with the support layer 4 with the release resin layer 2 as a bonding surface. ing. And although the copper foil 1 and the support body layer 4 are joined via the mold release resin layer 2, it can peel by applying a mechanical external force as needed.
  • the copper foil 3 with a release resin layer is laminated and integrated on both surfaces of the support layer 4.
  • the circuit board layers 12 are formed on both surfaces of the substrate 5 with peelable copper foil by the build-up method. Therefore, the manufacturing efficiency of the circuit board 9 is improved.
  • the copper foil 1 used for the copper foil 3 with a mold release resin layer there is no restriction
  • the thickness of the copper foil 1 is not particularly limited.
  • a thickness of 12 to 70 ⁇ m can be used, but a thickness of 12 to 18 ⁇ m is practically used.
  • the release resin layer 2 is formed so as to cover one surface of the copper foil 1.
  • a method for forming the release resin layer 2 for example, a method of coating a liquid release resin on one surface of the copper foil 1, a film made of the release resin is transferred to the surface of the copper foil 1, an adhesive, The method of sticking using an adhesive is mentioned.
  • the release resin used here is not particularly limited as long as it can exhibit a predetermined peel strength (described later) when the copper foil 3 with a release resin layer is peeled off from the support layer 4.
  • Release resin such as epoxy resin or silicone resin, or composite resin material obtained by adding a release component such as fluorine component or silicone component to a film forming resin such as epoxy resin.
  • the thickness of the mold release resin layer 2 According to the thickness of the copper foil 1 and the kind of mold release resin, it can design so that it may become predetermined peel strength (after-mentioned). However, it is practically preferable to set the thickness in the range of 0.5 to 2.0 ⁇ m, for example. Since the peel strength tends to decrease as the thickness of the release resin layer 2 increases, the material used for the release resin may be selected in relation to the thickness of the release resin layer 2 to adjust the release property. it can.
  • One surface (inner surface) of the copper foil 1 on which the release resin layer 2 is provided is preferably a shine surface.
  • the surface of the copper foil 1 can be in a good state.
  • the release property of the release resin layer 2 with respect to the copper foil 1 is improved, it is easy to select a material for the release resin used to form the release resin layer 2.
  • the other surface (outer surface) of the copper foil 1 that is the surface opposite to the surface on which the release resin layer 2 is provided is preferably a mat surface.
  • the copper foil 1 is used as the insulating layer 10. On the other hand, it can be firmly joined.
  • the copper foil 3 with a release resin layer is laminated and integrated with the support layer 4 with the release resin layer 2 side as a bonding surface, thereby forming a substrate 5 with a peelable copper foil.
  • the support layer 4 and the release resin layer-attached copper foil 3 have substantially the same size in plan view, and the interface between the support layer 4 and the release resin layer-attached copper foil 3 is provided with a peelable copper foil. It will be in the state exposed to the side end surface of the board
  • the support layer 4 has a plate shape, can be laminated and integrated with the copper foil 3 with a release resin layer, and can be peeled between the copper foil 1 and the support layer 4.
  • it is preferably formed using a prepreg 8 formed by impregnating the substrate 6 with the resin 7.
  • the prepreg 8 and the copper foil 3 with the release resin layer are overlapped so that the release resin layer 2 faces the prepreg 8.
  • the resin 7 of the prepreg 8 is cured to form an insulating layer 14 as a support layer 4 as shown in FIG.
  • the copper foil 3 with a release resin layer is tightly bonded to the insulating layer 14.
  • the number of prepregs 8 used at this time is not particularly limited, and may be one or may be plural so that desired thickness and rigidity can be obtained.
  • the above-described prepreg 8 can be manufactured by impregnating the base material 6 with a resin varnish and heating and drying until a B-stage state (semi-cured state) is obtained.
  • the resin varnish can be prepared by dissolving the resin composition in a solvent or the like.
  • the resin component in the resin composition is not particularly limited, for example, a resin composition can be produced by blending a curing agent, a curing accelerator, or the like with a thermosetting resin such as an epoxy resin. You may mix
  • the content of the inorganic filler is preferably 50 to 400 parts by mass with respect to 100 parts by mass of the resin component.
  • fiber base materials such as a glass woven fabric and a glass nonwoven fabric, can be used.
  • the copper foil 1 and the support layer 4 can be peeled by the release resin layer 2.
  • the specific peeling interface at this time is the release resin layer 2. It may be either the interface between the support layer 4 and the interface between the release resin layer 2 and the copper foil 1, and is not particularly limited.
  • the peeling interface is the former, the release resin layer 2 remains on the copper foil 1 side after peeling, but the surface of the copper foil 1 bonded to the release resin layer 2 needs to be exposed. Is preferably removed by performing chemical treatment or the like.
  • the surface on which the release resin layer 2 is provided is the shine surface of the copper foil 1, it is easy to cleanly remove the release resin layer 2 and suppress the residue from remaining on the surface of the copper foil 1. it can.
  • the release resin layer 2 remains on the support layer 4 side after peeling, which is suitable for exposing the surface of the copper foil 1 after peeling. Also in this case, if the surface on which the release resin layer 2 is provided is the shine surface of the copper foil 1, the release resin layer 2 and the copper foil 1 can be easily peeled cleanly, and the peel strength varies from site to site. Can be small.
  • the peel strength when peeling the copper foil 1 and the support layer 4 is in the range of 20 to 300 N / m, preferably in the range of 50 to 300 N / m, more preferably Is in the range of 120 to 300 N / m. If the peel strength is less than 20 N / m, when the circuit board layer 12 is formed as will be described later, it should be peeled later when the circuit pattern 11 is formed by performing chemical treatment such as etching or metal plating. There is a possibility that the chemical solution penetrates into the interface and the copper foil 1 is eroded.
  • the peel strength is greater than 300 N / m
  • the stress that affects the circuit board layer 12 increases when the copper foil 1 and the support layer 4 are peeled off after the circuit board layer 12 is formed. May cause problems such as warping and distortion.
  • the circuit board 9 can be manufactured by using the above-described substrate 5 with peelable copper foil.
  • substrate 5 with a peelable copper foil is used as a temporary board
  • this invention is demonstrated to this. It is not limited.
  • the layer configuration of the circuit board 9 shown in FIG. 3 is also an example, and the present invention is not limited to this.
  • the manufacturing method of the circuit board 9 includes a build-up process shown in FIGS. 3A to 3C and a peeling process shown in FIG. 3D.
  • the insulating layer 10 is formed on the copper foil 1 of the substrate 5 with the peelable copper foil.
  • an insulating layer 10 and a metal foil 15 such as a copper foil are stacked in this order on the copper foil 1 on both sides of the substrate 5 with a peelable copper foil, and heated by a press molding machine (not shown). Pressurize and laminate.
  • a material including the base material 6 like the prepreg 8 described above can be used, or an adhesive sheet (adhesive film) that does not include the base material 6 can be used.
  • the surface of the insulating layer 10 may be plated to form a metal conductive layer.
  • the metal foil 15 is patterned into a predetermined circuit shape by etching to form a circuit pattern 11 on the surface of the insulating layer 10.
  • the chemical treatment includes an etching process, but also includes a metal plating process.
  • the circuit board layer 12 composed of the copper foil 1, the insulating layer 10, and the circuit pattern 11 can be formed on the peelable board 5 with the copper foil, and the circuit board layer 12 is supported on the support layer 4.
  • the laminated structure 13 having on both sides can be manufactured.
  • the circuit board layer 12 may be multilayered by repeating the formation of the insulating layer 10 and the circuit pattern 11 as necessary. That is, after performing interlayer connection and roughening treatment as necessary on the circuit board layer 12 of the laminated structure 13 shown in FIG. 3B, the surface of the insulating layer 10 on which the circuit pattern 11 is formed as shown in FIG. 3C.
  • the other insulating layer 30 and the other metal foil 15 are stacked in this order, and are heated and pressed by a press molding machine and stacked. In this way, the multilayered circuit board layer 12 can be formed on the substrate 5 with peelable copper foil.
  • substrate 5 with peelable copper foil will eventually comprise a part (specifically outer layer) of the circuit board 9, this copper foil 1 is with peelable copper foil.
  • the substrate 5 is bonded to the support layer 4 with an adhesion strength (particularly 20 N / m or more) in the above-described peel strength range. Therefore, the circuit board layer 12 is prevented from being carelessly peeled from the peelable substrate 5 with the copper foil during the build-up process.
  • a circuit pattern is formed by performing patterning with chemical treatment such as etching or plating, a chemical solution or the like enters the interface between the copper foil 1 and the support layer 4 in the substrate 5 with the peelable copper foil. It is also suppressed.
  • the copper foil 1 and the support body layer 4 are peeled by applying predetermined
  • the peel interface between the copper foil 1 and the support layer 4 is between the copper foil 1 and the release resin layer 2 in FIG. 3D, but if the peel strength is in the range of 20 to 300 N / m, the peel interface is separated. It may be between the mold resin layer 2 and the support layer 4, and is not strictly limited.
  • the two circuit board layers 12 can be separated from the support layer 4, and these can be obtained as the circuit board 9.
  • the peel strength is in a predetermined range (especially 300 N / m or less), the stress applied at the time of peeling hardly affects the circuit board 9 such as damage, and a good circuit board 9 can be obtained.
  • the copper foil 1 and the support layer 4 can be peeled off from the release resin layer 2 in the peelable copper foil-attached substrate 5, it is used as a temporary substrate to build up the copper foil 1. If the circuit board layer 12 is formed by this, the circuit board 9 can be obtained without requiring a cutting step. Thus, since the number of manufacturing steps is small and the raw material is not wasted, the coreless circuit board 9 can be easily manufactured by reducing the manufacturing cost and the raw material cost as compared with the prior art.
  • the interface between the copper foil 1 and the release resin layer 2 and the interface between the release resin layer 2 and the support layer 4 may be exposed on the side end face of the substrate 5 with peelable copper foil.
  • the peel strength when peeling the copper foil 1 and the support layer 4 is 20 N / m or more, the chemical solution used for chemical treatment such as etching or metal plating is used for forming the circuit pattern 11. So that the copper foil 1 is prevented from being eroded.
  • the peel strength when peeling the copper foil 1 and the support layer 4 is 300 N / m or less, the peel strength can be peeled off by applying a relatively small mechanical external force. It is also possible to prevent the circuit board 9 obtained by separating the layer 12 from being distorted.
  • Epoxy resin manufactured by Nippon Kayaku Epoxy Manufacturing Co., Ltd .: YDB-500EK80 / 64.67% by mass, manufactured by Nippon Chemical Industries Ltd .: YDCN-220EK75 / 8.9% by mass
  • curing agent manufactured by DIC Corporation / Phenolite TD-2090 60M 26.4% by mass
  • a curing accelerator imidazole 2E4MZ / 0.03% by mass, manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • an inorganic filler spherical silica having an average particle size of 0.5 ⁇ m
  • resin varnish was prepared by mix
  • This resin varnish is impregnated into a glass woven fabric substrate (manufactured by Nitto Boseki Co., Ltd .: WEA7628, thickness 0.18 mm) and dried by heating with a dryer at 150 ° C. 8 was produced.
  • the shape of the prepreg 8 in a plan view is a rectangular shape having a length of 340 mm and a width of 510 mm.
  • Example 1 Sepanium Cu18B1C-M (manufactured by Sun Aluminum Co., Ltd.) having a release resin layer-attached copper foil 3 (on the shine surface of copper foil 1 having a thickness of 340 mm ⁇ 510 mm in width and epoxy resin as a film forming resin)
  • a release resin containing 30% by mass of a silicone additive was coated at a coating amount of 1.5 g / m 2 to provide a release resin layer 2).
  • four prepregs 8 were overlapped, and this and the release resin layer-attached copper foil 3 were overlapped so that the release resin layer 2 faced the prepreg 8.
  • Examples 2 to 5 Comparative Examples 1 and 2> Except that the content of the silicone additive in the release resin and the coating amount of the release resin in the copper foil 3 with the release resin layer of Example 1 were changed as shown in Table 1, the same manner as in Example 1 was performed. A substrate 5 with peelable copper foil was produced.
  • Example 1 except that instead of the copper foil 3 with a release resin layer, a copper foil with a carrier formed by providing an extremely thin copper foil on a carrier copper foil (product number MT18, manufactured by Mitsui Mining & Smelting Co., Ltd.) was used. In the same manner, a substrate 5 with a peelable copper foil was produced.
  • a copper foil with a carrier formed by providing an extremely thin copper foil on a carrier copper foil product number MT18, manufactured by Mitsui Mining & Smelting Co., Ltd.
  • peel strength peel strength (peeling test)>
  • the substrates 5 with peelable copper foils of Examples 1 to 5 and Comparative Examples 1 to 3 were supported with the copper foil 1 by using the measuring apparatus shown in FIG. 4 based on the method defined in JIS standard number C6481.
  • the peel strength when peeling from the body layer 4 was measured. Specifically, a peel test piece 16 having a length of 10 cm and a width of 10 mm is cut out from the substrate 5 with peelable copper foil, and this is attached to a support plate 17 and fixed, and the upper surface is pressed by a plurality of roll bars 18. .
  • one prepreg 8 was stacked on the surface of the copper foil 1 on both sides of the substrate 5 with peelable copper foil, and a copper foil having a thickness of 12 ⁇ m was stacked as the metal foil 15.
  • the laminated structure 13 is used as the test specimen 20 for evaluation by carrying out 90-minute heating and press molding under the conditions of a temperature of 200 ° C. and a pressure of 2.9 MPa using a press molding machine in such a laminated state. Produced.
  • This test piece 20 for evaluation has the circuit board layer 12 on both surfaces of the substrate 5 with peelable copper foil.
  • test pieces (1) to (9) were etched to remove the entire outermost metal foil 15. Etching is performed using an etching solution (acid concentration: 3.3 mol / L) mainly composed of cupric chloride / hydrochloric acid / hydrogen peroxide, and immersed for 1 minute at a temperature of 45 ° C. and a pressure of 0.25 MPa. I went there. Thereafter, the periphery of each via formed by the router processing and the end surface portion of the test piece 20 for evaluation (test pieces (1) to (9)) are observed, and the copper foil 1 located in the inner layer is eroded by the etching solution. The presence or absence was confirmed and evaluated.
  • etching solution acid concentration: 3.3 mol / L
  • Example 1 and Example 4 Although erosion due to etching was observed in a part depending on the router processing conditions, it was found that erosion can be suppressed by appropriately selecting the router processing conditions.
  • Comparative Example 1 in which the peel strength was less than 20 N / m and Comparative Example 3 using the copper foil with carrier, erosion due to etching occurred in all the test pieces 20 for evaluation in the chemical resistance test. Further, in Comparative Example 2 in which the peel strength exceeds 300 N / m, the result of the chemical resistance test was good, but the circuit board 9 was warped or distorted in the evaluation after peeling from the support layer 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

　従来よりも製造コスト及び原材料コストを低減してコアレスの回路基板を簡易に製造することができる剥離可能銅箔付き基板を提供する。　銅箔１の一方の面に離型樹脂層２を設けた離型樹脂層付き銅箔３と、支持体層４とを有し、離型樹脂層２を接合面として離型樹脂層付き銅箔３が支持体層４と積層一体化されて構成されている。離型樹脂層２にて銅箔１と支持体層４とが剥離可能である。銅箔１と支持体層４とを剥離するときのピール強度が２０～３００Ｎ／ｍである。

Description

剥離可能銅箔付き基板及び回路基板の製造方法
　本発明は、剥離可能銅箔付き基板及びこれを用いた回路基板の製造方法に関するものである。
　従来、コア材のない配線基板を製造する方法として、例えば、特許文献１に記載の配線基板の製造方法が提案されている。この方法ではまず、プリプレグ上の配線形成領域に下地層が配置される。そして、下地層の大きさより大きな銅箔が配線形成領域の外周部に接するように、下地層を介して銅箔をプリプレグ上に配置し、加熱・加圧によってプリプレグを硬化させることにより、プリプレグから仮基板を得ると同時に、仮基板の少なくとも片面に銅箔を接着する。次に、銅箔の上に、銅箔に接触し、金等からなる配線層を含むビルドアップ配線層を形成する。その後、仮基板上に下地層、銅箔及びビルドアップ配線層が形成された構造体の下地層の周縁に対応する部分を切断することにより、仮基板から銅箔を分離して、銅箔の上にビルドアップ配線層が形成された配線部材を得る。そして、配線部材の金等からなる配線層に対して銅箔を選択的に除去することにより、ビルドアップ配線層の最下の配線層の下面を露出させるようにして、コアレスの配線基板を製造するようにしている。
特許第４３３４００５号公報
　しかし、特許文献１に記載の配線基板の製造方法では、仮基板を分離する工程でその周縁部分を切断する必要があるため、その分の製造工数が多くなって製造コストが多くなるものであった。また、周縁部分を切断することによって得られる配線基板はサイズが小さくなるため、周縁部分が切断除去されることを考慮して、あらかじめ仮基板やビルドアップ配線層は大きく設計する必要がある。また切断除去された部分は再利用が困難であるため破棄されることとなり、その分の原材料コストも多くかかるものであった。さらに、分離された仮基板の残存部分も切断により当初の寸法より大きさが小さくなるため、他の用途に再利用することも難しく廃棄せざるを得ない。
　本発明は上記の点に鑑みてなされたものであり、従来よりも製造コスト及び原材料コストを低減してコアレスの回路基板を簡易に製造することができる剥離可能銅箔付き基板及び回路基板の製造方法を提供することを目的とするものである。
　本発明に係る剥離可能銅箔付き基板は、銅箔の一方の面に離型樹脂層を設けた離型樹脂層付き銅箔と、支持体層とを有し、前記離型樹脂層を接合面として前記離型樹脂層付き銅箔が前記支持体層と積層一体化されて構成され、前記離型樹脂層にて前記銅箔と前記支持体層とが剥離可能であると共に、前記銅箔と前記支持体層とを剥離するときのピール強度が２０～３００Ｎ／ｍであることを特徴とするものである。
　前記剥離可能銅箔付き基板において、前記離型樹脂層が設けられている前記銅箔の一方の面がシャイン面であることが好ましい。
　前記剥離可能銅箔付き基板において、前記銅箔の他方の面がマット面であることが好ましい。
　前記剥離可能銅箔付き基板において、前記支持体層の両面に前記離型樹脂層付き銅箔が積層一体化されていることが好ましい。
　前記剥離可能銅箔付き基板において、前記支持体層が、基材に樹脂を含浸したプリプレグを用いて形成されていることが好ましい。
　本発明に係る回路基板の製造方法は、前記剥離可能銅箔付き基板を仮基板として用いて回路基板を製造する方法であって、前記剥離可能銅箔付き基板の銅箔に絶縁層を形成し、前記絶縁層に化学的処理を伴うパターニングを行って回路パターンを形成し、さらに必要に応じて前記絶縁層及び前記回路パターンの形成を繰り返すことによって、前記剥離可能銅箔付き基板に回路基板層を形成して積層構造体を作製するビルドアップ工程と、前記積層構造体において前記銅箔と前記支持体層とを剥離することによって、前記回路基板層を前記回路基板として得る剥離工程とを含むことを特徴とするものである。
　本発明によれば、前記剥離可能銅箔付き基板が前記銅箔と前記支持体層との間で剥離可能であるため、前記剥離可能銅箔付き基板を仮基板として使用して、前記銅箔の表面にビルドアップ法等により回路基板を製造する場合に、製造過程で切断工程を要することなく仮基板を分離して回路基板を得ることができる。したがって、従来よりも製造コスト及び原材料コストを低減してコアレスの回路基板を簡易に製造することができるものである。また前記銅箔と前記支持体層とを剥離するときのピール強度が２０Ｎ／ｍ以上であることによって、回路基板の製造過程において回路パターンを形成するにあたって、化学的処理に用いる薬液が銅箔と支持体層との間の界面に染み込みにくくなり、銅箔が侵食されることを抑制することができる。また前記銅箔と前記支持体層とを剥離するときのピール強度が３００Ｎ／ｍ以下であることによって、回路基板を製造するにあたって、銅箔と支持体層とを剥離して得られる回路基板に歪みが生じることも抑制することができるものである。
剥離可能銅箔付き基板の一例を示す断面図である。 剥離可能銅箔付き基板の製造方法の一例を示す断面図である。 回路基板の製造方法の一例を示すものであり、図３Ａ～図３Ｄは断面図である。 ピール強度の測定装置の一例を示す斜視図である。 ルータ加工を行った積層構造体の一例を示す斜視図である。 ルータ加工に用いたビットを示す写真である。
　以下、本発明の実施の形態を説明する。
　まず剥離可能銅箔付き基板５について説明する。
　剥離可能銅箔付き基板５は、図１に示すように、支持体層４に離型樹脂層付き銅箔３を積層一体化して形成されている。離型樹脂層付き銅箔３は、銅箔１の一方の面に離型樹脂層２を設けて形成されており、この離型樹脂層２を接合面として支持体層４と積層一体化されている。そして、銅箔１と支持体層４とは離型樹脂層２を介して接合されているが、必要に応じて機械的外力を加えることにより、剥離可能となっている。
　ここで説明する剥離可能銅箔付き基板５では、図１に示すように、支持体層４の両面に離型樹脂層付き銅箔３が積層一体化されている。この場合、後述のように剥離可能銅箔付き基板５を仮基板として用いて回路基板９を製造するにあたって、剥離可能銅箔付き基板５の両面に回路基板層１２をビルドアップ法により形成することができるので、回路基板９の製造効率が向上するものである。なお、目的に応じて支持体層４の片面のみに離型樹脂層付き銅箔３が積層一体化されている構成としてもよい。
　離型樹脂層付き銅箔３に用いられる銅箔１としては、特に制限はなく、例えば銅張積層板の用途において一般に使用されるものを用いることができる。銅箔１の厚みについても特に制限はないが、例えば厚み１２～７０μｍのものを使用することができるが、実用的には厚み１２～１８μｍのものを使用するとよい。
　離型樹脂層２は、銅箔１の一方の表面を覆うように形成されている。離型樹脂層２の形成方法としては、例えば、液状の離型樹脂を銅箔１の一方の表面にコーティングする方法、離型樹脂からなるフィルムを銅箔１の表面に転写したり接着剤や粘着剤を用いて貼着したりする方法が挙げられる。ここで用いる離型樹脂としては、離型樹脂層付き銅箔３を支持体層４から剥離する際に所定のピール強度（後述）を発現しうるものであれば特に限定されないが、例えば、フッ素系樹脂、シリコーン系樹脂等の離型樹脂、あるいは、エポキシ樹脂等の膜形成樹脂にフッ素系成分、シリコーン系成分等の剥離成分を添加した複合樹脂材料などが挙げられる。また、離型樹脂層２の厚みについても、特に制限はなく、銅箔１の厚みや離型樹脂の種類に応じて所定のピール強度（後述）となるように設計することができるものであるが、例えば０．５～２．０μｍの範囲とするのが実用上好ましい。離型樹脂層２の厚みが大きくなるとピール強度が小さくなる傾向があるため、離型樹脂層２の厚みとの関係で離型樹脂に用いる材料を選択してその離型性を調整することもできる。
　離型樹脂層２が設けられる銅箔１の一方の表面（内側の面）はシャイン面であることが好ましい。この場合、離型樹脂層付き銅箔３を支持体層４から剥離したとき、銅箔１の表面を良好な状態とすることができる。また、銅箔１に対する離型樹脂層２の剥離性が良くなるため、離型樹脂層２を形成するのに用いる離型樹脂の材料選定も行いやすくなる。
　離型樹脂層２が設けられる面とは反対側の面である銅箔１の他方の表面（外側の面）はマット面であることが好ましい。この場合、後述のように剥離可能銅箔付き基板５を仮基板として用いて銅箔１にビルドアップ法により回路基板層１２を形成するとき（図３参照）、銅箔１を絶縁層１０に対して強固に接合することができるものである。
　離型樹脂層付き銅箔３は、支持体層４に対して離型樹脂層２の側を接合面として積層一体化され、これにより剥離可能銅箔付き基板５が構成されている。このとき支持体層４と離型樹脂層付き銅箔３とは平面視の大きさは略同一であり、支持体層４と離型樹脂層付き銅箔３との界面は剥離可能銅箔付き基板５の側端面に露出した状態となる。
　支持体層４は、板状形状を有し、離型樹脂層付き銅箔３と積層一体化が可能であり、かつ銅箔１と支持体層４との間で剥離可能となるものであれば、特に制限はないが、基材６に樹脂７を含浸してなるプリプレグ８を用いて形成されていることが好ましい。この場合にはまず、図２に示すように、プリプレグ８と離型樹脂層付き銅箔３とを離型樹脂層２がプリプレグ８と対向するように重ね合わせる。そして、これをプレス成形機（図示省略）で加熱加圧成形すると、プリプレグ８の樹脂７が硬化して、図１に示すように支持体層４となる絶縁層１４が形成されると共に、この絶縁層１４に離型樹脂層付き銅箔３が密着接合される。このとき用いるプリプレグ８の枚数は特に制限はなく、１枚でもよく、所望の厚みや剛性が得られるように複数枚でもよい。
　上記のプリプレグ８は、基材６に樹脂ワニスを含浸させ、Ｂステージ状態（半硬化状態）となるまで加熱乾燥させることによって製造することができる。前記樹脂ワニスは、樹脂組成物を溶剤等に溶解することにより調製することができる。前記樹脂組成物において樹脂成分は特に限定されないが、例えばエポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤等を配合して樹脂組成物を製造することができる。必要に応じて、無機フィラー等を配合してもよい。この場合、支持体層４の熱膨張率を低減することができ、剥離可能銅箔付き基板５の反りを抑制することができる。さらに後述のように剥離可能銅箔付き基板５を仮基板として用いて回路基板９を製造する場合に、この回路基板９に反りが発生することも抑制することができる。前記無機フィラーの含有量は樹脂成分１００質量部に対して５０～４００質量部であることが好ましい。前記基材としては、ガラス織布やガラス不織布等の繊維基材を用いることができる。
　剥離可能銅箔付き基板５では、離型樹脂層２にて銅箔１と支持体層４とが剥離可能となるものであるが、このときの具体的な剥離界面は、離型樹脂層２と支持体層４との界面、あるいは離型樹脂層２と銅箔１との界面のいずれであってもよく、特に制限されない。剥離界面が前者の場合、剥離後は離型樹脂層２が銅箔１の側に残ることとなるが、離型樹脂層２と接合されている銅箔１の表面を露出させる必要がある場合は、化学的処理等を施して離型樹脂層２を除去するとよい。このとき、離型樹脂層２が設けられた面が銅箔１のシャイン面であると、離型樹脂層２をきれいに除去しやすく、銅箔１の表面に残渣が残ることを抑制することができる。一方、剥離界面が後者の場合、剥離後は離型樹脂層２が支持体層４の側に残るので、剥離後の銅箔１の表面を露出させるのに好適である。この場合も、離型樹脂層２が設けられた面が銅箔１のシャイン面であると、離型樹脂層２と銅箔１とをきれいに剥離しやすく、また部位毎のピール強度のバラツキも小さくすることができる。
　剥離可能銅箔付き基板５では、銅箔１と支持体層４とを剥離するときのピール強度が２０～３００Ｎ／ｍの範囲であり、好ましくは５０～３００Ｎ／ｍの範囲であり、より好ましくは１２０～３００Ｎ／ｍの範囲である。ピール強度が２０Ｎ／ｍより小さいと、後述のように回路基板層１２を形成する場合において、エッチングや金属めっき等の化学的処理を行って回路パターン１１を形成するときに、後で剥離すべき界面に薬液が染み込んで銅箔１が侵食されるおそれがある。一方、ピール強度が３００Ｎ／ｍより大きいと、回路基板層１２を形成した後に銅箔１と支持体層４とを剥離するときに、回路基板層１２に影響する応力が大きくなり、回路基板９に反りや歪み等の不具合を生じさせるおそれがある。
　次に回路基板９の製造方法について説明する。
　回路基板９は、上記の剥離可能銅箔付き基板５を用いて製造することができる。剥離可能銅箔付き基板５は、後述のようにビルドアップ法における回路基板層１２の支持体となる仮基板として用いる。なお、以下では剥離可能銅箔付き基板５として、図１に示すように支持体層４の両側に離型樹脂層付き銅箔３を有するものを用いる場合について説明するが、本発明はこれに限定されるものではない。また、図３に示す回路基板９の層構成についても一例であって、本発明はこれに限定されるものではない。
　回路基板９の製造方法は、図３Ａ～図３Ｃに示すビルドアップ工程と、図３Ｄに示す剥離工程とを含む。
　まずビルドアップ工程では、剥離可能銅箔付き基板５の銅箔１に絶縁層１０を形成する。具体的には図３Ａに示すように、剥離可能銅箔付き基板５の両面の銅箔１に絶縁層１０及び銅箔等の金属箔１５をこの順に重ねてプレス成形機（図示省略）で加熱加圧して積層する。絶縁層１０としては、上述のプリプレグ８のように内部に基材６を含むものを用いたり、基材６を含まない接着シート（接着フィルム）等を用いたりすることができる。また、金属箔１５を用いる代わりに、絶縁層１０を形成した後に、この絶縁層１０の表面にめっき処理を行って金属導電層を形成するようにしてもよい。
　次に、絶縁層１０に化学的処理を伴うパターニングを行って、導電材料からなる回路パターン１１を形成する。具体的には図３Ｂに示すように、金属箔１５をエッチングにより所定の回路形状にパターニングして絶縁層１０の表面に回路パターン１１を形成する。このように化学的処理にはエッチング処理が含まれるが、金属めっき処理なども含まれる。上記のようにして、銅箔１、絶縁層１０及び回路パターン１１からなる回路基板層１２を剥離可能銅箔付き基板５に形成することができ、このような回路基板層１２を支持体層４の両側に有する積層構造体１３を作製することができる。
　さらに必要に応じて絶縁層１０及び回路パターン１１の形成を繰り返すことによって、回路基板層１２を多層化してもよい。すなわち、図３Ｂに示す積層構造体１３の回路基板層１２において必要に応じて層間接続及び粗化処理を行った後、図３Ｃに示すように回路パターン１１が形成された絶縁層１０の表面に他の絶縁層３０及び他の金属箔１５をこの順に重ねてプレス成形機で加熱加圧して積層する。このようにして、さらに多層化された回路基板層１２を剥離可能銅箔付き基板５に形成することができる。
　ところで、剥離可能銅箔付き基板５の銅箔１は最終的には回路基板９の一部（具体的には外層）を構成することとなるが、この銅箔１は、剥離可能銅箔付き基板５において支持体層４と上述のピール強度の範囲における密着強度（特に２０Ｎ／ｍ以上）で接着されている。したがって、ビルドアップ工程中に回路基板層１２が剥離可能銅箔付き基板５から不用意に剥離することが防止される。また、エッチングやめっき処理等の化学的処理を伴うパターニングを行って回路パターンを形成するときに、薬液等が、剥離可能銅箔付き基板５における銅箔１と支持体層４との界面に浸入することも抑制される。
　そして剥離工程では、図３Ｄに示すように、積層構造体１３において所定の機械的外力を加えることにより銅箔１と支持体層４とを剥離する。銅箔１と支持体層４との間における剥離界面は、図３Ｄでは銅箔１と離型樹脂層２との間であるが、ピール強度が２０～３００Ｎ／ｍの範囲であれば、離型樹脂層２と支持体層４との間でもよく、厳密に制限されるものではない。そして、上記のように銅箔１と支持体層４とを剥離することによって、支持体層４から２つの回路基板層１２を分離し、これらを回路基板９として得ることができる。このとき、ピール強度が所定の範囲（特に３００Ｎ／ｍ以下）であるため、剥離時に加わる応力が回路基板９に破損等の悪影響を及ぼしにくく、良好な回路基板９を得ることができる。
　以上説明したように、剥離可能銅箔付き基板５は、離型樹脂層２にて銅箔１と支持体層４とが剥離可能であるため、仮基板として用いて銅箔１にビルドアップ法により回路基板層１２を形成すれば、切断工程を要することなく回路基板９を得ることができる。このように製造工数が少なく原材料の無駄がないので、従来よりも製造コスト及び原材料コストを低減して、コアレスの回路基板９を簡易に製造することができるものである。
　また、剥離可能銅箔付き基板５の側端面において、銅箔１と離型樹脂層２との界面及び離型樹脂層２と支持体層４との界面が露出していてもよい。この場合、銅箔１と支持体層４とを剥離するときのピール強度が２０Ｎ／ｍ以上であるので、回路パターン１１を形成するにあたって、エッチングや金属めっき等の化学的処理に用いる薬液が上記の界面に染み込みにくくなり、銅箔１が侵食されることを抑制することができる。
　また、銅箔１と支持体層４とを剥離するときのピール強度が３００Ｎ／ｍ以下であることで、比較的小さな機械的外力を加えることで剥離可能であり、支持体層４から回路基板層１２を分離して得られる回路基板９に歪みが生じることも抑制することができるものである。
　以下、本発明を実施例によって具体的に説明する。
　＜プリプレグの製造＞
　エポキシ樹脂（新日化エポキシ製造株式会社製：ＹＤＢ－５００ＥＫ８０／６４．６７質量％、新日化エポキシ製造株式会社製：ＹＤＣＮ－２２０ＥＫ７５／８．９質量％）、硬化剤（ＤＩＣ株式会社製／フェノライトＴＤ－２０９０　６０Ｍ　２６．４質量％）、硬化促進剤（四国化成工業株式会社製　イミダゾール２Ｅ４ＭＺ／０．０３質量％）を樹脂成分として準備した。また、この樹脂成分１００質量部に対して無機フィラー（平均粒径０．５μｍの球状シリカ）１８０質量部を準備した。そして、溶媒としてメチルエチルケトンを使用してこれらを配合することによって樹脂ワニスを調製した。
　この樹脂ワニスをガラス織布基材（日東紡績株式会社製：ＷＥＡ７６２８、厚み０．１８ｍｍ）に含浸し、１５０℃の乾燥機で加熱乾燥させることによって、樹脂量４３質量％及び溶融粘度２００００ｐｏｉｓｅのプリプレグ８を製造した。なお、プリプレグ８の平面視の形状は、縦３４０ｍｍ、横５１０ｍｍの矩形状である。
　＜実施例１＞
　離型樹脂層付き銅箔３として、サンアルミ株式会社製、セパニウムＣｕ１８Ｂ１Ｃ－Ｍ（厚み１８μｍで縦３４０ｍｍ×横５１０ｍｍの寸法を有する銅箔１のシャイン面に、膜形成樹脂であるエポキシ樹脂に対してシリコーン添加剤を３０質量％含有させた離型樹脂を塗布量１．５ｇ／ｍ2でコーティングして離型樹脂層２を設けたもの）を使用した。そして、図２に示すように、プリプレグ８を４枚重ね合わせ、これと離型樹脂層付き銅箔３とを離型樹脂層２がプリプレグ８と対向するように重ね合わせた。そして、これをプレス成形機で加熱加圧成形することによって、図１に示すような剥離可能銅箔付き基板５を製造した。このときの加熱加圧は、昇温速度２．５℃／分で２００℃以上（最高温度２１０℃）まで加熱し、この温度で９０分間保持すると共に、２．９ＭＰａ（３０ｋｇｆ／ｃｍ2）の圧力を加えて行った。なお、剥離可能銅箔付き基板５は後述の各評価に必要な数量製造した。
　＜実施例２～５、比較例１、２＞
　実施例１の離型樹脂層付き銅箔３における離型樹脂中のシリコーン添加剤の含有量及び離型樹脂の塗布量を表１に示すように変更した以外は、実施例１と同様にして、剥離可能銅箔付き基板５を製造した。
　＜比較例３＞
　離型樹脂層付き銅箔３の代わりに、キャリア銅箔に極薄銅箔を設けて形成されたキャリア付銅箔（三井金属鉱業株式会社製、品番ＭＴ１８）を使用した以外は、実施例１と同様にして、剥離可能銅箔付き基板５を製造した。
　＜ピール強度の測定（剥離試験）＞
　実施例１～５、比較例１～３の剥離可能銅箔付き基板５について、ＪＩＳ規格番号Ｃ６４８１に規定された方法に基づいて、図４に示す測定装置を用いることにより、銅箔１と支持体層４とを剥離するときのピール強度を測定した。具体的には、剥離可能銅箔付き基板５から長さ１０ｃｍ、幅１０ｍｍのピール試験片１６を切り出し、これを支持板１７に貼り付けて固定すると共に、この上面を複数のロールバー１８で押さえる。そして、ピール試験片１６の縁端部から銅箔１を部分的につまみ上げてバイス１９に挟み込み、これを垂直に引き上げてピール試験片１６から銅箔１を引き剥がしていく。このときに要する力の大きさを測定した。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　＜評価用試験片の作製＞
　実施例１～５、比較例１～３の剥離可能銅箔付き基板５を用いて、図３Ａに示すような積層構造体１３を評価用試験片２０として作製した。
　具体的には、剥離可能銅箔付き基板５の両側の銅箔１の表面に上記のプリプレグ８を１枚重ね合わせ、さらに金属箔１５として厚み１２μｍの銅箔を重ね合わせた。このように積層した状態でプレス成形機を用いて温度２００℃、圧力２．９ＭＰａの条件で９０分間加熱加圧成形して積層一体化させることによって、積層構造体１３を評価用試験片２０として作製した。この評価用試験片２０は、剥離可能銅箔付き基板５の両面に回路基板層１２を有する。
　＜耐薬品性試験（エッチング侵食性評価）＞
　実施例１～５、比較例１～３の評価用試験片２０に、図５に示すようにルータ加工を行った。具体的には、評価用試験片２０のコーナー部位４箇所にビアホール２１（φ３．１７５ｍｍ）とビアホール２２（φ１．４５ｍｍ）、中央部に円形開口２３（φ２０ｍｍ）、１端辺部に半円状の端面ビア２４（φ８．０ｍｍ）、他の１端辺部に略半楕円形の端面ビア２５（長径１０．０ｍｍ、短径３．３ｍｍ）と略半円状の複数の端面ビア２６をルータ加工により形成した。ルータ加工は、図６に示すように異なる形状のビットＡ～Ｈを有するブレードを使用して、表２に示す異なるルータ加工条件で実施し、それぞれルータ加工条件毎に試験片（１）～（９）とした。
Figure JPOXMLDOC01-appb-T000002
　そして、上記の試験片（１）～（９）にエッチング処理を行って、最外層の金属箔１５を全面除去した。エッチング処理としては、塩化第二銅／塩酸／過酸化水素を主成分とするエッチング液（酸濃度３．３ｍｏｌ／Ｌ）を使用し、温度４５℃、圧力０．２５ＭＰａで、１分間浸漬する条件で行った。その後、ルータ加工により形成された各ビアの周辺や、評価用試験片２０（試験片（１）～（９））の端面部位を観察し、内層に位置する銅箔１についてエッチング液による侵食の有無を確認して評価を行った。この評価は、目視観察により、侵食が認められなかったものを「○」、ごく一部のルータ加工部位（２割未満）で侵食が認められたものを「△」、多くのルータ加工部位（２割以上）で侵食が認められたものを「×」と判定して行った。評価結果を表３に示す。
　＜剥離後の回路基板の評価＞
　実施例１～５、比較例１～３の評価用試験片２０について、銅箔１と支持体層４とを剥離することによって、積層構造体１３から回路基板層１２を回路基板９として分離した。このときの剥離は、評価用試験片２０を平坦な作業面に載せて、評価用試験片２０における１つのコーナー部位を剥離を開始する起点として、手作業で銅箔１と支持体層４とが剥離するように徐々に上下に分離する力を加えて行った。そして、外観の目視観察により回路基板９に反りや、銅箔１や金属箔１５の表面にシワや歪みが生じていないかを確認した。すなわち、評価は、反りや歪みが認められなかったものを「○」、反りや歪みが認められたものを「×」と判定して行った。評価結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３から明らかなように、銅箔１と支持体層４とを剥離するときのピール強度が２０～３００Ｎ／ｍである剥離可能銅箔付き基板５を用いた実施例１～５では、ルータ加工後の耐薬品性試験で良好な結果が得られ、かつ、支持体層４から剥離した後の評価においても回路基板９に反りや歪みは認められなかった。実施例１と実施例４では、ルータ加工条件によってはごく一部にエッチングによる侵食が見られたものの、ルータ加工条件を適切に選択すれば侵食を抑制することができることが分かった。特に、銅箔１と支持体層４とを剥離するときのピール強度が１２０～３００Ｎ／ｍである剥離可能銅箔付き基板５を用いた実施例２，３，５では、いずれのルータ加工条件による評価用試験片２０でも耐薬品性試験でエッチングによる侵食が見られなかった。
　一方、上記のピール強度が２０Ｎ／ｍ未満の比較例１とキャリア付銅箔を用いた比較例３では、全ての評価用試験片２０において耐薬品性試験でエッチングによる侵食が生じた。また、上記のピール強度が３００Ｎ／ｍを超える比較例２では、耐薬品性試験の結果は良好なものの、支持体層４から剥離した後の評価において回路基板９に反りや歪みを生じた。
　１　銅箔
　２　離型樹脂層
　３　離型樹脂層付き銅箔
　４　支持体層
　５　剥離可能銅箔付き基板
　６　基材
　７　樹脂
　８　プリプレグ
　９　回路基板
　１０　絶縁層
　１１　回路パターン
　１２　回路基板層
　１３　積層構造体

Claims (6)

  1. 　銅箔の一方の面に離型樹脂層を設けた離型樹脂層付き銅箔と、支持体層とを有し、前記離型樹脂層を接合面として前記離型樹脂層付き銅箔が前記支持体層と積層一体化されて構成され、前記離型樹脂層にて前記銅箔と前記支持体層とが剥離可能であると共に、前記銅箔と前記支持体層とを剥離するときのピール強度が２０～３００Ｎ／ｍであることを特徴とする剥離可能銅箔付き基板。
  2. 　前記離型樹脂層が設けられている前記銅箔の一方の面がシャイン面であることを特徴とする請求項１に記載の剥離可能銅箔付き基板。
  3. 　前記銅箔の他方の面がマット面であることを特徴とする請求項１又は２に記載の剥離可能銅箔付き基板。
  4. 　前記支持体層の両面に前記離型樹脂層付き銅箔が積層一体化されていることを特徴とする請求項１乃至３のいずれか一項に記載の剥離可能銅箔付き基板。
  5. 　前記支持体層が、基材に樹脂を含浸したプリプレグを用いて形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の剥離可能銅箔付き基板。
  6. 　請求項１乃至５のいずれか一項に記載の剥離可能銅箔付き基板を仮基板として用いて回路基板を製造する方法であって、前記剥離可能銅箔付き基板の銅箔に絶縁層を形成し、前記絶縁層に化学的処理を伴うパターニングを行って回路パターンを形成し、さらに必要に応じて前記絶縁層及び前記回路パターンの形成を繰り返すことによって、前記剥離可能銅箔付き基板に回路基板層を形成して積層構造体を作製するビルドアップ工程と、前記積層構造体において前記銅箔と前記支持体層とを剥離することによって、前記回路基板層を前記回路基板として得る剥離工程とを含むことを特徴とする回路基板の製造方法。
PCT/JP2013/005095 2012-08-31 2013-08-29 剥離可能銅箔付き基板及び回路基板の製造方法 WO2014034112A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/420,797 US20150208518A1 (en) 2012-08-31 2013-08-29 Removable copper foil attached substrate and method for producing circuit board
CN201380045129.8A CN104584702A (zh) 2012-08-31 2013-08-29 附可剥离铜箔的基板和制造电路板的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-192153 2012-08-31
JP2012192153A JP6063183B2 (ja) 2012-08-31 2012-08-31 剥離可能銅箔付き基板及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
WO2014034112A1 true WO2014034112A1 (ja) 2014-03-06

Family

ID=50182946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/005095 WO2014034112A1 (ja) 2012-08-31 2013-08-29 剥離可能銅箔付き基板及び回路基板の製造方法

Country Status (5)

Country Link
US (1) US20150208518A1 (ja)
JP (1) JP6063183B2 (ja)
CN (1) CN104584702A (ja)
TW (1) TWI492675B (ja)
WO (1) WO2014034112A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047367A1 (ja) 2014-09-25 2016-03-31 株式会社Ｊｖｃケンウッド 表示機能付きミラー装置および表示機能付きミラー装置の向き変更方法
JP6588290B2 (ja) * 2015-09-25 2019-10-09 Ｊｘ金属株式会社 離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器、積層体の製造方法及びプリント配線板の製造方法
KR102396894B1 (ko) * 2016-08-05 2022-05-11 미츠비시 가스 가가쿠 가부시키가이샤 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법
CN106929886A (zh) * 2017-03-16 2017-07-07 詹秋兰 一种镀件上电镀产生电解铜箔的制作方法
CN107770953B (zh) * 2017-10-12 2019-06-18 安捷利（番禺）电子实业有限公司 一种基于可分离铜箔的单面柔性线路板及其贴膜制备方法
CN110769606B (zh) * 2019-11-13 2021-02-19 珠海景旺柔性电路有限公司 适用于单面镀铜面板的双面加工方法
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN215935154U (zh) * 2021-07-27 2022-03-01 深圳Tcl数字技术有限公司 电路板及led背光板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
WO2011019055A1 (ja) * 2009-08-14 2011-02-17 古河電気工業株式会社 耐熱性銅箔及びその製造方法、回路基板、銅張積層基板及びその製造方法
JP2011035359A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325996A (ja) * 1989-06-23 1991-02-04 Nitto Boseki Co Ltd 射出成形プリント配線板用転写シート及びその製造方法
US5158991A (en) * 1990-08-24 1992-10-27 General Electric Company Epoxy-functionalized siloxane resin copolymers as controlled release additives
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
US20090246554A1 (en) * 2007-05-23 2009-10-01 Mikio Furukawa Laminate having peelability and production method therefor
JP4805304B2 (ja) * 2008-05-12 2011-11-02 Ｊｘ日鉱日石金属株式会社 キャリヤー付き金属箔及び多層コアレス回路基板の製造方法
CN102257028B (zh) * 2008-12-19 2013-07-17 松下电器产业株式会社 环氧树脂组合物、预浸料、层压板和多层板
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
JP5110613B2 (ja) * 2010-11-25 2012-12-26 東洋アルミ千葉株式会社 樹脂ベース基板用離型材およびその製造方法
TW201235402A (en) * 2011-01-07 2012-09-01 Ajinomoto Kk Resin composition for release film
JP5165773B2 (ja) * 2011-02-10 2013-03-21 フリージア・マクロス株式会社 キャリヤー付金属箔及びこれを用いた積層基板の製造方法
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
US8728345B2 (en) * 2011-12-19 2014-05-20 Momentive Performance Materials Inc. Epoxy-containing polysiloxane oligomer compositions, process for making same and uses thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2011035359A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
WO2011019055A1 (ja) * 2009-08-14 2011-02-17 古河電気工業株式会社 耐熱性銅箔及びその製造方法、回路基板、銅張積層基板及びその製造方法
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2014049645A (ja) 2014-03-17
TW201433221A (zh) 2014-08-16
US20150208518A1 (en) 2015-07-23
TWI492675B (zh) 2015-07-11
JP6063183B2 (ja) 2017-01-18
CN104584702A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP6063183B2 (ja) 剥離可能銅箔付き基板及び回路基板の製造方法
KR101014517B1 (ko) 캐리어 장착 프리프레그의 제조방법, 캐리어 장착 프리프레그, 박형 양면판의 제조방법, 박형 양면판, 및 다층 프린트 배선판의 제조방법
US20070051459A1 (en) Method for forming wiring on insulating resin layer
CN111033690B (zh) 使用内插板层和导电膏的多层电路板
JP5936794B2 (ja) 剥離樹脂層付金属箔及びプリント配線板
TWI801346B (zh) 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
TWI406619B (zh) 多層印刷配線板及其製造方法
TW200934343A (en) Process for producing multilayer printed wiring board
WO2005104638A1 (ja) 配線基板およびその製造方法
WO2011086895A1 (ja) コア材および回路基板の製造方法
JP4286060B2 (ja) 絶縁層付き銅箔の製造方法
JP4992514B2 (ja) プリント配線板の製造方法
JP2020088062A (ja) 多層配線板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP3698863B2 (ja) 片面金属張り積層板製造用接合材
WO2017046762A1 (en) Sacrificial structure comprising low-flow material for manufacturing component carriers
JP7201132B2 (ja) 積層板及び配線基板の製造方法
JP2010194930A (ja) 絶縁層付支持材料の製造方法、絶縁層付支持材料、プリント配線板および絶縁層付支持材料の製造装置
JP5429646B2 (ja) 両面プリント配線板の製造方法
JP2007290260A (ja) 片面板の製造方法及び多層プリント配線板
JP2003332740A (ja) 多層配線板の製造方法
WO2019208402A1 (ja) 積層板、プリント配線板、多層プリント配線板、積層体、及び、積層板の製造方法
JPH06334278A (ja) リジッドフレックスプリント配線板
WO2013097126A1 (zh) 电路基板及其制作方法
JP2020092243A (ja) コアレス基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13832503

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14420797

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13832503

Country of ref document: EP

Kind code of ref document: A1