TWI405316B - 導線架及晶片封裝體 - Google Patents

導線架及晶片封裝體 Download PDF

Info

Publication number
TWI405316B
TWI405316B TW99110391A TW99110391A TWI405316B TW I405316 B TWI405316 B TW I405316B TW 99110391 A TW99110391 A TW 99110391A TW 99110391 A TW99110391 A TW 99110391A TW I405316 B TWI405316 B TW I405316B
Authority
TW
Taiwan
Prior art keywords
wafer holder
plane
grounding
branch
lead frame
Prior art date
Application number
TW99110391A
Other languages
English (en)
Other versions
TW201112375A (en
Inventor
Yueh Chen Hsu
Mei Lin Hsieh
Chih Hung Hsu
Kuang Hsiung Chen
Yi Cheng Hsu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to US12/859,470 priority Critical patent/US8304865B2/en
Publication of TW201112375A publication Critical patent/TW201112375A/zh
Application granted granted Critical
Publication of TWI405316B publication Critical patent/TWI405316B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

導線架及晶片封裝體
本發明是有關於一種導線架與晶片封裝體，且特別是有關於一種晶片座與接地桿分離設置的導線架以及應用此導線架的晶片封裝體。
在半導體產業中，積體電路(integrated circuits，IC)的生產主要可分為三個階段：積體電路的設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)。積體電路的封裝方法是將由晶圓切割而成的晶片配置於承載器上並使晶片電性連接至承載器，之後，再以封裝膠體(molding compound)包覆晶片，以防止晶片受到外界溫度、濕氣的影響以及雜塵污染，並提供晶片與外部電路之間電性連接的媒介。
承載器一般分為導線架與線路板，其中導線架由於散熱效果佳，因此，近年來已普遍地應用於晶片封裝體中。在導線架型的晶片封裝體中，導線架可具有一晶片座與配置於晶片座周邊的多個引腳，晶片可配置於晶片座上並藉由多條導線電性連接至引腳，且封裝膠體包覆晶片與導線。
在習知技術中，晶片可藉由導線電性連接至晶片座，以達到接地的效果。因此，在設計導線架時，需增加晶片座的面積以作為打線之用，以致於導線架的設計彈性降低。
本發明提供一種導線架，其具有較大的設計彈性。
本發明提供一種晶片封裝體，其導線架具有較大的設計彈性。
本發明提出一種導線架包括一晶片座、多個引腳、一外框、多個連接桿以及多個接地桿。引腳設置於晶片座外圍。晶片座與引腳配置於外框中，且各引腳之遠離晶片座的一端連接外框。各連接桿連接外框並具有朝向晶片座延伸的一端部，端部具有彼此平行的一第一分支、一第二分支與一第三分支，其中第二分支位於第一分支與第三分支之間並且連接晶片座。接地桿位於晶片座與引腳之間，每一接地桿沿著所對應的晶片座的邊緣設置，且兩相鄰的連接桿之間具有一個接地桿，接地桿的兩端分別連接所對應的一連接桿的第一分支以及另一連接桿的一第三分支。
在本發明之一實施例中，接地桿的寬度為一定值。
在本發明之一實施例中，接地桿的中央部位具有一彎折部。
在本發明之一實施例中，接地桿的中央部位的寬度大於兩端的寬度。
在本發明之一實施例中，晶片座位於一平面上，而接地桿的頂面相對於平面傾斜。
在本發明之一實施例中，接地桿與引腳位於一第一平面上，晶片座位於一第二平面上，且第一平面與第二平面相互平行但不重疊。
在本發明之一實施例中，引腳位於一第一平面上，接地桿位於一第二平面上，而晶片座位於一第三平面上，且第一平面、第二平面與第三平面相互平行，且第二平面位於第一平面與第三平面之間。
在本發明之一實施例中，晶片座、接地桿以及引腳共平面。
在本發明之一實施例中，接地桿與晶片座的相鄰兩側邊上分別具有相對的一第一缺口與一第二缺口。
在本發明之一實施例中，接地桿具有至少一貫穿接地桿的孔洞或是一缺口。
在本發明之一實施例中，晶片座呈矩形，接地桿分別沿著晶片座的四個邊緣設置，且連接桿包括分別連接晶片座的四個角落的四個連接桿。
本發明提出一種晶片封裝體包括一導線架、一晶片、多條導線以及一封裝膠體。導線架包括一晶片座、多個引腳、一外框、多個連接桿以及多個接地桿。引腳設置於晶片座外圍。晶片座與引腳配置於外框中，且各引腳之遠離晶片座的一端連接外框。各連接桿連接外框並具有朝向晶片座延伸的一端部，端部具有彼此平行的一第一分支、一第二分支與一第三分支，其中第二分支位於第一分支與第三分支之間並且連接晶片座。接地桿位於晶片座與引腳之間，每一接地桿沿著所對應的晶片座的邊緣設置，且兩相鄰的連接桿之間具有一個接地桿，接地桿的兩端分別連接所對應的一連接桿的第一分支以及另一連接桿的一第三分支。晶片配置於晶片座上。導線連接晶片與引腳。封裝膠體包覆晶片與導線。
在本發明之一實施例中，接地桿的寬度為一定值。
在本發明之一實施例中，接地桿的中央部位具有一彎折部。
在本發明之一實施例中，接地桿的中央部位的寬度大於兩端的寬度。
在本發明之一實施例中，晶片座位於一平面上，而接地桿的頂面相對於平面傾斜。
在本發明之一實施例中，接地桿與引腳位於一第一平面上，晶片座位於一第二平面上，且第一平面與第二平面相互平行但不重疊。
在本發明之一實施例中，引腳位於一第一平面上，接地桿位於一第二平面上，而晶片座位於一第三平面上，且第一平面、第二平面與第三平面相互平行，且第二平面位於第一平面與第三平面之間。
在本發明之一實施例中，晶片座、接地桿以及引腳共平面。
在本發明之一實施例中，接地桿與晶片座的相鄰兩側邊上分別具有相對的一第一缺口與一第二缺口。
在本發明之一實施例中，接地桿具有至少一貫穿接地桿的孔洞或是一缺口。
在本發明之一實施例中，晶片座呈矩形，接地桿分別沿著晶片座的四個邊緣設置，且連接桿包括分別連接晶片座的四個角落的四個連接桿。
本發明提出一種導線架包括一晶片座、多個引腳、一外框、多個連接桿以及多個接地桿。引腳設置於晶片座外圍。晶片座與與引腳配置於外框中，且各引腳之遠離晶片座的一端連接外框。每一連接桿連接外框與晶片座。接地桿位於晶片座與引腳之間，且兩相鄰的連接桿之間具有一接地桿，每一接地桿沿著所對應的晶片座的邊緣設置，且接地桿的兩端分別沿著所對應的兩相鄰的連接桿的邊緣朝向外框延伸，而連接到兩相鄰的連接桿上。
本發明提出一種導線架包括一晶片座、多個引腳、一外框以及多個連接桿。引腳設置於晶片座外圍。晶片座與引腳配置於外框中，且各引腳之遠離晶片座的一端連接外框。每一連接桿連接外框與晶片座，其中晶片座的邊緣具有多個狹縫，每一狹縫沿著所對應的晶片座的一邊緣設置，以將晶片座分為中央的一承載部以及外圍的多個接地部，且每一狹縫的兩端更分別沿著所對應的兩連接桿的延伸方向而延伸到兩連接桿上，使接地部分別懸掛(suspended)在所對應的連接桿上。
基於上述，本發明之接地桿是藉由分別連接所對應的一連接桿的一分支以及另一連接桿的一分支而懸掛於所對應的兩連接桿上，故本發明之接地桿與晶片座彼此分離。因此，本發明之導線架可具有更大的設計彈性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A繪示本發明一實施例之導線架的俯視圖。請參照圖1A，本實施例之導線架100包括一晶片座110、多個引腳120、一外框130、多個連接桿140以及多個接地桿150。引腳120設置於晶片座110的外圍，且晶片座110與引腳120配置於外框130中，其中各引腳120之遠離晶片座110的一端122連接外框130，而各引腳120之朝向晶片座110的一端124為一自由端。
各連接桿140連接外框130並具有朝向晶片座110延伸的一端部142。端部142具有彼此平行的一第一分支142a、一第二分支142b與一第三分支142c，其中第二分支142b位於第一分支142a與第三分支142c之間並且連接晶片座110。
每一接地桿150沿著所對應的晶片座110的邊緣112設置，且接地桿150位於晶片座110與各引腳120的一端124之間。兩相鄰的連接桿140之間具有一個接地桿150，且接地桿150的兩端分別連接所對應的一連接桿140的第一分支142a以及另一連接桿140的第三分支142c。或者是說，接地桿150的兩端分別沿著所對應的兩相鄰的連接桿140的邊緣朝向外框130延伸，從而連接到兩相鄰的連接桿140上。
換言之，晶片座的邊緣具有多個狹縫T，且每一狹縫T沿著所對應的晶片座的一邊緣設置，以將晶片座分為中央的一承載部以及外圍的多個接地部，且每一狹縫T的兩端更分別沿著所對應的兩連接桿140的延伸方向而延伸到兩連接桿140上，使接地部分別懸掛(suspended)在所對應的連接桿140上。
在本實施例中，晶片座110呈矩形，且四個接地桿150分別沿著晶片座110的四個邊緣112設置，詳細而言，四個接地桿150分別緊鄰晶片座110的四個邊緣112設置並分別與四個邊緣112相隔一距離D。此外，連接桿140包括分別連接晶片座110的四個角落114的四個連接桿140。
值得注意的是，本實施例之接地桿150是藉由分別連接所對應的一連接桿140的第一分支142a以及另一連接桿140的第三分支142c而懸掛於所對應的兩連接桿140上，故本實施例之接地桿150與晶片座110係彼此分離。如此一來，在設計本實施例之導線架100時，可依實際需求而分別設計接地桿150與晶片座110，因此，導線架100可具有更大的設計彈性。此外，接地桿150與晶片座110可相隔一距離D。因此，當將本實施例之導線架100應用於晶片封裝體中時，封裝膠體可填入接地桿150與晶片座110之間的狹縫T中，以完整包覆接地桿150並分隔接地桿150與晶片座110，且可避免接地桿150與封裝膠體產生脫層現象，從而提高晶片封裝體的製程良率以及可靠度。
圖1B繪示圖1A之導線架沿I-I’線段的剖面圖，圖1C繪示圖1A之導線架沿II-II’線段的剖面圖。請同時參照圖1B與圖1C，在本實施例中，接地桿150與引腳120位於一第一平面P1上，晶片座110位於一第二平面P2上，且第一平面P1與第二平面P2相互平行但不重疊。
具體而言，本實施例可對第二分支142b進行沉置設計(down-set)，以於第二分支142b上形成多個彎折線B並使晶片座110的位置低於接地桿150與引腳120，如此一來，可有利於後續的打線接合製程或者是使晶片座110的底面216在後續的封裝製程中可暴露於封裝膠體(未繪示)外。
值得注意的是，由於本實施例之連接桿140具有第一分支142a、第二分支142b與第三分支142c，因此，可藉由分別對第一分支142a、第二分支142b與第三分支142c進行沉置(down-set)設計或是其他的加工製程來調整晶片座110、接地桿150與引腳120之間的相對位置關係。由於可獨立地對第一分支142a、第二分支142b與第三分支142c進行調整，因此，本實施例之導線架100的設計彈性較大。
請再次參照圖1A，在本實施例中，接地桿150的寬度W為一定值。圖2繪示本發明另一實施例之導線架的俯視圖。在另一實施例中，請參照圖2，導線架200之接地桿150的中央部位156的寬度W1可大於兩端152、154的寬度W2。圖3繪示本發明又一實施例之導線架的俯視圖。在又一實施例中，請參照圖3，接地桿150的中央部位156可具有一彎折部。請同時參照圖1A、圖2與圖3，值得注意的是，不論接地桿150的形狀為何，各引腳120之朝向晶片座110的一端124會與接地桿150保持一固定的間距D1。
圖4A繪示本發明一實施例之導線架的俯視圖，圖4B繪示圖4A之導線架沿I-I’線段的剖面圖，圖4C繪示圖4A之導線架沿II-II’線段的剖面圖。請同時參照圖4A、圖4B與圖4C，本實施例之導線架400相似於圖2的導線架200，兩者的主要差異之處在於導線架400的引腳120位於一第一平面P1上，接地桿150位於一第二平面P1上，而晶片座110位於一第三平面P3上，且第一平面P1、第二平面P2與第三平面P3相互平行，其中第二平面P2位於第一平面P1與第三平面P3之間。
換言之，本實施例可分別對第一分支142a、第二分支142b與第三分支142c進行沉置設計，以於第一分支142a、第二分支142b與第三分支142c上形成多個彎折線B，如此一來，可使引腳120、接地桿150與晶片座110分別位於不同的平面上。
圖4D繪示圖4A之導線架沿III-III’線段的剖面圖。請參照圖4D，在本實施例中，接地桿150的頂面158可相對於第三平面P3傾斜。
圖5繪示本發明另一實施例之導線架的俯視圖。在另一實施例中，請參照圖5，接地桿150與晶片座110的相鄰兩側邊S1、S2上分別具有相對的一第一缺口I1與一第二缺口I2。此外，接地桿150可選擇性地具有多個貫穿接地桿150的孔洞H。圖6與圖7繪示本發明又一實施例之二種導線架的俯視圖。在又一實施例中，請同時參照圖6與圖7，接地桿150可選擇性地具有多個缺口I。值得注意的是，在後續的封裝製程中，缺口I、第一缺口I1、第二缺口I2與孔洞H可增加接地桿150與封裝膠體(未繪示)的接合強度。
圖8A繪示本發明一實施例之導線架的俯視圖，圖8B繪示圖8A之導線架沿I-I’線段的剖面圖。請同時參照圖8A與圖8B，本實施例之導線架800相似於圖1之導線架100，兩者主要的差異之處在於導線架800的晶片座110、接地桿150以及引腳120共平面。
圖9繪示本發明一實施例之晶片封裝體的剖面圖。請參照圖9，本實施例之晶片封裝體900包括一導線架910、一晶片920、多條導線930以及一封裝膠體940。值得注意的是，本實施例之導線架910相同於圖1A～圖1C之導線架100，因此，其詳細結構於此不再贅述。此外，在其他實施例中，亦可將導線架910置換為圖2～圖8B之導線架。晶片920配置於晶片座110上，且導線930可連接晶片920與引腳120，以及連接晶片920與接地桿150。封裝膠體940包覆晶片920與導線930。
在本實施例中，由於晶片座110的位置低於引腳120與接地桿150，故晶片座110的底面216可暴露於封裝膠體940外。如此一來，晶片920所產生的熱可透過晶片座110而快速地傳導至外界環境中。
綜上所述，本發明之接地桿是藉由分別連接所對應的一連接桿的一分支以及另一連接桿的一分支而懸掛於所對應的兩連接桿上，故本發明之接地桿與晶片座彼此分離。因此，本發明之導線架可具有更大的設計彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、400、800、910．．．導線架
110．．．晶片座
112．．．邊緣
114．．．角落
120．．．引腳
122、124．．．引腳的一端
130．．．外框
140．．．連接桿
142．．．端部
142a．．．第一分支
142b．．．第二分支
142c．．．第三分支
150．．．接地桿
152、154．．．接地桿的一端
156．．．中央部位
158．．．頂面
900．．．晶片封裝體
920．．．晶片
930．．．導線
940．．．封裝膠體
B．．．彎折線
D．．．距離
D1．．．間距
H．．．孔洞
I．．．缺口
I1．．．第一缺口
I2．．．第二缺口
P1．．．第一平面
P2．．．第二平面
P3．．．第三平面
S1．．．接地桿的一側邊
S2．．．晶片座的一側邊
T．．．狹縫
W、W1、W2．．．寬度
圖1A繪示本發明一實施例之導線架的俯視圖。
圖1B繪示圖1A之導線架沿I-I’線段的剖面圖。
圖1C繪示圖1A之導線架沿II-II’線段的剖面圖。
圖2繪示本發明另一實施例之導線架的俯視圖。
圖3繪示本發明又一實施例之導線架的俯視圖。
圖4A繪示本發明一實施例之導線架的俯視圖。
圖4B繪示圖4A之導線架沿I-I’線段的剖面圖。
圖4C繪示圖4A之導線架沿II-II’線段的剖面圖。
圖4D繪示圖4A之導線架沿III-III’線段的剖面圖。
圖5繪示本發明另一實施例之導線架的俯視圖。
圖6與圖7繪示本發明又一實施例之二種導線架的俯視圖。
圖8A繪示本發明一實施例之導線架的俯視圖。
圖8B繪示圖8A之導線架沿I-I’線段的剖面圖。
圖9繪示本發明一實施例之晶片封裝體的剖面圖。
100．．．導線架
110．．．晶片座
112．．．邊緣
114．．．角落
120．．．引腳
122、124．．．引腳的一端
130．．．外框
140．．．連接桿
142‧‧‧端部
142a‧‧‧第一分支
142b‧‧‧第二分支
142c‧‧‧第三分支
150‧‧‧接地桿
B‧‧‧彎折線
D‧‧‧距離
D1‧‧‧間距
T‧‧‧狹縫
W‧‧‧寬度

Claims (22)

  1. 一種導線架，包括：一晶片座；多個引腳，設置於該晶片座外圍；一外框，該晶片座與該些引腳配置於該外框中，且各該引腳之遠離該晶片座的一端連接該外框；多個連接桿，各該連接桿連接該外框並具有朝向該晶片座延伸的一端部，該端部具有彼此平行的一第一分支、一第二分支與一第三分支，其中該第二分支位於該第一分支與該第三分支之間並且連接該晶片座；以及多個接地桿，位於該晶片座與該些引腳之間，每一接地桿沿著所對應的該晶片座的邊緣設置，且兩相鄰的連接桿之間具有一個接地桿，該接地桿的兩端分別連接所對應的一連接桿的該第一分支以及另一連接桿的一第三分支。
  2. 如申請專利範圍第1項所述之導線架，其中各該接地桿的寬度為一定值。
  3. 如申請專利範圍第1項所述之導線架，其中各該接地桿的中央部位具有一彎折部。
  4. 如申請專利範圍第1項所述之導線架，其中各該接地桿的中央部位的寬度大於兩端的寬度。
  5. 如申請專利範圍第1項所述之導線架，其中該晶片座位於一平面上，而該些接地桿的頂面相對於該平面傾斜。
  6. 如申請專利範圍第1項所述之導線架，其中該些接地桿與該些引腳位於一第一平面上，該晶片座位於一第二平面上，且該第一平面與該第二平面相互平行但不重疊。
  7. 如申請專利範圍第1項所述之導線架，其中該些引腳位於一第一平面上，該些接地桿位於一第二平面上，而該晶片座位於一第三平面上，且該第一平面、該第二平面與該第三平面相互平行，且該第二平面位於該第一平面與該第三平面之間。
  8. 如申請專利範圍第1項所述之導線架，其中該晶片座、該些接地桿以及該些引腳共平面。
  9. 如申請專利範圍第1項所述之導線架，其中各該接地桿與該晶片座的相鄰兩側邊上分別具有相對的一第一缺口與一第二缺口。
  10. 如申請專利範圍第1項所述之導線架，其中各該接地桿具有至少一貫穿該接地桿的孔洞或是一缺口。
  11. 如申請專利範圍第1項所述之導線架，其中該晶片座呈矩形，該些接地桿分別沿著該晶片座的四個邊緣設置，且該些連接桿包括分別連接該晶片座的四個角落的四個連接桿。
  12. 一種晶片封裝體，包括：一導線架，包括：一晶片座；多個引腳，設置於該晶片座外圍；多個連接桿，設置於該晶片座外圍，且各該連接桿具有朝向該晶片座延伸的一端部，該端部具有彼此平行的一第一分支、一第二分支與一第三分支，其中該第二分支位於該第一分支與該第三分支之間並且連接該晶片座；多個接地桿，位於該晶片座與該些引腳之間，每一接地桿沿著所對應的該晶片座的邊緣設置，且兩相鄰的連接桿之間具有一個接地桿，該接地桿的兩端分別連接所對應的一連接桿的該第一分支以及另一連接桿的一第三分支；一晶片，配置於該晶片座上；多條導線，連接該晶片與該些引腳以及連接該晶片與該些接地桿；以及一封裝膠體，包覆該晶片與該些導線。
  13. 如申請專利範圍第12項所述之晶片封裝體，其中各該接地桿的寬度為一定值。
  14. 如申請專利範圍第12項所述之晶片封裝體，其中各該接地桿的中央部位具有一彎折部。
  15. 如申請專利範圍第12項所述之晶片封裝體，其中各該接地桿的中央部位的寬度大於兩端的寬度。
  16. 如申請專利範圍第12項所述之晶片封裝體，其中該晶片座位於一平面上，而該些接地桿的頂面相對於該平面傾斜。
  17. 如申請專利範圍第12項所述之晶片封裝體，其中該些接地桿與該些引腳位於一第一平面上，該晶片座位於一第二平面上，且該第一平面與該第二平面相互平行但不重疊。
  18. 如申請專利範圍第12項所述之晶片封裝體，其中該些引腳位於一第一平面上，該些接地桿位於一第二平面上，而該晶片座位於一第三平面上，且該第一平面、該第二平面與該第三平面相互平行，且該第二平面位於該第一平面與該第三平面之間。
  19. 如申請專利範圍第12項所述之晶片封裝體，其中該晶片座、該些接地桿以及該些引腳共平面。
  20. 如申請專利範圍第12項所述之晶片封裝體，其中各該接地桿與該晶片座的相鄰兩側邊上分別具有相對的一第一缺口與一第二缺口。
  21. 如申請專利範圍第12項所述之晶片封裝體，其中各該接地桿具有至少一貫穿該接地桿的孔洞或是一缺口。
  22. 如申請專利範圍第12項所述之晶片封裝體，其中該晶片座呈矩形，該些接地桿分別沿著該晶片座的四個邊緣設置，且該些連接桿包括分別連接該晶片座的四個角落的四個連接桿。
TW99110391A 2009-09-16 2010-04-02 導線架及晶片封裝體 TWI405316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/859,470 US8304865B2 (en) 2009-09-16 2010-08-19 Leadframe and chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24315309P 2009-09-16 2009-09-16

Publications (2)

Publication Number Publication Date
TW201112375A TW201112375A (en) 2011-04-01
TWI405316B true TWI405316B (zh) 2013-08-11

Family

ID=43865902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99110391A TWI405316B (zh) 2009-09-16 2010-04-02 導線架及晶片封裝體

Country Status (2)

Country Link
CN (1) CN102024778B (zh)
TW (1) TWI405316B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579198B (zh) * 2012-08-08 2016-03-30 扬智科技股份有限公司 芯片封装结构与导线架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045631A1 (en) * 1998-04-01 2001-11-29 Kinsman Larry D. Interdigitated capacitor design for integrated circuit lead frames
JP3944913B2 (ja) * 1996-07-03 2007-07-18 セイコーエプソン株式会社 樹脂封止型半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
KR100568225B1 (ko) * 2003-11-06 2006-04-07 삼성전자주식회사 리드 프레임 및 이를 적용한 반도체 패키지 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944913B2 (ja) * 1996-07-03 2007-07-18 セイコーエプソン株式会社 樹脂封止型半導体装置
US20010045631A1 (en) * 1998-04-01 2001-11-29 Kinsman Larry D. Interdigitated capacitor design for integrated circuit lead frames

Also Published As

Publication number Publication date
CN102024778B (zh) 2013-01-23
TW201112375A (en) 2011-04-01
CN102024778A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
TWI385775B (zh) 半導體封裝
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US20100171201A1 (en) Chip on lead with small power pad design
US11715677B2 (en) Semiconductor device with frame having arms
TWI716532B (zh) 樹脂密封型半導體裝置
US9859196B2 (en) Electronic device with periphery contact pads surrounding central contact pads
TW202101618A (zh) 半導體封裝和電子系統
TWI574359B (zh) 半導體封裝
TW201541566A (zh) 扁平無引腳封裝及其製造方法
TWI405316B (zh) 導線架及晶片封裝體
US9324643B1 (en) Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device
TWI382503B (zh) 四方扁平無引腳封裝
US20080185698A1 (en) Semiconductor package structure and carrier structure
US11081429B2 (en) Finger pad leadframe
TWI385776B (zh) 包含嵌入型撓式電路之封裝ｉｃ裝置及其製造方法
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
WO2019137117A1 (zh) 半导体器件及用于半导体器件的引线框
US10840171B2 (en) Integrated circuit package including inward bent leads
US8304865B2 (en) Leadframe and chip package
TWI429351B (zh) 小基板記憶卡封裝構造
TWI462238B (zh) 無外引腳封裝結構
TWI466262B (zh) 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造
US20230197576A1 (en) Leadframe strip with complimentary design
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지