CN102024778A - 导线架及芯片封装体 - Google Patents

导线架及芯片封装体 Download PDF

Info

Publication number
CN102024778A
CN102024778A CN 201010164499 CN201010164499A CN102024778A CN 102024778 A CN102024778 A CN 102024778A CN 201010164499 CN201010164499 CN 201010164499 CN 201010164499 A CN201010164499 A CN 201010164499A CN 102024778 A CN102024778 A CN 102024778A
Authority
CN
China
Prior art keywords
plane
chip carrier
chip
branch
earth brace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010164499
Other languages
English (en)
Other versions
CN102024778B (zh
Inventor
许月珍
谢玫璘
徐志宏
陈光雄
徐义程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102024778A publication Critical patent/CN102024778A/zh
Application granted granted Critical
Publication of CN102024778B publication Critical patent/CN102024778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种导线架及芯片封装体。该导线架包括芯片座、多个引脚、外框、多个连接杆以及多个接地杆。引脚设置于芯片座外围。芯片座与引脚配置于外框中，且各引脚的远离芯片座的一端连接外框。各连接杆连接外框并具有朝向芯片座延伸的端部，端部具有彼此平行的第一分支、第二分支与第三分支，其中第二分支位于第一分支与第三分支之间并且连接芯片座。接地杆位于芯片座与引脚之间，每一接地杆沿着所对应的芯片座的边缘设置，且两相邻的连接杆之间具有一个接地杆，接地杆的两端分别连接所对应的连接杆的第一分支以及另一连接杆的第三分支。根据本发明的导线架具有较大的设计弹性。

Description

导线架及芯片封装体
技术领域
本发明涉及一种导线架与芯片封装体，且特别是涉及一种芯片座与接地杆分离设置的导线架与以及应用此导线架的芯片封装体。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。集成电路的封装方法是将由晶片切割而成的芯片配置于承载器上并使芯片电性连接至承载器，之后，再以封装胶体(moldingcompound)包覆芯片，以防止芯片受到外界温度、湿气的影响以及杂尘污染，并提供芯片与外部电路之间电性连接的媒介。
承载器一般分为导线架与线路板，其中导线架由于散热效果佳，因此，近年来已普遍地应用于芯片封装体中。在导线架型的芯片封装体中，导线架可具有芯片座与配置于芯片座周边的多个引脚，芯片可配置于芯片座上并通过多条导线电性连接至引脚，且封装胶体包覆芯片与导线。
在已知技术中，芯片可通过导线电性连接至芯片座，以达到接地的效果。因此，在设计导线架时，需增加芯片座的面积以作为引线之用，以致于导线架的设计弹性降低。
发明内容
本发明提供一种导线架，其具有较大的设计弹性。
本发明提供一种芯片封装体，其导线架具有较大的设计弹性。
本发明提出一种导线架包括芯片座、多个引脚、外框、多个连接杆以及多个接地杆。引脚设置于芯片座外围。芯片座与引脚配置于外框中，且各引脚的远离芯片座的一端连接外框。各连接杆连接外框并具有朝向芯片座延伸的端部，端部具有彼此平行的第一分支、第二分支与第三分支，其中第二分支位于第一分支与第三分支之间并且连接芯片座。接地杆位于芯片座与引脚之间，每一接地杆沿着所对应的芯片座的边缘设置，且两相邻的连接杆之间具有一个接地杆，接地杆的两端分别连接所对应的连接杆的第一分支以及另一连接杆的第三分支。
在本发明的实施例中，接地杆的宽度为定值。
在本发明的实施例中，接地杆的中央部位具有弯折部。
在本发明的实施例中，接地杆的中央部位的宽度大于两端的宽度。
在本发明的实施例中，芯片座位于平面上，而接地杆的顶面相对于平面倾斜。
在本发明的实施例中，接地杆与引脚位于第一平面上，芯片座位于第二平面上，且第一平面与第二平面相互平行但不重叠。
在本发明的实施例中，引脚位于第一平面上，接地杆位于第二平面上，而芯片座位于第三平面上，且第一平面、第二平面与第三平面相互平行，且第二平面位于第一平面与第三平面之间。
在本发明的实施例中，芯片座、接地杆以及引脚共平面。
在本发明的实施例中，接地杆与芯片座的相邻两侧边上分别具有相对的第一缺口与第二缺口。
在本发明的实施例中，接地杆具有至少一贯穿接地杆的孔洞或是缺口。
在本发明的实施例中，芯片座呈矩形，接地杆分别沿着芯片座的四个边缘设置，且连接杆包括分别连接芯片座的四个角落的四个连接杆。
本发明提出一种芯片封装体包括导线架、芯片、多条导线以及封装胶体。导线架包括芯片座、多个引脚、外框、多个连接杆以及多个接地杆。引脚设置于芯片座外围。芯片座与引脚配置于外框中，且各引脚的远离芯片座的一端连接外框。各连接杆连接外框并具有朝向芯片座延伸的端部，端部具有彼此平行的第一分支、第二分支与第三分支，其中第二分支位于第一分支与第三分支之间并且连接芯片座。接地杆位于芯片座与引脚之间，每一接地杆沿着所对应的芯片座的边缘设置，且两相邻的连接杆之间具有一个接地杆，接地杆的两端分别连接所对应的连接杆的第一分支以及另一连接杆的第三分支。芯片配置于芯片座上。导线连接芯片与引脚。封装胶体包覆芯片与导线。
在本发明的实施例中，接地杆的宽度为定值。
在本发明的实施例中，接地杆的中央部位具有弯折部。
在本发明的实施例中，接地杆的中央部位的宽度大于两端的宽度。
在本发明的实施例中，芯片座位于平面上，而接地杆的顶面相对于平面倾斜。
在本发明的实施例中，接地杆与引脚位于第一平面上，芯片座位于第二平面上，且第一平面与第二平面相互平行但不重叠。
在本发明的实施例中，引脚位于第一平面上，接地杆位于第二平面上，而芯片座位于第三平面上，且第一平面、第二平面与第三平面相互平行，且第二平面位于第一平面与第三平面之间。
在本发明的实施例中，芯片座、接地杆以及引脚共平面。
在本发明的实施例中，接地杆与芯片座的相邻两侧边上分别具有相对的第一缺口与第二缺口。
在本发明的实施例中，接地杆具有至少一贯穿接地杆的孔洞或是缺口。
在本发明的实施例中，芯片座呈矩形，接地杆分别沿着芯片座的四个边缘设置，且连接杆包括分别连接芯片座的四个角落的四个连接杆。
本发明提出一种导线架包括芯片座、多个引脚、外框、多个连接杆以及多个接地杆。引脚设置于芯片座外围。芯片座与与引脚配置于外框中，且各引脚的远离芯片座的一端连接外框。每一连接杆连接外框与芯片座。接地杆位于芯片座与引脚之间，且两相邻的连接杆之间具有接地杆，每一接地杆沿着所对应的芯片座的边缘设置，且接地杆的两端分别沿着所对应的两相邻的连接杆的边缘朝向外框延伸，而连接到两相邻的连接杆上。
本发明提出一种导线架包括芯片座、多个引脚、外框以及多个连接杆。引脚设置于芯片座外围。芯片座与引脚配置于外框中，且各引脚的远离芯片座的一端连接外框。每一连接杆连接外框与芯片座，其中芯片座的边缘具有多个狭缝，每一狭缝沿着所对应的芯片座的边缘设置，以将芯片座分为中央的承载部以及外围的多个接地部，且每一狭缝的两端还分别沿着所对应的两连接杆的延伸方向而延伸到两连接杆上，使接地部分别悬挂(suspended)在所对应的连接杆上。
基于上述，本发明的接地杆是通过分别连接所对应的连接杆的分支以及另一连接杆的分支而悬挂于所对应的两连接杆上，故本发明的接地杆与芯片座彼此分离。因此，本发明的导线架可具有更大的设计弹性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A绘示本发明一实施例的导线架的俯视图。
图1B绘示图1A的导线架沿I-I’线段的剖面图。
图1C绘示图1A的导线架沿II-II’线段的剖面图。
图2绘示本发明另一实施例的导线架的俯视图。
图3绘示本发明又一实施例的导线架的俯视图。
图4A绘示本发明一实施例的导线架的俯视图。
图4B绘示图4A的导线架沿I-I’线段的剖面图。
图4C绘示图4A的导线架沿II-II’线段的剖面图。
图4D绘示图4A的导线架沿III-III’线段的剖面图。
图5绘示本发明另一实施例的导线架的俯视图。
图6与图7绘示本发明又一实施例的二种导线架的俯视图。
图8A绘示本发明一实施例的导线架的俯视图。
图8B绘示图8A的导线架沿I-I’线段的剖面图。
图9绘示本发明一实施例的芯片封装体的剖面图。
附图标记说明
100、200、400、800、910：导线架
110：芯片座
112：边缘
114：角落
120：引脚
122、124：引脚的一端
130：外框
140：连接杆
142：端部
142a：第一分支
142b：第二分支
142c：第三分支
150：接地杆
152、154：接地杆的一端
156：中央部位
158：顶面
900：芯片封装体
920：芯片
930：导线
940：封装胶体
B：弯折线
D：距离
D1：间距
H：孔洞
I：缺口
I1：第一缺口
I2：第二缺口
P1：第一平面
P2：第二平面
P3：第三平面
S1：接地杆的侧边
S2：芯片座的侧边
T：狭缝
W、W1、W2：宽度
具体实施方式
图1A绘示本发明一实施例的导线架的俯视图。请参照图1A，本实施例的导线架100包括芯片座110、多个引脚120、外框130、多个连接杆140以及多个接地杆150。引脚120设置于芯片座110的外围，且芯片座110与引脚120配置于外框130中，其中各引脚120的远离芯片座110的一端122连接外框130，而各引脚120的朝向芯片座110的一端124为自由端。
各连接杆140连接外框130并具有朝向芯片座110延伸的端部142。端部142具有彼此平行的第一分支142a、第二分支142b与第三分支142c，其中第二分支142b位于第一分支142a与第三分支142c之间并且连接芯片座110。
每一接地杆150沿着所对应的芯片座110的边缘112设置，且接地杆150位于芯片座110与各引脚120的一端124之间。两相邻的连接杆140之间具有一个接地杆150，且接地杆150的两端分别连接所对应的连接杆140的第一分支142a以及另一连接杆140的第三分支142c。或者是说，接地杆150的两端分别沿着所对应的两相邻的连接杆140的边缘朝向外框130延伸，从而连接到两相邻的连接杆140上。
换言之，芯片座的边缘具有多个狭缝T，且每一狭缝T沿着所对应的芯片座的边缘设置，以将芯片座分为中央的承载部以及外围的多个接地部，且每一狭缝T的两端还分别沿着所对应的两连接杆140的延伸方向而延伸到两连接杆140上，使接地部分别悬挂(suspended)在所对应的连接杆140上。
在本实施例中，芯片座110呈矩形，且四个接地杆150分别沿着芯片座110的四个边缘112设置，详细而言，四个接地杆150分别紧邻芯片座110的四个边缘112设置并分别与四个边缘112相隔距离D。此外，连接杆140包括分别连接芯片座110的四个角落114的四个连接杆140。
值得注意的是，本实施例的接地杆150是通过分别连接所对应的连接杆140的第一分支142a以及另一连接杆140的第三分支142c而悬挂于所对应的两连接杆140上，故本实施例的接地杆150与芯片座110彼此分离。如此一来，在设计本实施例的导线架100时，可依实际需求而分别设计接地杆150与芯片座110，因此，导线架100可具有更大的设计弹性。此外，接地杆150与芯片座110可相隔距离D。因此，当将本实施例的导线架100应用于芯片封装体中时，封装胶体可填入接地杆150与芯片座110之间的狭缝T中，以完整包覆接地杆150并分隔接地杆150与芯片座110，且可避免接地杆150与封装胶体产生脱层现象，从而提高芯片封装体的工艺良率以及可靠度。
图1B绘示图1A的导线架沿I-I’线段的剖面图，图1C绘示图1A的导线架沿II-II’线段的剖面图。请同时参照图1B与图1C，在本实施例中，接地杆150与引脚120位于第一平面P1上，芯片座110位于第二平面P2上，且第一平面P1与第二平面P2相互平行但不重叠。
具体而言，本实施例可对第二分支142b进行沉置设计(down-set)，以于第二分支142b上形成多个弯折线B并使芯片座110的位置低于接地杆150与引脚120，如此一来，可有利于后续的引线接合工艺或者是使芯片座110的底面216在后续的封装工艺中可暴露于封装胶体(未绘示)外。
值得注意的是，由于本实施例的连接杆140具有第一分支142a、第二分支142b与第三分支142c，因此，可通过分别对第一分支142a、第二分支142b与第三分支142c进行沉置(down-set)设计或是其他的加工工艺来调整芯片座110、接地杆150与引脚120之间的相对位置关系。由于可独立地对第一分支142a、第二分支142b与第三分支142c进行调整，因此，本实施例的导线架100的设计弹性较大。
请再次参照图1A，在本实施例中，接地杆150的宽度W为定值。图2绘示本发明另一实施例的导线架的俯视图。在另一实施例中，请参照图2，导线架200的接地杆150的中央部位156的宽度W1可大于两端152、154的宽度W2。图3绘示本发明又一实施例的导线架的俯视图。在又一实施例中，请参照图3，接地杆150的中央部位156可具有弯折部。请同时参照图1A、图2与图3，值得注意的是，不论接地杆150的形状为何，各引脚120的朝向芯片座110的一端124会与接地杆150保持固定的间距D1。
图4A绘示本发明实施例的导线架的俯视图，图4B绘示图4A的导线架沿I-I’线段的剖面图，图4C绘示图4A的导线架沿II-II’线段的剖面图。请同时参照图4A、图4B与图4C，本实施例的导线架400相似于图2的导线架200，两者的主要差异之处在于导线架400的引脚120位于第一平面P1上，接地杆150位于第二平面P1上，而芯片座110位于第三平面P3上，且第一平面P1、第二平面P2与第三平面P3相互平行，其中第二平面P2位于第一平面P1与第三平面P3之间。
换言之，本实施例可分别对第一分支142a、第二分支142b与第三分支142c进行沉置设计，以于第一分支142a、第二分支142b与第三分支142c上形成多个弯折线B，如此一来，可使引脚120、接地杆150与芯片座110分别位于不同的平面上。
图4D绘示图4A的导线架沿III-III’线段的剖面图。请参照图4D，在本实施例中，接地杆150的顶面158可相对于第三平面P3倾斜。
图5绘示本发明另一实施例的导线架的俯视图。在另一实施例中，请参照图5，接地杆150与芯片座110的相邻两侧边S1、S2上分别具有相对的第一缺口I1与第二缺口I2。此外，接地杆150可选择性地具有多个贯穿接地杆150的孔洞H。图6与图7绘示本发明又一实施例的二种导线架的俯视图。在又一实施例中，请同时参照图6与图7，接地杆150可选择性地具有多个缺口I。值得注意的是，在后续的封装工艺中，缺口I、第一缺口I1、第二缺口I2与孔洞H可增加接地杆150与封装胶体(未绘示)的接合强度。
图8A绘示本发明一实施例的导线架的俯视图，图8B绘示图8A的导线架沿I-I’线段的剖面图。请同时参照图8A与图8B，本实施例的导线架800相似于图1的导线架100，两者主要的差异之处在于导线架800的芯片座110、接地杆150以及引脚120共平面。
图9绘示本发明实施例的芯片封装体的剖面图。请参照图9，本实施例的芯片封装体900包括导线架910、芯片920、多条导线930以及封装胶体940。值得注意的是，本实施例的导线架910相同于图1A～图1C的导线架100，因此，其详细结构于此不再赘述。此外，在其他实施例中，亦可将导线架910置换为图2～图8B的导线架。芯片920配置于芯片座110上，且导线930可连接芯片920与引脚120，以及连接芯片920与接地杆150。封装胶体940包覆芯片920与导线930。
在本实施例中，由于芯片座110的位置低于引脚120与接地杆150，故芯片座110的底面216可暴露于封装胶体940外。如此一来，芯片920所产生的热可透过芯片座110而快速地传导至外界环境中。
综上所述，本发明的接地杆是通过分别连接所对应的连接杆的分支以及另一连接杆的分支而悬挂于所对应的两连接杆上，故本发明的接地杆与芯片座彼此分离。因此，本发明的导线架可具有更大的设计弹性。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (22)

1.一种导线架，包括：
芯片座；
多个引脚，设置于该芯片座外围；
外框，该芯片座与所述多个引脚配置于该外框中，且各该引脚的远离该芯片座的一端连接该外框；
多个连接杆，各该连接杆连接该外框并具有朝向该芯片座延伸的端部，该端部具有彼此平行的第一分支、第二分支与第三分支，其中该第二分支位于该第一分支与该第三分支之间并且连接该芯片座；以及
多个接地杆，位于该芯片座与所述多个引脚之间，每一接地杆沿着所对应的该芯片座的边缘设置，且两相邻的连接杆之间具有一个接地杆，该接地杆的两端分别连接所对应的连接杆的该第一分支以及另一连接杆的第三分支。
2.如权利要求1所述的导线架，其中各该接地杆的宽度为定值。
3.如权利要求1所述的导线架，其中各该接地杆的中央部位具有弯折部。
4.如权利要求1所述的导线架，其中各该接地杆的中央部位的宽度大于两端的宽度。
5.如权利要求1所述的导线架，其中该芯片座位于一平面上，而所述多个接地杆的顶面相对于该平面倾斜。
6.如权利要求1所述的导线架，其中所述多个接地杆与所述多个引脚位于第一平面上，该芯片座位于第二平面上，且该第一平面与该第二平面相互平行但不重叠。
7.如权利要求1所述的导线架，其中所述多个引脚位于第一平面上，所述多个接地杆位于第二平面上，而该芯片座位于第三平面上，且该第一平面、该第二平面与该第三平面相互平行，且该第二平面位于该第一平面与该第三平面之间。
8.如权利要求1所述的导线架，其中该芯片座、所述多个接地杆以及所述多个引脚共平面。
9.如权利要求1所述的导线架，其中各该接地杆与该芯片座的相邻两侧边上分别具有相对的第一缺口与第二缺口。
10.如权利要求1所述的导线架，其中各该接地杆具有至少一贯穿该接地杆的孔洞或是缺口。
11.如权利要求1所述的导线架，其中该芯片座呈矩形，所述多个接地杆分别沿着该芯片座的四个边缘设置，且所述多个连接杆包括分别连接该芯片座的四个角落的四个连接杆。
12.一种芯片封装体，包括：
导线架，包括：
芯片座；
多个引脚，设置于该芯片座外围；
多个连接杆，设置于该芯片座外围，且各该连接杆具有朝向该芯片座延伸的端部，该端部具有彼此平行的第一分支、第二分支与第三分支，其中该第二分支位于该第一分支与该第三分支之间并且连接该芯片座；
多个接地杆，位于该芯片座与所述多个引脚之间，每一接地杆沿着所对应的该芯片座的边缘设置，且两相邻的连接杆之间具有一个接地杆，该接地杆的两端分别连接所对应的连接杆的该第一分支以及另一连接杆的第三分支；
芯片，配置于该芯片座上；
多条导线，连接该芯片与所述多个引脚以及连接该芯片与所述多个接地杆；以及
封装胶体，包覆该芯片与所述多个导线。
13.如权利要求12所述的芯片封装体，其中各该接地杆的宽度为定值。
14.如权利要求12所述的芯片封装体，其中各该接地杆的中央部位具有弯折部。
15.如权利要求12所述的芯片封装体，其中各该接地杆的中央部位的宽度大于两端的宽度。
16.如权利要求12所述的芯片封装体，其中该芯片座位于一平面上，而所述多个接地杆的顶面相对于该平面倾斜。
17.如权利要求12所述的芯片封装体，其中所述多个接地杆与所述多个引脚位于第一平面上，该芯片座位于第二平面上，且该第一平面与该第二平面相互平行但不重叠。
18.如权利要求12所述的芯片封装体，其中所述多个引脚位于第一平面上，所述多个接地杆位于第二平面上，而该芯片座位于第三平面上，且该第一平面、该第二平面与该第三平面相互平行，且该第二平面位于该第一平面与该第三平面之间。
19.如权利要求12所述的芯片封装体，其中该芯片座、所述多个接地杆以及所述多个引脚共平面。
20.如权利要求12所述的芯片封装体，其中各该接地杆与该芯片座的相邻两侧边上分别具有相对的第一缺口与第二缺口。
21.如权利要求12所述的芯片封装体，其中各该接地杆具有至少一贯穿该接地杆的孔洞或是缺口。
22.如权利要求12所述的芯片封装体，其中该芯片座呈矩形，所述多个接地杆分别沿着该芯片座的四个边缘设置，且所述多个连接杆包括分别连接该芯片座的四个角落的四个连接杆。
CN 201010164499 2009-09-16 2010-04-13 导线架及芯片封装体 Active CN102024778B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24315309P 2009-09-16 2009-09-16
US61/243,153 2009-09-16

Publications (2)

Publication Number Publication Date
CN102024778A true CN102024778A (zh) 2011-04-20
CN102024778B CN102024778B (zh) 2013-01-23

Family

ID=43865902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010164499 Active CN102024778B (zh) 2009-09-16 2010-04-13 导线架及芯片封装体

Country Status (2)

Country Link
CN (1) CN102024778B (zh)
TW (1) TWI405316B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579198A (zh) * 2012-08-08 2014-02-12 扬智科技股份有限公司 芯片封装结构与导线架

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197546A (zh) * 1996-07-03 1998-10-28 精工爱普生株式会社 树脂封装型半导体装置及其制造方法
US20040238921A1 (en) * 2003-05-28 2004-12-02 Silicon Precision Industries Co., Ltd Ground-enhanced semiconductor package and lead frame for the same
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
CN1614774A (zh) * 2003-11-06 2005-05-11 三星电子株式会社 引线框及使用该引线框制造半导体封装的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197546A (zh) * 1996-07-03 1998-10-28 精工爱普生株式会社 树脂封装型半导体装置及其制造方法
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US20040238921A1 (en) * 2003-05-28 2004-12-02 Silicon Precision Industries Co., Ltd Ground-enhanced semiconductor package and lead frame for the same
CN1614774A (zh) * 2003-11-06 2005-05-11 三星电子株式会社 引线框及使用该引线框制造半导体封装的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579198A (zh) * 2012-08-08 2014-02-12 扬智科技股份有限公司 芯片封装结构与导线架
CN103579198B (zh) * 2012-08-08 2016-03-30 扬智科技股份有限公司 芯片封装结构与导线架

Also Published As

Publication number Publication date
CN102024778B (zh) 2013-01-23
TW201112375A (en) 2011-04-01
TWI405316B (zh) 2013-08-11

Similar Documents

Publication Publication Date Title
CN100547777C (zh) 具有不对称引线框连接的电路小片封装
TWI520190B (zh) 記憶卡及保全數位卡
EP2745319A1 (en) Semiconductor package
CN104409366A (zh) 芯片封装方法及封装基底
US10056343B2 (en) Packaged semiconductor device with interior polygonal pads
CN102024778B (zh) 导线架及芯片封装体
US9698087B2 (en) Semiconductor device, corresponding methods of production and use and corresponding apparatus
US9633931B2 (en) Chip rotated at an angle mounted on die pad region
US20140353850A1 (en) Semiconductor package and fabrication method thereof
CN105702651A (zh) 具有暴露的接触焊垫和支撑集成电路裸片的引线的集成电路器件以及形成器件的方法
US9536813B2 (en) Semiconductor device
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
CN211578741U (zh) 导线框架及包含其的集成电路封装体
CN104952856B (zh) 一种双面组装集成电路
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
CN104810345A (zh) 无引线封装式功率半导体模块
US8304865B2 (en) Leadframe and chip package
CN110416181A (zh) 电子设备以及布线基板
US20120133036A1 (en) Integrated circuit packaging system with connection supports and method of manufacture thereof
KR20230047503A (ko) 집적 회로 정전기 방전 버스 구조체 및 제조 방법
CN102931150A (zh) 无外引脚封装结构
JP4658987B2 (ja) 半導体装置
JP3994084B2 (ja) 半導体装置
US20120025898A1 (en) Circuit Device
KR20160128684A (ko) 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant