CN107112308B - 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法 - Google Patents

引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法 Download PDF

Info

Publication number
CN107112308B
CN107112308B CN201580005842.9A CN201580005842A CN107112308B CN 107112308 B CN107112308 B CN 107112308B CN 201580005842 A CN201580005842 A CN 201580005842A CN 107112308 B CN107112308 B CN 107112308B
Authority
CN
China
Prior art keywords
terminal
lead
scolding tin
wall thickness
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580005842.9A
Other languages
English (en)
Other versions
CN107112308A (zh
Inventor
神山悦宏
梅田宗一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107112308A publication Critical patent/CN107112308A/zh
Application granted granted Critical
Publication of CN107112308B publication Critical patent/CN107112308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种引线框，即使使用线膨胀系数小的模塑树脂，也能够在温度变化时，抑制将引线的端子部与配线基板结合的焊锡发生开裂。本实施方式所涉及的引线框1，其特征在于，包括：引线部2，具有内部引线3以及与内部引线3相连接的外部引线4；以及，框架部5，支撑引线部2，其中，内部引线3设有端子部3a，端子部3a具有与配线基板的导电图形相对的相对面3b，以及与相对面3b相反侧的背面3c，端子部3a的周缘部设有焊锡壁厚确保部6，焊锡壁厚确保部6被形成为，相对面3b朝着背面3c侧凹陷，并且比相对面3b的中央区域更薄，背面3c的中央区域没有形成凹部，是平坦的。

Description

引线框、半导体装置、引线框的制造方法、以及半导体装置的 制造方法
技术领域
本发明涉及一种引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法。
背景技术
以往，在通过焊锡将金属制的引线与配线基板的导电图形进行接合后，再通过模塑树脂对引线(内部引线(Inner-lead))、配线基板的安装面以及装配在配线基板上的电子部件进行封装的半导体装置已被普遍认知。这样的半导体装置，为了提高散热性能，会在没有被模塑树脂覆盖的，配线基板的安装面与相反侧的外露面设有散热器(Heatsink)
但是，上述的半导体装置由于封装尺寸(Package size)比开关(Switch)元件等的分立式(Discrete)产品大，所以在温度变化时一旦发生封装翘曲，配线基板与散热器的接触面积就会减少从而导致散热性能下降。封装翘曲会根据模塑树脂与配线基板之间的线膨胀系数差而发生。从这一点来说，为了减小温度变化时的封装翘曲程度，目前是通过使用线膨胀系数小的模塑树脂来减小线膨胀系数差。
再有，在专利文献1中，记载的是运用销突起加工在引线上形成具有平坦圆形顶部(Top)的突起部，从而提高引线与半导体装置内部的引线(内部引线)之间的焊锡接合可靠性。
先行技术文献
专利文献
专利文献1特开2011-249395号公报
发明内容
如上述般，为了减小温度变化时的封装翘曲程度，一般是使用线膨胀系数小的模塑树脂。然而，那样的话，模塑树脂与引线之间的线膨胀系数差又会变大，温度变化导致引线膨胀/收缩时，又会因模塑树脂从而限制引线的变动。因此，就会给将引线和配线基板接合的焊锡施加很大的应力。特别是，应力容易集中在引线的前端的周缘部。其结果是，例如在用于车载等的温度变化剧烈的环境下，会有焊锡发生龟裂导致焊锡接合部分的电阻值增大的可能。
在专利文献1中，由于为了进行销突起加工，有必要将引线前端的端子部(焊锡附着面)的面积相较以往变得更大，因此又会有妨碍半导体装置的小型化·高密度化的问题。
作为其他的手段，例如，可以想到的是通过预先在配线基板的安装面形成沟槽，再将引线与该沟槽对位后进行焊锡接合来确保焊锡壁厚和沟槽的深度相同，从而抑制焊锡开裂。但是，此情况下必须高精度地将引线与沟槽的进行对位后搭载。因此，引线框的对位经纬和对各部件(引线框等)公差的条件就会变得苛刻，其结果是，产生出导致半导体装置的成本增加的问题。
本发明鉴于以上问题点，目的是提供一种即使使用线膨胀系数小的模塑树脂，也能够在温度变化时，抑制将引线的端子部与配线基板结合的焊锡发生开裂的引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法。
本发明的一种形态所涉及的引线框，其特征在于，包括：
引线部，具有内部引线以及与所述内部引线相连接的外部引线；以及
框架部，支撑所述引线部，
其中，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，以及与所述相对面相反侧的背面，
所述端子部的周缘部设有焊锡壁厚确保部，所述焊锡壁厚确保部被形成为，所述相对面朝着所述背面侧凹陷，并且比所述相对面的中央区域更薄，所述背面没有形成凹部，是平坦的。
另外，在所述引线框中，
所述焊锡壁厚确保部也可至少是设置在所述端子部的前端。
另外，在所述引线框中，
所述焊锡壁厚确保部也可沿所述端子部的外周被设置成“コ”字形状。
另外，在所述引线框中，
所述内部引线具有将所述端子部与所述外部引线电连接的引线连接部，所述焊锡壁厚确保部也可从所述端子部向着所述外部引线延伸至所述引线连接部的途中。
另外，在所述引线框中，
所述焊锡壁厚确保部也可是通过对所述端子部的周缘部进行压铸加工使壁厚变薄后形成的。
本发明的一种形态所涉及的半导体装置的制造方法，其特征在于，包括：
准备配线基板的工序，所述配线基板具有绝缘基板以及设置在所述绝缘基板上的导电图形；
准备所述引线框的工序；
在所述配线基板的所述安装面安装电子部件的工序；
将所述引线框的所述端子部焊锡接合在所述配线基板的所述导电图形上的工序；
对所述电子部件、所述配线基板的所述安装面、以及所述内部引线利用封装树脂进行封装的工序；以及
将所述引线框的所述框体部切除的工序。
本发明的一种形态所涉及的半导体装置，其特征在于，包括：
配线基板，具有绝缘基板以及设置在所述绝缘基板上的导电图形，并且在安装面上安装有电子部件；
引线部，具有内部引线以及与所述内部引线相连接的外部引线；以及
封装树脂部，对所述电子部件、所述配线基板的所述安装面、以及所述内部引线进行封装，
其中，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，以及与所述相对面相反侧的背面，并且通过焊锡接合在所述导电图形上，
所述端子部的周缘部设有焊锡壁厚确保部，所述焊锡壁厚确保部被形成为，所述相对面朝着所述背面侧凹陷，并且比所述相对面的中央区域更薄，所述背面的中央区域没有形成凹部，是平坦的。
本发明的一种形态所涉及的引线框的制造方法，用于制造具备引线部的所述引线框，所述引线部具有内部引线以及与所述内部引线相连接的外部引线，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，其特征在于，包括：
压铸加工工序，通过利用上下一对的模具对金属薄板材进行压缩的压铸加工，在作为所述相对面的所述金属薄板材的一方的主面中的，作为所述内部引线的所述端子部的周缘部的部分上，形成薄壁部，所述薄壁部被形成为所述相对面朝着所述背面侧凹陷并且比所述相对面的中央区域更薄的所定形状；以及，
内部引线的形成工序，通过压穿所述金属薄板材使切割线B穿过所述薄壁部的底面，从而在所述端子部的周缘部形成设有焊锡壁厚确保部的所述内部引线。
另外，在所述引线框的制造方法中，
在进行所述压铸加工工序前，也可进一步包括：对所述金属薄板材进行压穿加工，从而形成比所述内部引线更大形状的临时内部引线的预备压穿工序。
另外，在所述引线框的制造方法中，
在所述压铸加工工序中，也可沿所述端子部的外周形成“コ”字形状的薄壁部。
发明效果
根据本发明，引线的端子部的周缘部设有焊锡壁厚确保部，所述焊锡壁厚确保部被形成为，与配线基板的导电图形相对的相对面朝着端子部的背面侧凹陷，并且比端子部的相对面的中央区域更薄，该背面的中央区域没有形成凹部，是平坦的。通过这样，就能够在应力容易集中的端子部的周缘，确保将引线的端子部与配线基板相接合的焊锡的壁厚，从而在即使使用线膨胀系数小的模塑树脂作为半导体装置的封装树脂的情况下，也能够在温度变化时，抑制焊锡开裂的发生。
附图说明
图1是本发明的实施方式所涉及的引线框1的平面图。
图2中(a)是内部引线3的前端部分的平面图，(b)是内部引线3的前端部分的侧面图，(C)是(a)的沿I-I线的断面图。
图3A是实施方式所涉及的引线框1的制造方法的说明平面图。
图3B是继图3A后的，实施方式所涉及的引线框1的制造方法的说明平面图。
图4中(a)是图3B(4)的沿I-I线的断面图，(b)是图3B(4)的沿II-II线的断面图。
图5是本发明的实施方式所涉及的半导体装置30的斜视图。
图6是以内部引线3的前端部分为中心放大后的半导体装置30的断面图。
具体实施方式
以下，将参照附图对本发明的实施方式进行说明。另外，各图中具有同等功能的构成要素被标注为同一符号，对同一符号的构成要素不重复进行详细说明。
(引线框)
首先，将就本发明的实施方式所涉及的引线框1，参照图1以及图2进行说明。
引线框1如图1所示，具备多条引线部2，以及支撑这些多条引线部2的框架部5。各引线部2具有内部引线3，以及与内部引线3相连接的外部引线4。另外，如图1所示，引线框1还具备朝向引线部2的多条引线部13。例如，在引线框1适用于开关电源的半导体装置时，引线部2作为电源端子、接地端子、以及电流输出端子等，引线部13作为控制端子接收开关元件的控制信号。
内部引线3是引线部2中，最终通过树脂封装部25(后述)封装的部分。内部引线3如图2(a)以及图2(b)所示，具有端子部3a以及引线连接部3d。引线连接部3d与外部引线4相连，并且使端子部3a与外部引线4电连接。
端子部3a如图1以及图2所示，设置在内部引线3的前端部分。该内部引线3如图2(b)所示，具有相对面3b、以及与相对面3b相反侧的背面3c。相对面3b是与配线基板的导电图形(后述配线基板20的导电图形22)相对的面，被称为焊锡附着面。该端子部3a如图2(b)所示，通过折弯部3e将内部引线3折弯从而形成为内部引线3的前端部分。
如图2(a)～(c)所示，端子部3a的周缘部设有用于确保焊锡壁厚的焊锡壁厚确保部6。该焊锡壁厚确保部6被形成为，相对面3b朝着背面3c侧凹陷，并且比相对面3b的中央区域更薄。另外，如图2(b)以及图2(c)所示，端子部3a的背面3c的中央区域没有形成凹部，是平坦的。
更详细地来说，焊锡壁厚确保部6如图2(a)所示，沿端子部3a的外周被设置成“コ”字形状。通过这样，就能够在端子部3a的外周整体区域上确保焊锡壁厚。其结果是，无论配线基板朝哪个方向(例如，长的方向或短的方向)翘曲，由于焊锡壁厚被确保，所以就能够抑制焊锡开裂的发生。
焊锡壁厚确保部6如后述关于引线框1的制造方法的说明中的详细说明般，是通过对端子部3a的周缘部的压铸加工(压印加工(Coining process))使壁厚薄化后形成的。
再有，焊锡壁厚确保部6不限于“コ”字形状，只要是设置在焊锡的应力最集中的端子部3a的前端部(图2(a)中的区域C1)上就可以了。
另外，如图2(a)以及图2(b)所示，焊锡壁厚确保部6也可从端子部3a向着外部引线4延伸至引线连接部3d的途中。通过这样，就能够进一步地提高端子部3a与配线基板之间的焊锡接合的可靠性。
如上述般，在实施方式所涉及的引线框1中，内部引线3的端子部3a的周缘部设有焊锡壁厚确保部6。通过这样，利用焊锡将端子部3a与配线基板的导电图形接合时，就能够在应力容易集中的端子部3a的周缘，多确保相当于焊锡壁厚确保部6的深度的焊锡壁厚。由于焊锡在应力发生时会起到缓冲材料的作用，因此通过设置焊锡壁厚确保部6就会缓和端子部3a周缘的应力。所以，根据本实施方式，即使在使用线膨胀系数小的模塑树脂的情况下，也能够在温度变化时，抑制将引线部2的端子部3a与配线基板(例如后述的配线基板20)接合的焊锡发生开裂。
进一步地，在将引线框1安装至配线基板时，由于焊锡壁厚确保部6可以吸收多余的焊锡，因此能够抑制邻接的导电图形之间的焊锡桥。
另外，在本实施方式中，由于焊锡壁厚确保部6是通过压铸加工形成的，因此能够在不扩大端子部的面积的情况下，设置焊锡壁厚确保部6。所以，使用了引线框1的半导体装置(例如，后述的半导体装置30)不会招致大型化，并且能够谋求半导体装置的小型化·高密度化。
另外，如后述半导体装置的制造方法中的说明，由于在将引线框1安装至配线基板时所必要的对位精度与以往没有变化，因此能够防止半导体装置成本的上升。
(引线框的制造方法)
接下来，将就上述的引线框1的制造方式，参照图3A以及图3B进行说明。
首先，准备由铜合金构成的薄板状的金属薄板材10。然后，如图3A所示，对该金属薄板材10进行成形加工，从而形成比内部引线3更大形状的临时内部引线11(预成形工序)。另外，也有不进行本预成形工序的情况。
接下来，如图3A(2)所示，是利用上下一对的模具(未图示)对临时内部引线11的周缘部(金属薄板材10)进行压缩的压铸加工(压铸加工工序)。在图3A(2)中，压铸加工区域A表示进行压铸加工的范围。通过压铸加工，如图3B(3)所示，使临时内部引线11的周缘部仅相当于被压缩的体积大小的部分向外侧膨胀，形成薄壁部12。
更加详细地来说，通过压铸加工，在临时内部引线11的周缘部(金属薄板材10)的一方的主面(作为相对面3b的面)中的，作为内部引线3的端子部3a的周缘部的部分上，形成所定形状的薄壁部12。该薄壁部12被形成为相对面3b朝着背面3c侧凹陷，并且比相对面3b的中央区域更薄。再有，也可形成沿端子部3a的外周并且呈“コ”字形状的薄壁部12。不过，薄壁部12的形状是对应焊锡壁厚确保部6的形状来决定的，不限于“コ”字形。
接下来，如图3B(3)所示，对金属薄板材10进行压穿(再压穿工序)是切割线B穿过薄壁部12。通过这样，如图3B(4)、图4(a)以及图4(b)所示，形成在端子部3a的周缘部设有焊锡壁厚确保部6的内部引线3。焊锡壁厚确保部6如图3B(4)以及图4(b)所示，被形成为相对面3b朝着背面3c侧凹陷，并且比相对面3b的中央区域C2更薄。
如上述般，根据本实施方式，通过压铸加工，对面积较小的端子部3a也能够容易地进行加工。通过像这样对内部引线3进行压铸加工就能够在避免端子部3a的大型化的同时，在端子部3a的周缘部形成焊锡壁厚确保部6。
(半导体装置)
接下来，将就使用上述的引线框1的半导体装置30，参照图5以及图6进行说明。在图5中，为了展示半导体装置30的内部构造，假定封装树脂部25为透明并且图示。另外，图6虽然是以内部引线3的前端部分为中心的放大后的半导体装置30的断面图，但未图示有封装树脂部25。
半导体装置30如图5所示，具备：配线基板20；焊锡接合在配线基板20上的引线部2、13；封装树脂25；安装在配线基板20上的开关元件24、热敏电阻(Thermistor)28、以及分流电阻(Shunt resistor)29；以及连接线(Wire)27。
配线基板20如图6所示，具有绝缘基板21、以及设置在绝缘基板21上的导电图形22、23。绝缘基板21例如由陶瓷构成，但不限于此。另外，导电图形22、23例如由铜构成，但不限于此。再有，导电图形23例如为了提高散热性，与散热器(未图示)相连接。
配线基板20的安装面(形成有导电图形22的面)上，安装有各种电子部件。例如，安装面上安装有功率MOSFET等的开关元件24、热敏电阻28、以及分流电阻29。这些电子部件与导电图形22之间，以及电阻部件之间通过连接线27电连接。通过这样，就构成了例如开关电源电路。
封装树脂部25由硬化后的树脂构成，并且将：图5所示的配线基板20的安装面、安装在配线基板20上的电子部件、连接线27、以及内部引线3进行封装。
在半导体装置30中，如图6所示，内部引线3的端子部3a的相对面3b与配线基板20的导电图形22相对，并且通过焊锡26与导电图形22接合。
由于端子部3a的周缘部设有焊锡壁厚确保部6，因此端子部3a的周缘部处的焊锡26的壁厚比中央区域厚了相当于焊锡壁厚确保部6的深度的厚度。由于焊锡26在应力发生时会起到缓冲材料的作用，因此通过设置焊锡壁厚确保部6就会缓和端子部3a周缘的应力。所以，根据本实施方式，即使在使用线膨胀系数小的模塑树脂作为封装树脂部25的材料的情况下，也能够在温度变化时，抑制将引线部2(端子部3a)与配线基板20接合的焊锡26发生开裂。
进一步地，由于能够在不扩大端子部3a的面积的情况下设置焊锡壁厚确保部6，因此能够防止半导体装置30的大型化。另外，由于在将引线框1安装至配线基板20时所必要的对位精度与以往没有变化，因此能够防止半导体装置30成本的上升。
(半导体装置的制造方法)
接下来，将就使用上述的半导体装置30的制造方法进行说明。
首先，准备配线基板20以及引线框1。然后，在配线基板20的安装上安装各种电子部件(开关元件24等)。
接下来，在配线基板20与引线框1之间的位置进行对位后，将引线框1的端子部3a焊锡接合在配线基板20的导电图形22上。此时，由于焊锡壁厚确保部6可以吸收多余的焊锡，因此能够抑制邻接的导电图形22之间的焊锡桥。
接下来，将各种电子部件与导电图形22之间、以及电子部件之间通过连接线27电连接。
接下来，将配线基板20的安装面以及内部引线3利用封装树脂进行封装从而形成封装树脂部25。最后，切除引线框1的框架部5，从而完成半导体装置30的制作。
根据上述的半导体装置30的制造方法，在将引线框1安装至配线基板20时，配线基板20与引线框1之间的对位精度与以往没有变化。因此，根据本还是方式，就会避免引线框1的对位精度、引线框1以及配线基板20等的对于各部件公差的条件变得苛刻，从而就能够防止半导体装置30成本的上升。
基于上述的记载，本领域的人员可能会想到本发明的追加效果以及各种的变形，但是，本发明的形态不限于上述的各个实施方式。也可以是将不同的实施方式中的构成要素进行适宜地组合。在不脱离与从专利请求的范围中规定的内容以及其均等物中引导出的本发明的概念性思想与主旨的范围内，能够进行各种的追加、变更以及部分删除。
符号说明
1 引线框
2、13 引线部
3 内部引线
3a 端子部
3b 相对面
3c 背面
3d 引线连接部
3e 折弯部
4 外部引线
5 框架部
6 焊锡壁厚确保部
10 金属薄板材
11 临时内部引线
12 薄壁部
20 配线基板
21 绝缘基板
22、23 导电图形
24 开关元件
25 树脂封装部
26 焊锡
27 连接线
28 热敏电阻
29 分流电阻
30 半导体装置
A 压铸加工区域
B 切割线
C1 区域
C2 中央区域

Claims (9)

1.一种引线框，其特征在于，包括：
引线部，具有内部引线以及与所述内部引线相连接的外部引线；以及
框架部，支撑所述引线部，
其中，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，以及与所述相对面相反侧的背面，
所述端子部的周缘部设有焊锡壁厚确保部，所述焊锡壁厚确保部被形成为，所述相对面朝着所述背面侧凹陷，并且比所述相对面的中央区域更薄，所述背面没有形成凹部，是平坦的，
所述焊锡壁厚确保部沿所述端子部的外周被设置成“コ”字形状。
2.根据权利要求1所述的引线框，其特征在于：
其中，所述焊锡壁厚确保部至少设置在所述端子部的前端。
3.根据权利要求1至2中任意一项所述的引线框，其特征在于：
其中，所述内部引线具有将所述端子部与所述外部引线电连接的引线连接部，所述焊锡壁厚确保部从所述端子部向着所述外部引线延伸至所述引线连接部的途中。
4.根据权利要求1至2中任意一项所述的引线框，其特征在于：
其中，所述焊锡壁厚确保部是通过对所述端子部的周缘部进行压铸加工使壁厚变薄后形成的。
5.一种半导体装置的制造方法，其特征在于，包括：
准备配线基板的工序，所述配线基板具有绝缘基板以及设置在所述绝缘基板上的导电图形；
准备权利要求1至2中任意一项所述的引线框的工序；
在所述配线基板的安装面安装电子部件的工序；
将所述引线框的所述端子部焊锡接合在所述配线基板的所述导电图形上的工序；
对所述电子部件、所述配线基板的所述安装面、以及所述内部引线利用封装树脂进行封装的工序；以及
将所述引线框的所述框体部切除的工序。
6.一种半导体装置，其特征在于，包括：
配线基板，具有绝缘基板以及设置在所述绝缘基板上的导电图形，并且在安装面上安装有电子部件；
引线部，具有内部引线以及与所述内部引线相连接的外部引线；以及
封装树脂部，对所述电子部件、所述配线基板的所述安装面、以及所述内部引线进行封装，
其中，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，以及与所述相对面相反侧的背面，并且通过焊锡接合在所述导电图形上，
所述端子部的周缘部设有焊锡壁厚确保部，所述焊锡壁厚确保部被形成为，所述相对面朝着所述背面侧凹陷，并且比所述相对面的中央区域更薄，所述背面的中央区域没有形成凹部，是平坦的，
所述焊锡壁厚确保部沿所述端子部的外周被设置成“コ”字形状。
7.一种引线框的制造方法，用于制造具备引线部的所述引线框，所述引线部具有内部引线以及与所述内部引线相连接的外部引线，所述内部引线设有端子部，所述端子部具有与配线基板的导电图形相对的相对面，其特征在于，包含：
压铸加工工序，通过利用上下一对的模具对金属薄板材进行压缩的压铸加工，在作为所述相对面的所述金属薄板材的一方的主面中的，作为所述内部引线的所述端子部的周缘部的部分上，形成薄壁部，所述薄壁部被形成为所述相对面朝着背面侧凹陷并且比所述相对面的中央区域更薄的所定形状；以及，
内部引线的形成工序，通过压穿所述金属薄板材使切割线B穿过所述薄壁部的底面，从而在所述端子部的周缘部形成设有焊锡壁厚确保部的所述内部引线。
8.根据权利要求7所述的引线框的制造方法，其特征在于：
其中，在进行所述压铸加工工序前，进一步包括对所述金属薄板材进行压穿加工，从而形成比所述内部引线更大形状的临时内部引线的预备压穿工序。
9.根据权利要求7或8所述的引线框的制造方法，其特征在于：
其中，在所述压铸加工工序中，沿所述端子部的外周形成“コ”字形状的薄壁部。
CN201580005842.9A 2014-11-27 2015-10-06 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法 Active CN107112308B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-240477 2014-11-27
JP2014240477 2014-11-27
PCT/JP2015/078363 WO2016084483A1 (ja) 2014-11-27 2015-10-06 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107112308A CN107112308A (zh) 2017-08-29
CN107112308B true CN107112308B (zh) 2019-06-14

Family

ID=56074061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005842.9A Active CN107112308B (zh) 2014-11-27 2015-10-06 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9966327B2 (zh)
EP (1) EP3226292B1 (zh)
JP (1) JP6193510B2 (zh)
CN (1) CN107112308B (zh)
WO (1) WO2016084483A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821588B1 (ko) * 2016-04-22 2018-01-25 주식회사 코아비스 방열 성능을 개선한 연료펌프 모듈 및 이를 제조하는 연료펌프 모듈 제조방법
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP2018041956A (ja) * 2016-09-06 2018-03-15 エイブリック株式会社 半導体装置の製造方法
US11404353B2 (en) * 2017-02-20 2022-08-02 Shindengen Electric Manufacturing Co., Ltd. Electronic device, connection body, and manufacturing method for electronic device
JP6346717B1 (ja) * 2017-02-20 2018-06-20 新電元工業株式会社 電子装置及び接続体
CN110199387B (zh) * 2017-02-20 2024-03-01 新电元工业株式会社 电子装置以及连接件
EP3703119B1 (en) 2017-10-26 2022-06-08 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11309232B2 (en) 2017-10-26 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN110892526B (zh) * 2017-10-26 2023-09-15 新电元工业株式会社 半导体装置的制造方法
JP6752982B2 (ja) * 2017-10-26 2020-09-09 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP6780635B2 (ja) 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
JP7238277B2 (ja) 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
CN112119491A (zh) * 2018-11-05 2020-12-22 富士电机株式会社 引线框配线构造和半导体模块
JP6738968B1 (ja) * 2018-12-19 2020-08-12 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US11889618B2 (en) * 2019-04-25 2024-01-30 Kyocera Corporation Wiring board, electronic component package, and electronic apparatus
JP7422646B2 (ja) 2020-11-27 2024-01-26 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20220310409A1 (en) * 2021-03-24 2022-09-29 Littelfuse, Inc. Method to connect power terminal to substrate within semiconductor package
JP2022181817A (ja) * 2021-05-27 2022-12-08 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4846700A (en) * 1987-04-06 1989-07-11 Dennis Richard K Lead frame for semi-conductor device
JPH029158A (ja) * 1988-06-27 1990-01-12 T & K Internatl Kenkyusho:Kk 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム
JPH0311607A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子装置のリード取り付け構造
CN101563777A (zh) * 2006-12-18 2009-10-21 矽马电子股份有限公司 引线框、其制造方法及装载有该引线框的半导体装置
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512728A (en) * 1978-07-14 1980-01-29 Hitachi Ltd Regin sealing type power transistor
JPH07111370A (ja) * 1993-10-13 1995-04-25 Fuji Electric Co Ltd 半導体装置
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4860939B2 (ja) * 2005-04-08 2012-01-25 ローム株式会社 半導体装置
JP2007165714A (ja) 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
JP2012064855A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
WO2012137685A1 (ja) * 2011-04-01 2012-10-11 富士電機株式会社 半導体装置およびその製造方法
JP2013123016A (ja) 2011-12-12 2013-06-20 Denso Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4846700A (en) * 1987-04-06 1989-07-11 Dennis Richard K Lead frame for semi-conductor device
JPH029158A (ja) * 1988-06-27 1990-01-12 T & K Internatl Kenkyusho:Kk 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム
JPH0311607A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子装置のリード取り付け構造
CN101563777A (zh) * 2006-12-18 2009-10-21 矽马电子股份有限公司 引线框、其制造方法及装载有该引线框的半导体装置
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US9966327B2 (en) 2018-05-08
JP6193510B2 (ja) 2017-09-06
CN107112308A (zh) 2017-08-29
EP3226292A4 (en) 2018-08-01
EP3226292B1 (en) 2019-05-29
EP3226292A1 (en) 2017-10-04
US20170025331A1 (en) 2017-01-26
JPWO2016084483A1 (ja) 2017-04-27
WO2016084483A1 (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
CN107112308B (zh) 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
US9691730B2 (en) Semiconductor device and method for manufacturing the same
US10658284B2 (en) Shaped lead terminals for packaging a semiconductor device for electric power
CN105684147B (zh) 半导体模块及其制造方法
US8598697B2 (en) Power semiconductor module, method for producing a power semiconductor module and a housing element for a power semiconductor module
CN101841975B (zh) 热压法制作高导热性电路板的方法及高导热性电路板
US9000580B2 (en) Power semiconductor module with pressed baseplate and method for producing a power semiconductor module with pressed baseplate
KR20150113066A (ko) 전력용 반도체 장치
CN106847781B (zh) 功率模块封装及其制造方法
WO2013125474A1 (ja) 半導体装置とその製造方法
JP2016018866A (ja) パワーモジュール
JP2017170627A (ja) モールド製品の製造方法およびモールド製品
CN106068559A (zh) 绝缘基板及半导体装置
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
JP2016181536A (ja) パワー半導体装置
JP2013171870A (ja) 半導体モジュールとその製造方法
JP2015026791A (ja) 半導体装置及びリードフレーム
CN104600038B (zh) 半导体装置
TW201442161A (zh) 半導體裝置
CN104517926B (zh) 制造半导体器件的方法
JP2009206406A (ja) パワー半導体装置
CN104934384B (zh) 半导体装置及半导体装置的制造方法
JP6230522B2 (ja) パワー半導体装置およびその製造方法ならびに絶縁基板部
CN107068644A (zh) 半导体装置、引线框架以及引线框架的制造方法
JP6645402B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant