JP2012023281A - 発光装置の製法 - Google Patents

発光装置の製法 Download PDF

Info

Publication number
JP2012023281A
JP2012023281A JP2010161621A JP2010161621A JP2012023281A JP 2012023281 A JP2012023281 A JP 2012023281A JP 2010161621 A JP2010161621 A JP 2010161621A JP 2010161621 A JP2010161621 A JP 2010161621A JP 2012023281 A JP2012023281 A JP 2012023281A
Authority
JP
Japan
Prior art keywords
lead frame
light
light emitting
emitting device
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010161621A
Other languages
English (en)
Inventor
Kyoya Oyabu
恭也 大薮
Hisataka Ito
久貴 伊藤
Kei Sato
慧 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2010161621A priority Critical patent/JP2012023281A/ja
Priority to US13/182,814 priority patent/US20120015463A1/en
Priority to TW100125211A priority patent/TW201208153A/zh
Priority to KR1020110070210A priority patent/KR20120008458A/ko
Priority to CN2011102053781A priority patent/CN102339912A/zh
Publication of JP2012023281A publication Critical patent/JP2012023281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Abstract

【課題】発光素子や基板等の使用材料の無駄が少ない発光装置の製法を提供する。
【解決手段】複数の発光素子（Ｄ）が直列になった状態で複数列配置され実装されている大形リードフレーム１に対し、各列ごとに切り離しを行い、列ごとにリードフレームＬを作製し、これらのリードフレームＬに通電して発光試験を行い、合格したリードフレームＦ１に対し樹脂封止を施し、発光装置を製造する。これにより、従来の無駄な材料をなくすことができ、省資源を実現することができる。
【選択図】図１

Description

本発明は、ＬＥＤ等の発光素子を用いた発光装置の製法に関するものである。
従来、機器の省エネルギー化のために、液晶ＴＶ，液晶ディスプレイ，液晶モニタ等の液晶表示パネルの光源として、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、ＬＥＤ）等の発光素子を用いた平面発光装置（バックライト）が使用されている。
この平面発光装置に用いられるＬＥＤ基板等の発光素子基板は、平面状の基板上に多数の発光素子（ＬＥＤ素子）を並べて配置し、これら発光素子をワイヤーボンディング等を用いて電気的に接続（実装）した後、各発光素子を樹脂で封止して、基板単位でパッケージ化されている。そして、この発光装置を大形化する場合は、上記パッケージ化された発光素子基板を、縦横に複数個並べて接続することにより、対応している（特許文献１，２を参照）。
ところで、上記のような発光装置の製法においては、発光素子基板に直接実装された各発光素子の高さ（厚さ）等によって、その光出力にばらつきが生じることが知られている。そのため、発光装置に用いられる発光素子基板は、上記パッケージ化後に発光試験を行い、その発光状態（輝度や色温度等）が、ばらつきの判定基準内にあるかどうかを全数検査し、合否判定を行っている。
特開平１０−１４４９６３号公報 特開平１０−２９４４９８号公報
しかしながら、上記のような発光装置の製法においては、検査に合格しない発光素子基板が、パッケージ単位で無駄になってしまい、使用する材料と工数のロスが大きいという問題があり、その改善が望まれている。
本発明は、このような事情に鑑みなされたもので、発光素子や基板等の使用材料の無駄が少ない発光装置の製法の提供をその目的とする。
上記の目的を達成するため、本発明の発光装置の製法は、複数の発光素子が搭載され実装されたリードフレームに対し樹脂封止を施し発光装置を製造する方法であって、上記リードフレームとして、下記（Ａ）のリードフレームを用いることを要旨とする。
（Ａ）複数の発光素子が直列になった状態で複数列配置され実装されている大形のリードフレーム本体に対し、各列ごとに切り離しを行い、列ごとにリードフレームを作製し、これらのリードフレームに通電して発光試験を行い、合格したリードフレーム。
すなわち、本発明者らは、前記課題を解決するため鋭意研究を重ね、複数の発光素子が直列になった状態で複数列配置することのできる大形のリードフレーム本体を用いて、この大形リードフレームに格子状に実装された発光素子を、各列ごとに切り離して列ごとに略短冊状のリードフレームを作製し、列単位で発光試験を行うということを着想した。そして、実験を重ねて、列状に切り離されたリードフレームに通電して、上記発光素子をリードフレーム単位で発光試験を行うことにより、実際に無駄になる材料をなくし、上記発光装置の生産性向上を実現し、本発明に到達した。
本発明の発光装置に用いられるリードフレーム（Ａ）は、直列の列ごとに切り離された状態で、このリードフレーム上に実装された各発光素子が、電気的に並列になるように接続されている。そのため、このリードフレーム（Ａ）に通電することにより、上記リードフレーム上に実装された複数の発光素子を同時に発光させ、上記列ごとに切り離されたリードフレーム単位で試験することができ、この試験に合格したものが使用に供される。これにより、従来の無駄な材料をなくすことができ、省資源を実現することができる。上記発光試験に合格したリードフレーム（Ａ）は、このリードフレーム形状のまま、上記発光装置の基板に二次実装することができる。
そして、上記リードフレームが、上記発光素子の光を反射するリフレクター部を有している場合には、このリフレクター部が発光素子の光を集光させる作用を奏するため、上記リードフレームにおける光の発光効率が、より向上する。
また、上記（Ａ）の発光試験で不合格となったリードフレームを、各発光素子単位で切り離し、そのうちの良品の発光素子を再利用する場合には、合格した発光素子や材料およびそれらを作製するために費やした工数等が無駄にならず、発光装置の生産性がより向上する。
（ａ）〜（ｅ）は、本発明の実施形態の発光装置に用いるリードフレームの製法の概略を説明する図である。 本発明の実施形態の発光装置に用いる大形リードフレームの形状を示す平面図である。 （ａ）〜（ｅ）は、本発明の実施形態の発光装置に用いるリードフレームの製法を説明する模式的断面図である。 本発明の実施形態のリードフレームを、ディスプレイのバックライト用基板に実装した例である。 本発明の実施形態のリードフレームを、ＬＥＤ電球用基板に実装した例である。
つぎに、本発明の実施の形態を、図面にもとづいて詳しく説明する。
本実施形態における発光装置は、例えば図４に示すディスプレイのバックライト用基板Ｂ１や、図５に示すＬＥＤ電球用基板Ｂ２のように、複数の発光素子（ＬＥＤ：符号Ｄ）を備えるマルチチップ型リードフレームＦ１や、これを各発光体単位で切り離して個片化したディスクリート型リードフレームＦ２（通常、発光素子が単数のもの）等の実装用リードフレームを、上記のような実装用基板（Ｂ１，Ｂ２）上に並べて搭載し、これらと上記実装用基板上の配線（太実線）とを、電気的に接続（二次実装）すること等により構成されている。
上記発光装置に搭載される上記実装用リードフレーム（Ｆ１，Ｆ２）について詳しく説明する。図１（ａ）〜（ｅ）は、本発明の実施形態の発光装置に用いるリードフレームの製法の概略を説明する回路図である。なお、図中の符号Ｄは、実装されて発光可能な状態になっているＬＥＤを表す。
本実施形態で用いるリードフレームは、まず、図１（ａ）に示すように、縦横の格子状の大形リードフレーム１（図２参照）の所定位置（各電極部位）に、ＬＥＤ素子を配置して、ワイヤーボンディング等により電気的に接続（実装）する。この際、各ＬＥＤ素子を実装する向き（電流の流れ方向）は、全てのＬＥＤ素子の向きが揃った「背向配置」とする。なお、図において、＋，−の記号は、上記ＬＥＤ（Ｄ）の正極端子，負極端子を表す。
つぎに、図１（ｂ）のように、ダイシング装置等を用いて、上記大形リードフレーム１を各列（縦列）ごとに切り離し、複数（この例では４個）のＬＥＤ（Ｄ）が一列（単列）状に配設されたリードフレームＬを作製する。このとき、上記大形リードフレーム１の切断は、このリードフレームＬ上の各ＬＥＤ（Ｄ）が、電気的に並列に接続された状態を維持するように行われる。
ついで、列ごとに切り離しされた上記リードフレームＬを用いて、発光試験を行う。発光試験は、図１（ｃ）に示すように、各ＬＥＤ（Ｄ）の＋側端子に繋がる正側給電用リードフレームに、電源Ｅの正極を接続するとともに、各ＬＥＤ（Ｄ）の−側端子に繋がる負側給電用リードフレームに、電源Ｅの負極を接続し、これら各ＬＥＤ（Ｄ）を一斉に点灯させて行う。そして、上記発光試験（検査）に合格したリードフレームＬは、通常、樹脂封止されて、先に述べた発光装置の実装用基板上に並べて搭載され、電気的に接続（二次実装）されて、前記発光装置を構成する（図４，図５参照）。
一方、図１（ｄ）のように、上記発光試験の段階で、基準を満たさず不合格となったリードフレームＬは、各ＬＥＤ（Ｄ）個々の輝度や色温度等が測定され、それが記録される。その後、図１（ｅ）に示すように、ダイシング装置等を用いて、上記各ＬＥＤ（Ｄ）を列状に連結していたリードフレームＬの柱部が切断され、これらＬＥＤ（Ｄ）がそれぞれ電気的に独立した、ディスクリート型リードフレームＦ２が作製される。そして、個々のＬＥＤ（Ｄ）の発光状態が、上記基準を満たしたリードフレームＦ２のみが採取され、上記発光装置の一部、または他の用途に再利用される。また、発光状態が基準を満たさなかったリードフレーム（Ｆ２）は、ＮＧ品として破棄されるか、あるいは、その部材の一部が資材として利用される。
このように、本実施形態の発光装置に用いられるリードフレームＬは、上記ＬＥＤ（Ｄ）の発光試験を、このリードフレーム単位で素早くかつ迅速に行うことができる。そのため、従来のように発光素子の全数を組み込んでパッケージ化したのち発光試験を行い、そのうちの一つの発光素子が不具合の場合、全体を不合格品にするという不都合がなくなる。すなわち、完成品に至る前段階で発光試験を行うため、不具合があればそれを排除するだけで済み、省資源，省エネルギーを実現することができる。
また、上記発光試験に合格したリードフレームＦ１は、そのまま上記発光装置の実装用基板に二次実装することができる。このため、上記リードフレームＦ１は、発光装置の生産性を向上させることができる。さらに、上記大形リードフレーム１は、上記発光試験で不合格となったリードフレームＬを、各発光体単位で切り離し、そのうちの良品（Ｆ２）を、上記発光装置の実装に利用することができる。したがって、上記リードフレームＬは、ＬＥＤ素子や他の部材、およびそれらを作製するために費やした工数等が無駄にならず、発光素子パッケージのコストを低減することができる。
つぎに、より具体的な実施形態について、図を参照しながら説明する。
図２は、本実施形態の発光装置に用いる大形リードフレームの形状を示す図であり、図３（ａ）〜（ｅ）は、このリードフレームの製法を工程順に説明する図である。なお、図３（ａ）〜（ｅ）は、図２のＸ−Ｘ線断面図となっている。また、図中の符号１は大形リードフレーム，２はリフレクター部，３はＬＥＤ素子，４はワイヤー，５は封止樹脂を示し、二点鎖線（仮想線）の３重円は、これらの形成予定位置を示す。
まず、本実施形態の発光素子パッケージに用いられる大形リードフレーム１は、金属製の薄板（導電材）を材料として、打ち抜き法や、エッチング法等により形成されている。その形状は、図２に示す平面図のように、全体を支えるフレーム（外枠）の中に、柱状フレームによって支持された一列状（この例では縦に４個）の電極部１ａが、複数列（この例では横に３列）形成されている。
各電極部１ａは、後記する発光素子（ＬＥＤ素子）のベアチップの搭載予定位置であり、これらのＬＥＤ素子３の搭載の向き（方向性）が揃うように、各電極部１ａの正極側（１ｂ）と負極側（１ｃ）とが同じ方向を向く「背向配置」に設計されている。なお、図２中の鎖線は、後に切り離される予定の切断線を示す。これら各鎖線で切り離した場合、前記図１（ｂ）で説明したように、縦に４個（単列）の列状ＬＥＤ素子３がそれぞれ電気的に並列に接続された状態で支持されたリードフレームＬが、３個（３列）作製される（図２中の左端の縦一列を参照）。
このような大形リードフレーム１を用いたリードフレームＬの製造は以下のように行われる。まず、図３（ａ）のように、上記大形リードフレーム１の各電極部１ａの周囲に、トランスファー成形機等を用いて、絶縁樹脂からなるリフレクター部２を形成する。このリフレクター部２の凹部は、ＬＥＤ素子３の収容部ならびに反射部となるとともに、後記する封止樹脂５の流出を防止する堰や堤等の役割を果たす。
ついで、図３（ｂ）に示すように、上記電極部１ａの上に、導電性ペースト等を用いて各ＬＥＤ素子３を接着（ダイボンド）し、ワイヤーボンディング機を用いて、金線等のワイヤー４により、上記ＬＥＤ素子３を電気的にそれぞれ接続（実装）する。
その後、図３（ｃ）のように、大形リードフレーム１の所定位置（図２参照）を、ダイシング法等により切り離すことにより、一列状のＬＥＤ素子３（４個）を支持するリードフレームＬが、３個（３列）作製される。なお、先に述べたように、上記大形リードフレーム１の切断は、このリードフレームＬ上の各ＬＥＤ素子３が、電気的に並列に接続された状態を維持するように行われる。
つぎに、図３（ｄ）のように、作製されたリードフレームＬに、電源Ｅを接続し、発光試験を行う。発光試験は、各ＬＥＤ素子３の＋側端子に繋がる正側給電用リードフレーム１ｂに、電源Ｅの正極を接続するとともに、各ＬＥＤ素子３の−側端子に繋がる負側給電用リードフレーム１ｃに、電源Ｅの負極を接続し、これら各ＬＥＤ素子３を同時に点灯させて行う。
上記リードフレームＬから出射された光の測定は、このリードフレームＬ単位で行う。測定には、フォトダイオードやＣＣＤ，Ｃ−ＭＯＳ等を使用した分光光度計，光量測定装置，光度測定装置，スペクトルアナライザ，イメージセンサ等を用いることができる。また、複数のＬＥＤ素子３から発せられた光を測定するため、これら光学的測定機のプローブと上記リードフレームＬとの間に、拡散板等を配置してもよい。合否判定は、光量（輝度）や色温度（波長）等が、予め決められた基準範囲内にあるか否かにより行われる。そして、上記発光試験に合格したリードフレームＬのみが、次工程へ進む。
つぎに、上記発光試験に合格したリードフレームＬは、図３（ｅ）に示すように、シリンジやディスペンサ等を用いて、上記各ＬＥＤ素子３の上（リフレクター部２で囲われた凹部空間内）に、所定量の封止樹脂５が滴下（ポッティング）され、これを照射線照射や加熱等により硬化させることにより、封止される。これにより、実装用製品としてのリードフレームＦ１が完成する。そして、このリードフレームＦ１は、先に述べた発光装置の実装用基板上に並べて搭載され、電気的に接続（二次実装）されて、上記発光装置を構成する（図４，図５参照）。
さらに、上記試験に合格したリードフレームＦ１は、上記のように実装用基板上に搭載する他にも、そのままのリードフレームＦ１を発光素子モジュールの一単位（ユニット）として、これを単独であるいは連結して使用することもできる。
上記のように、本実施形態のリードフレームＦ１を用いれば、上記発光装置の実装用基板に搭載する前に、その発光のばらつきを知ることができるため、この実装用基板や発光素子，封止樹脂等の使用材料の無駄を低減することができる。また、発光試験を、列ごとに切り離されたリードフレーム単位で行うため、この試験を迅速に行うことができる。
なお、先の実施形態と同様、上記発光試験の段階で、基準を満たさず不合格となったリードフレームＬは、ダイシング装置等を用いて、上記各ＬＥＤ素子３を列状に連結していたフレームの柱部位が切断され、これらＬＥＤ素子３がそれぞれ独立した、ディスクリート型リードフレームＦ２が作製される。そして、個々のＬＥＤ素子３の発光状態が、基準を満たしたリードフレームＦ２を、上記発光装置の一部、または他の用途に使用することができる。
上記リフレクター部２を構成する材料としては、絶縁性の熱可塑性樹脂，熱硬化性樹脂を使用することができる。なかでも、耐熱性に優れるシリコーン樹脂が好ましく、特に、ビニル基およびアリル基のいずれか一方と、水素原子が、直接ケイ素原子に結合してなる構造を有する熱硬化型付加反応性シリコーン樹脂が好ましい。上記リフレクター２を構成する樹脂は、光の反射率を向上させるための白色顔料（酸化チタン等）を含有している。
また、発光素子を封止する封止樹脂としては、透光性を有するエポキシ樹脂やシリコーン樹脂等があげられる。これらの封止樹脂は、蛍光体材料等を含有していてもよい。
さらに、発光素子としては、好適にＬＥＤ素子が用いられるが、なかでも、上記蛍光体材料により波長変換して白色や可視光が得られる、青色ＬＥＤまたは紫外線ＬＥＤが好ましい。
つぎに、実施例について説明する。ただし、本発明は、以下の実施例に限定されるものではない。
表面に銀メッキが施された銅製板材を、所定形状（図２参照）に打ち抜き、大形リードフレームを準備した。この大形リードフレームの各電極部（縦一列に４個×横に３列）に、青色ＬＥＤのベアチップ（ＳＥＭＩＬＥＤＳ社製 ＳＬ−Ｖ−Ｂ１５ＡＡ）を、銀ペーストでダイボンドし、金線を用いたワイヤーボンディングにより実装した。その後、ダイシング機を用いて、図２に記載のＣｕｔ−Ｌｉｎｅ位置で大形リードフレームを切断し、発光試験用のリードフレームＬを作製した。
ついで、リードフレームＬの正側給電用リードフレームに、電源の正極を接続し、負側給電用リードフレームに、電源の負極を接続して、各青色ＬＥＤを点灯させた状態で、分光光度計（大塚電子社製 ＭＣＰＤ−７０００）を用いて、発光波長を測定した。試験の合格基準は、基準波長±１０ｎｍである。
その後、上記試験に合格したリードフレームＬの電極部（青色ＬＥＤ上）に、シリコーンエラストマー（旭化成ワッカーシリコーン社 ＬＲ７６６５）を滴下して硬化させ、上記青色ＬＥＤを封止して、実施例１のリードフレームを得た。
上記青色ＬＥＤのベアチップの実装前に、予め、トランスファー成形にて白色リフレクターを形成しておいたこと以外、上記実施例１と同様にして、実施例２のリードフレームを得た。
なお、上記白色リフレクターのトランスファー成形には、下記の（ア）〜（ウ）成分を含有する樹脂組成物を用いている。
（ア）ビニル基およびアリル基のいずれか一方と、水素原子が、直接ケイ素原子に結合してなる構造を有する熱硬化型付加反応性シリコーン樹脂。
（イ）上記（ア）成分の硬化触媒としての白金系触媒。
（ウ）白色顔料。
上記実施例１および実施例２で得られたリードフレームを用いた発光装置では、二次実装後の不良（ＬＥＤ素子に由来する不良）の発生がなく、この発光装置の生産性を向上させることができた。
本発明は、ＬＥＤ等の発光体を用いたバックライトやＬＥＤ電球等、リードフレームに実装した発光素子を、装置基板に二次実装する発光装置に適する。
１ 大形リードフレーム
Ｄ ＬＥＤ
Ｌ リードフレーム
Ｆ１，Ｆ２ リードフレーム

Claims (3)

  1. 複数の発光素子が搭載され実装されたリードフレームに対し樹脂封止を施し発光装置を製造する方法であって、上記リードフレームとして、下記（Ａ）のリードフレームを用いることを特徴とする発光装置の製法。
    （Ａ）複数の発光素子が直列になった状態で複数列配置され実装されている大形のリードフレーム本体に対し、各列ごとに切り離しを行い、列ごとにリードフレームを作製し、これらのリードフレームに通電して発光試験を行い、合格したリードフレーム。
  2. 上記リードフレームが、上記発光素子の光を反射するリフレクター部を有している請求項１記載の発光装置の製法。
  3. 上記（Ａ）の発光試験で不合格となったリードフレームについて、そのうちの良品の発光素子を切り離し再利用する請求項１記載の発光装置の製法。
JP2010161621A 2010-07-16 2010-07-16 発光装置の製法 Pending JP2012023281A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010161621A JP2012023281A (ja) 2010-07-16 2010-07-16 発光装置の製法
US13/182,814 US20120015463A1 (en) 2010-07-16 2011-07-14 Method for manufacturing light-emitting device
TW100125211A TW201208153A (en) 2010-07-16 2011-07-15 Method for manufacturing light-emitting device
KR1020110070210A KR20120008458A (ko) 2010-07-16 2011-07-15 발광 디바이스의 제조 방법
CN2011102053781A CN102339912A (zh) 2010-07-16 2011-07-18 用于制造发光器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010161621A JP2012023281A (ja) 2010-07-16 2010-07-16 発光装置の製法

Publications (1)

Publication Number Publication Date
JP2012023281A true JP2012023281A (ja) 2012-02-02

Family

ID=45467305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010161621A Pending JP2012023281A (ja) 2010-07-16 2010-07-16 発光装置の製法

Country Status (5)

Country Link
US (1) US20120015463A1 (ja)
JP (1) JP2012023281A (ja)
KR (1) KR20120008458A (ja)
CN (1) CN102339912A (ja)
TW (1) TW201208153A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015520515A (ja) * 2012-06-05 2015-07-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子の製造方法、リードフレーム複合体およびオプトエレクトロニクス半導体素子
KR101937196B1 (ko) 2017-08-08 2019-01-14 재경전광산업 주식회사 엘이디 전구용 엘이디 모듈, 엘이디 모듈 어레이 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056708A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
US10551011B2 (en) 2013-01-25 2020-02-04 Lumileds Llc Lighting assembly and method for manufacturing a lighting assembly
US20140208689A1 (en) 2013-01-25 2014-07-31 Renee Joyal Hypodermic syringe assist apparatus and method
CN104347777A (zh) * 2013-07-23 2015-02-11 上海鼎晖科技股份有限公司 一种基于硬质氧化铝材料的led基板及其制备方法
TWI606532B (zh) * 2017-04-17 2017-11-21 旺矽科技股份有限公司 微發光二極體晶圓的測試方法
JP6637003B2 (ja) * 2017-09-08 2020-01-29 サンコール株式会社 バスバーアッセンブリ
JP7448770B2 (ja) * 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287614B1 (en) * 1998-12-14 2001-09-11 Jacqueline Peiffer Method and apparatus for improving the organoleptic properties of alcoholic and other beverages
JP2003031755A (ja) * 2001-07-18 2003-01-31 Sumitomo Electric Ind Ltd 積層リードフレーム及び光通信モジュール並びにその製造方法
TWI286393B (en) * 2004-03-24 2007-09-01 Toshiba Lighting & Technology Lighting apparatus
TW200629596A (en) * 2004-09-16 2006-08-16 Hitachi Aic Inc Reflector for led and led device
JP2007065414A (ja) * 2005-08-31 2007-03-15 Sharp Corp バックライト製造方法
TWI266379B (en) * 2006-01-02 2006-11-11 Advanced Semiconductor Eng Strip test method and functional test device
JP2008028189A (ja) * 2006-07-21 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
CN101430052A (zh) * 2008-12-15 2009-05-13 伟志光电（深圳）有限公司 Pcb胶壳一体化封装led照明光源及其制备工艺
JP2012028686A (ja) * 2010-07-27 2012-02-09 Nitto Denko Corp 発光装置の検査方法および発光装置の検査後の処理方法
US9882094B2 (en) * 2011-03-14 2018-01-30 Intellectual Discovery Co., Ltd. Light source with inner and outer bodies comprising three different encapsulants

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015520515A (ja) * 2012-06-05 2015-07-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子の製造方法、リードフレーム複合体およびオプトエレクトロニクス半導体素子
US9741616B2 (en) 2012-06-05 2017-08-22 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor components, leadframe assembly and optoelectronic semiconductor component
KR101937196B1 (ko) 2017-08-08 2019-01-14 재경전광산업 주식회사 엘이디 전구용 엘이디 모듈, 엘이디 모듈 어레이 및 그 제조방법

Also Published As

Publication number Publication date
KR20120008458A (ko) 2012-01-30
TW201208153A (en) 2012-02-16
CN102339912A (zh) 2012-02-01
US20120015463A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP2012023281A (ja) 発光装置の製法
US9966367B2 (en) Light emitting device
JP5768435B2 (ja) 発光装置
JP2012028686A (ja) 発光装置の検査方法および発光装置の検査後の処理方法
US8319320B2 (en) LED module
JP2007049167A (ja) 一体型のレンズを備えるｐｌｃｃパッケージ及びそのパッケージを作製するための方法
US8530252B2 (en) Method for manufacturing light emitting diode
JP2013183020A (ja) 半導体発光装置およびその製造方法
US8536592B2 (en) LED package device
WO2011129203A1 (ja) 発光装置
TWI385834B (zh) Light emitting diode chip package and manufacturing method thereof
TW201526292A (zh) 發光二極體封裝結構及其製造方法
JP2007281218A (ja) 発光ダイオードおよびその製造方法
KR20120085085A (ko) 칩 온 보드형 발광 모듈 및 상기 발광 모듈의 제조 방법
JP5737083B2 (ja) Ｌｅｄ光源装置
JP2007335734A (ja) 半導体装置
JP2013183124A (ja) 半導体発光装置
US9978920B2 (en) Package, light-emitting device, and method for manufacturing the same
KR101824886B1 (ko) 발광소자 패키지
JP2019175892A (ja) 発光モジュール及びその製造方法
CN103021293A (zh) 一种led显示屏模组的制作方法
TWI390777B (zh) 發光二極體組件之製造方法
JP2011210860A (ja) Ｌｅｄ表示器及びｌｅｄ表示器の製造方法
JP2014056929A (ja) 発光素子モジュールの製造方法および発光素子モジュール基板
JP2013171853A (ja) 光学半導体装置とその製造方法