JP2017533584A - キャリアの製造方法およびオプトエレクトロニクス部品の製造方法 - Google Patents
キャリアの製造方法およびオプトエレクトロニクス部品の製造方法 Download PDFInfo
- Publication number
- JP2017533584A JP2017533584A JP2017518334A JP2017518334A JP2017533584A JP 2017533584 A JP2017533584 A JP 2017533584A JP 2017518334 A JP2017518334 A JP 2017518334A JP 2017518334 A JP2017518334 A JP 2017518334A JP 2017533584 A JP2017533584 A JP 2017533584A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- thin film
- molded body
- carrier
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 88
- 239000012778 molding material Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000002313 adhesive film Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 238000001721 transfer moulding Methods 0.000 claims description 3
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 claims description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
オプトエレクトロニクス部品のためのキャリアの製造方法が、上面および下面を有するリードフレームを設けるステップと、リードフレームの下面に第１の薄膜を配置するステップと、リードフレームの上面に第２の薄膜を配置するステップと、成形材料から作られる成形体を形成するステップであって、リードフレームは、成形体に埋め込まれるステップと、第１の薄膜および第２の薄膜を除去するステップと、を含む。
Description
本発明は、請求項１に係るオプトエレクトロニクス部品のためのキャリアの製造方法、および請求項８に係るオプトエレクトロニクス部品の製造方法に関する。
リードフレームを基礎としたハウジングを有するオプトエレクトロニクス部品（例えば、発光ダイオード部品）が先行技術から知られている。そのようなオプトエレクトロニクス部品を製造するために、リードフレームが成形体に埋め込まれる。この場合、一般にリードフレームのコンタクトパッドが成形体の成形材料によって不必要に被覆されることがあり、それにより後に洗浄しなければならなくなる。
オプトエレクトロニクス部品のためのキャリアの製造方法を提供することが本発明の目的の１つである。この目的は、請求項１の特徴を含む方法によって達成される。オプトエレクトロニクス部品の製造方法を提供することが本発明の他の目的である。この目的は、請求項８の特徴を含む方法によって達成される。様々な改良形態を従属請求項において特定する。
オプトエレクトロニクス部品のためのキャリアの製造方法が、上面および下面を有するリードフレームを設けるステップと、リードフレームの下面に第１の薄膜を配置するステップと、リードフレームの上面に第２の薄膜を配置するステップと、成形材料から成形体を形成するステップであって、リードフレームは、成形体に埋め込まれるステップと、第１の薄膜および第２の薄膜を除去するステップと、を含む。
本方法においてリードフレームの下面および上面に配置される薄膜は、成形体の形成時にリードフレームの下面および上面が成形材料によって被覆されることを実質的に防止することができる。したがって、本方法では有利なことに、リードフレームの下面および／または上面から成形材料を除去するための後の洗浄ステップが不要である。この利点として、本方法では、キャリアの上面および／または下面の洗浄に関連する、キャリアへの機械的および／または化学的な負荷が回避される。したがって、キャリアにクラックが発生するリスクまたはキャリアへの他のダメージのリスクが低減される。これにより、本方法によって得られるキャリアの安定性を高めることができる。
また、洗浄ステップを省略することによって、反射性の低下に関連している、リードフレームの上面および／または下面の粗面化のリスクが回避される。その結果、本方法によって得られるキャリアは、高い光反射性を有することができる。これにより、本キャリアから製造されるオプトエレクトロニクス部品の輝度を高めることができる。
また、洗浄ステップを省略することによって、リードフレームを包囲する成形材料へのダメージのリスクが低減される。そのようなダメージは、経年劣化の加速、反射性の低下、および機械的安定性の低下に関連しうる。
さらに、成形体の形成後の洗浄ステップを避けることによって、キャリアのはんだコンタクトパッドにかき傷が付くリスクまたはキャリアのはんだコンタクトパッドへの他の機械的ダメージのリスクが低減される。これにより、本キャリアから製造されるオプトエレクトロニクス部品の信頼性を高めることができる。
さらに有利なことに、リードフレームの下面および／または上面を被覆する成形材料を除去するための洗浄ステップを省略することによって、本方法を実行するためにかかる時間および本方法の費用を削減することができる。
本方法の一実施形態では、第１の薄膜および／または第２の薄膜は、粘着フィルムである。この場合、これら薄膜の粘着面は、リードフレームの下面および／または上面に対向しうる。したがって、これら薄膜は有利なことに、リードフレームの下面および／または上面に付着し、その結果、リードフレームの下面および／または上面は、成形体の成形材料による被覆から特に高い信頼性で保護される。第１の薄膜および／または第２の薄膜がリードフレームに付着力によって固着されていることが理由で、これら薄膜が付着したリードフレームの取扱いはさらに、特に容易である。その結果、本方法は特に単純に実行可能である。
本方法の一実施形態では、第１の薄膜および／または第２の薄膜は、ポリイミド、ＥＴＦＥ、またはＰＥＴを含む。経験上、そのような薄膜は有利なことに、成形プロセスでの用途に適している。
本方法の一実施形態では、成形体は、成形方法によって、特にトランスファー成形法によって形成される。これにより有利なことに、本方法を経済的におよび高い再現性で実行することができる。
本方法の一実施形態では、第１の薄膜または第２の薄膜は、リードフレームの下面または上面の一部分がこの薄膜によって被覆されないままであるように配置される。この場合、成形材料は、上記被覆されない部分において第１の薄膜と第２の薄膜の間に送られる。これにより有利なことに確実に、成形材料から形成される成形体にリードフレーム全体を高い信頼性で埋め込むことができる。
本方法の一実施形態では、成形材料は、エポキシ樹脂および／またはシリコーンを含む。したがって、成形材料は有利なことに、好ましい機械的性質を有し、かつ経済的に取得可能である。
本方法の一実施形態では、リードフレームは、複数の第１のリードフレーム部分および複数の第２のリードフレーム部分を備える。これにより、オプトエレクトロニクス部品のための複数のキャリアがこのリードフレームから製造可能になる。したがって、本方法によって経済的な大量生産が可能である。
オプトエレクトロニクス部品の製造方法が、上述の方法によってキャリアを製造するステップと、キャリアの上面にオプトエレクトロニクス半導体チップを配置するステップと、を含む。この方法によって、小型の外形寸法を有するオプトエレクトロニクス部品を製造することができる。この場合、本方法が大量生産に適している結果、個々のオプトエレクトロニクス部品の製造費用は有利なことに削減される。本方法によって得られるオプトエレクトロニクス部品の、上述の本方法によって製造されるキャリアの機械的品質は有利なことに、高品質である。
本方法の一実施形態では、オプトエレクトロニクス半導体チップは、第１のリードフレーム部分および第２のリードフレーム部分に電気接続される。したがって、第１のリードフレーム部分および第２のリードフレーム部分は、本方法によって得られるオプトエレクトロニクス部品においてオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップに電圧および電流を印加するために使用されうる。同時に、第１のリードフレーム部分および第２のリードフレーム部分は、本方法によって得られるオプトエレクトロニクス部品においてオプトエレクトロニクス部品の電気的接触用の電気コンタクトパッドとして使用されうる。
本方法の一実施形態では、オプトエレクトロニクス半導体チップは、第１のリードフレーム部分に配置される。この場合、有利なことに、オプトエレクトロニクス半導体チップが第１のリードフレーム部分に配置されることによって、同時にオプトエレクトロニクス半導体チップが第１のリードフレーム部分に電気接続されうる。これにより有利なことに、本方法によって得られるオプトエレクトロニクス部品は、特に小型に具現化される。
本方法の一実施形態では、本方法は、第１のリードフレーム部分の１つおよび第２のリードフレーム部分の１つが埋め込まれる成形体部分を形成するように成形体を分割するさらなるステップを含む。この場合、オプトエレクトロニクス半導体チップは、成形体部分に配置される。したがって、本方法では、共通の処理ステップにおいて複数のオプトエレクトロニクス部品を同時に製造することができる。これにより有利なことに、オプトエレクトロニクス部品の製造費用およびオプトエレクトロニクス部品の製造にかかる時間が削減される。
本発明の上記性質、特徴、および、利点、ならびにそれらの実現方法は、それぞれが概略図を示す図面に関連して詳細に説明される例示的な実施形態の以下の記述に関連してさらに明らかとなり、またさらに容易に理解可能となる。
図１は、リードフレーム１００の概略斜視図である。
リードフレーム１００は、導電性材料（例えば、金属）を含む。リードフレーム１００は好ましくは、銅を含む。リードフレーム１００のはんだ付け性を向上させるコーティングがリードフレーム１００の表面に配置されうる。
リードフレーム１００は、上面１０１および上面１０１とは反対側の下面１０２を有する基本的に平坦な平面形状である。リードフレーム１００は例えば、金属シートから製造されうる。
リードフレーム１００は、上面１０１から下面１０２までリードフレーム１００を貫通して伸長している開口部であって、これら開口部によってリードフレーム１００が複数の第１のリードフレーム部分１１０および第２のリードフレーム部分１２０に細分される、開口部を有する。開口部は例えば、エッチング方法によって形成されていてもよい。リードフレーム１００は、開口部に加えて、リードフレーム１００を完全には貫通しないさらなる凹部を上面１０１および／または下面１０２に有しうる。
第１のリードフレーム部分１１０および第２のリードフレーム部分１２０は、リードフレーム１００の平面において規則的な格子状配置で配置される。各第１のリードフレーム部分１１０と隣接する第２のリードフレーム部分１２０とが、関連付けられたペアを成す。そのような各ペアにおいて、第１のリードフレーム部分１１０および関連付けられた第２のリードフレーム部分１２０は、直接的にではなく、それぞれのさらなる隣接部分を介してのみ互いに接続される。
図２は、図１よりも時間的に後の処理状態のリードフレーム１００の概略斜視図である。
第１の薄膜２００がリードフレーム１００の下面１０２に配置されている。この薄膜２００は、第１の面２０１および第１の面２０１とは反対側の第２の面２０２を有する。第１の薄膜２００の第１の面２０１は、リードフレーム１００の下面１０２に対向し、リードフレーム１００の下面１０２を好ましくは完全に被覆する。リードフレーム１００の下面１０２が凸部分（elevated sections）および凹部分（depressed sections）を有する場合、第１の薄膜２００は、下面１０２の凸部分のみに接触している。
第１の薄膜２００は例えば、ポリイミドを含みうる。
第１の薄膜２００は、粘着フィルムとして構成されうる。この場合、第１の薄膜２００の、リードフレーム１００の下面１０２に対向する第１の面２０１が粘着性として構成される。この場合、第１の薄膜２００の第１の面２０１は、リードフレーム１００の下面１０２に付着する。
第１の薄膜２００が粘着フィルムとして構成されない場合、第１の薄膜２００は好ましくは、柔軟におよび曲げやすく構成される。その結果、リードフレーム１００を第１の薄膜２００の第１の面２０１に押圧することによって、確実にリードフレーム１００の下面１０２全体を第１の薄膜２００によって高い信頼性で被覆することができる。
図３は、図２よりも時間的に後の処理状態のリードフレーム１００の概略斜視図である。
第２の薄膜３００がリードフレーム１００の上面１０１に配置されている。第２の薄膜３００は、第１の面３０１および第１の面３０１とは反対側の第２の面３０２を有する。第２の薄膜３００の第１の面３０１は、リードフレーム１００の上面１０１に対向する。第２の薄膜３００は、リードフレーム１００の上面１０１の大部分を被覆する。リードフレーム１００の上面１０１が凸部分および凹部分を有する場合、第２の薄膜３００は、リードフレーム１００の上面１０１の凸部分のみを被覆する。
第２の薄膜３００は好ましくは、リードフレーム１００の上面１０１の、被覆されない部分３１０（この部分は、第２の薄膜３００によっては被覆されないままである）を除く全ての部分を被覆する。被覆されない部分３１０は好ましくは、リードフレーム１００の縁部領域に配置される。被覆されない部分３１０は例えば、リードフレーム１００の縁部に沿って延在しうる。被覆されない部分３１０はまた、リードフレーム１００の角部領域に配置されうる。
第２の薄膜３００は、第１の薄膜２００と同様に構成されうる。第２の薄膜３００は例えば、ポリイミドを含みうる。
第２の薄膜３００は、粘着フィルムとして構成されうる。この場合、第２の薄膜３００の、リードフレーム１００の上面１０１に対向する第１の面３０１が粘着性として構成される。この場合、第２の薄膜３００の粘着性の第１の面３０１がリードフレーム１００の上面１０１に付着する結果、リードフレーム１００の上面１０１を第２の薄膜３００によって高い信頼性で被覆することができる。
第２の薄膜３００が粘着フィルムとして構成されない場合、第２の薄膜３００は好ましくは、柔軟におよび曲げやすく構成される。その結果、リードフレーム１００を第２の薄膜３００の第１の面３０１に押圧することによって、確実にリードフレーム１００の、上面１０１の被覆されない部分３１０を除く上面１０１全体を第２の薄膜３００によって高い信頼性で被覆することができる。
説明した処理の代替として、被覆されない部分３１０をリードフレーム１００の上面３０１ではなくリードフレーム１００の下面１０２に設けることができる。この場合、第１の薄膜２００は、リードフレーム１００の下面１０２の、被覆されない部分３１０を除く全ての凸部分を被覆するようにリードフレーム１００の下面１０２に配置される。第２の薄膜３００は、リードフレーム１００の上面１０１の全ての凸部分を被覆するようにリードフレーム１００の上面１０１に配置される。
被覆されない部分３１０を省略することもできる。この場合、２つの薄膜２００，３００は、リードフレーム１００の上面１０１および下面１０２の全ての凸部分を被覆する。
任意選択的に、当然、第２の薄膜３００は、第１の薄膜２００より先にリードフレーム１００に既に配置されていてもよい。
図４は、図３よりも時間的に後の処理ステップにおける、薄膜２００，３００の間に配置されたリードフレーム１００の概略図である。
成形体４００が第１の薄膜２００と第２の薄膜３００との間に形成されている。ここで、リードフレーム１００は、成形体４００に埋め込まれている。成形体４００は、電気絶縁性の成形材料から形成されている。成形材料は例えば、エポキシ樹脂および／またはシリコーンを含みうる。成形体４００は、成形方法（例えば、トランスファー成形法）によって形成されている。この場合、成形材料は、被覆されない部分３１０を介して第１の薄膜２００と第２の薄膜３００との間の領域に導入されている。代替として、成形材料は、第１の薄膜２００と第２の薄膜３００との間の領域にリードフレーム１００の側面（side flank）から導入されていてもよい。
成形体４００は、上面４０１および上面４０１とは反対側の下面４０２を有して形成されている。成形体４００の上面４０１は、第２の薄膜３００の第１の面３０１に隣接して形成されている。成形体４００の下面４０２は、第１の薄膜２００の第１の面２０１に隣接して形成されている。
リードフレーム１００の、第２の薄膜３００によって保護されている上面１０１、およびリードフレーム１００の第１の面２００によって保護されている下面１０２は基本的には、成形体４００の形成時に成形体４００の材料によって被覆されない。したがって、リードフレーム１００の上面１０１は、成形体４００の上面４０１において露出し、かつ成形体４００の上面４０１と基本的に面一に終端する。同様に、リードフレーム１００の下面１０２は、成形体４００の下面４０２において露出し、かつ成形体４００の下面４０２と基本的に面一に終端する。
図５は、図４よりも時間的に後の処理状態の成形体４００の概略斜視図である。
第１の薄膜２００は、成形体４００の下面４０２から除去されている。さらに、第２の薄膜３００は、成形体４００の上面４０１から除去されている。第１の薄膜２００および第２の薄膜３００の成形体４００からの除去は例えば、薄膜２００，３００を機械的に引き離すことによって実行される。
リードフレーム１００が埋め込まれた成形体４００は、一体として互いに連続的に接続された複数の成形体部分４１０を備える。リードフレーム１００の第１のリードフレーム部分１１０および関連付けられた第２のリードフレーム部分１２０が、成形体４００の各成形体部分４１０に埋め込まれている。個々の成形体部分４１０は、成形体４００および成形体４００に埋め込まれたリードフレーム１００を分割することによって個片化されうる。成形体４００および成形体４００に埋め込まれたリードフレーム１００の分割は例えば、ソーイングプロセスによって実行されうる。
図６は、オプトエレクトロニクス部品１０の概略斜視図である。
オプトエレクトロニクス部品１０は、図５の成形体４００の個片化された成形体部分４１０を備え、成形体部分４１０はオプトエレクトロニクス部品１０のキャリア５００を形成する。成形体部分４１０の上面４０１は、キャリアの上面５０１を形成する。成形体部分４１０の下面４０２は、キャリア５００の下面５０２を形成する。
リードフレーム１００の第１のリードフレーム部分１１０の１つおよび第２のリードフレーム部分１２０の１つが、キャリア５００を形成する成形体部分４１０に埋め込まれる。キャリア５００を形成する成形体部分４１０に埋め込まれた第１のリードフレーム部分１１０は、成形体部分４１０に埋め込まれた第２のリードフレーム部分１２０から電気的に絶縁される。第１のリードフレーム部分１１０および第２のリードフレーム部分１２０には、キャリア５００の上面５０１および下面５０２の両面においてアクセス可能である。
オプトエレクトロニクス半導体チップ６００がオプトエレクトロニクス部品１０のキャリア５００の上面５０１に配置される。オプトエレクトロニクス半導体チップ６００は例えば、発光ダイオードチップ（ＬＥＤチップ）でありうる。オプトエレクトロニクス半導体チップ６００は、上面６０１および上面６０１とは反対側の下面６０２を有する。オプトエレクトロニクス半導体チップ６００は、オプトエレクトロニクス半導体チップ６００の下面６０２がキャリア５００の上面５０１に対向するようにキャリア５００の上面５０１に配置される。オプトエレクトロニクス半導体チップ６００は例えば、はんだ接続または接着剤によってキャリア５００の上面５０１に固着されうる。
オプトエレクトロニクス半導体チップ６００は、オプトエレクトロニクス部品１０のキャリア５００の第１のリードフレーム部分１１０および第２のリードフレーム部分１２０に電気接続される。図６の例では、オプトエレクトロニクス半導体チップ６００が第１のリードフレーム部分１１０に配置される結果、オプトエレクトロニクス半導体チップ６００の下面６０２に配置された、オプトエレクトロニクス半導体チップ６００の電気接点と、キャリア５００の第１のリードフレーム部分１１０とが電気接続される。オプトエレクトロニクス半導体チップ６００の上面６０１に配置された、オプトエレクトロニクス半導体チップ６００の第２の電気接点は、ボンディングワイヤ６１０によって第２のリードフレーム部分１２０に電気接続される。
しかしながら、オプトエレクトロニクス半導体チップ６００と第１のリードフレーム部分１１０との電気接続を例えばボンディングワイヤによって行うこともできる。この場合、オプトエレクトロニクス半導体チップ６００の２つの電気接点は、オプトエレクトロニクス半導体チップ６００の上面６０１に配置されうる。
オプトエレクトロニクス半導体チップ６００の２つの電気接点を下面６０２に設けることもでき、オプトエレクトロニクス半導体チップ６００の電気接点とキャリア５００のリードフレーム部分１１０，１２０との電気接続が存在するようにオプトエレクトロニクス半導体チップ６００をキャリア５００の第１のリードフレーム部分１１０および第２のリードフレーム部分１２０に橋設することもできる。
オプトエレクトロニクス半導体チップ６００を成形体４００の成形体部分４１０によって形成されるキャリア５００の上面５０１に配置することは好ましくは、成形体４００を個々の成形体部分４１０に分割する前に既に実行されている。この場合、１つのオプトエレクトロニクス半導体チップ６００が、それぞれ、成形体４００の各成形体部分４１０に配置され、各成形体部分４１０の第１のリードフレーム部分１１０および第２のリードフレーム部分１２０に電気接続される。その後にのみ、成形体４００は、個々の成形体部分４１０に分割される。これにより、複数のオプトエレクトロニクス部品１０が同時に形成される。しかしながら代替として、成形体４００の分割後まで、オプトエレクトロニクス半導体チップ６００を成形体部分４１０によって形成されるキャリア５００の上面５０１に配置しないことも可能である。
第１のリードフレーム部分１１０および第２のリードフレーム部分１２０の、オプトエレクトロニクス部品１０のキャリア５００の下面５０２において露出している部分は、オプトエレクトロニクス部品１０の電気コンタクトパッドを形成していてもよく、オプトエレクトロニクス部品１０の電気的接触に使用されうる。オプトエレクトロニクス部品１０は例えば、表面実装（例えば、リフローはんだ付けによる表面実装）のためのＳＭＴ部品として提供されうる。
好ましい例示的実施形態に基づき、本発明を詳細に例示および説明してきた。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
［関連出願］
本特許出願は、独国特許出願第１０２０１４１１６３７０．２号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
本特許出願は、独国特許出願第１０２０１４１１６３７０．２号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
１０ オプトエレクトロニクス部品
１００ リードフレーム
１０１ 上面
１０２ 下面
１１０ 第１のリードフレーム部分
１２０ 第２のリードフレーム部分
２００ 第１の薄膜
２０１ 第１の面
２０２ 第２の面
３００ 第２の薄膜
３０１ 第１の面
３０２ 第２の面
３１０ 被覆されない部分
４００ 成形体
４０１ 上面
４０２ 下面
４１０ 成形体部分
５００ キャリア
５０１ 上面
５０２ 下面
６００ オプトエレクトロニクス半導体チップ
６０１ 上面
６０２ 下面
６１０ ボンディングワイヤ
１００ リードフレーム
１０１ 上面
１０２ 下面
１１０ 第１のリードフレーム部分
１２０ 第２のリードフレーム部分
２００ 第１の薄膜
２０１ 第１の面
２０２ 第２の面
３００ 第２の薄膜
３０１ 第１の面
３０２ 第２の面
３１０ 被覆されない部分
４００ 成形体
４０１ 上面
４０２ 下面
４１０ 成形体部分
５００ キャリア
５０１ 上面
５０２ 下面
６００ オプトエレクトロニクス半導体チップ
６０１ 上面
６０２ 下面
６１０ ボンディングワイヤ
Claims (11)
- 上面（１０１）および下面（１０２）を有するリードフレーム（１００）を設けるステップと、
前記リードフレーム（１００）の前記下面（１０２）に第１の薄膜（２００）を配置するステップと、
前記リードフレーム（１００）の前記上面（１０１）に第２の薄膜（３００）を配置するステップと、
成形材料から成形体（４００）を形成するステップであって、前記リードフレーム（１００）は、前記成形体（４００）に埋め込まれる、ステップと、
前記第１の薄膜（２００）および前記第２の薄膜（３００）を除去するステップと、
を含む、オプトエレクトロニクス部品（１０）のためのキャリア（５００）の製造方法。 - 前記第１の薄膜（２００）および／または前記第２の薄膜（３００）は、粘着フィルムである、
請求項１に記載の方法。 - 前記第１の薄膜（２００）および／または前記第２の薄膜（３００）は、ポリイミド、ＥＴＦＥ、またはＰＥＴを含む、
請求項１または２に記載の方法。 - 前記成形体（４００）は、成形方法によって、特にトランスファー成形法によって形成される、
請求項１〜３のいずれか一項に記載の方法。 - 前記第１の薄膜（２００）または前記第２の薄膜（３００）は、前記リードフレーム（１００）の前記下面（１０２）または前記上面（１０１）の部分（３１０）が前記薄膜（２００，３００）によって被覆されないままであるように配置され、前記成形材料は、前記被覆されない部分（３１０）において前記第１の薄膜（２００）と前記第２の薄膜（３００）との間に送られる、
請求項１〜４のいずれか一項に記載の方法。 - 前記成形材料は、エポキシ樹脂および／またはシリコーンを含む、
請求項１〜５のいずれか一項に記載の方法。 - 前記リードフレーム（１００）は、複数の第１のリードフレーム部分（１１０）および複数の第２のリードフレーム部分（１２０）を備える、
請求項１〜６のいずれか一項に記載の方法。 - 請求項１〜７のいずれか一項に記載の方法によってキャリア（５００）を製造するステップと、
前記キャリア（５００）の上面（５０１）にオプトエレクトロニクス半導体チップ（６００）を配置するステップと、
を含む、オプトエレクトロニクス部品（１０）の製造方法。 - 前記キャリア（５００）は、請求項７に記載の方法によって形成され、
前記オプトエレクトロニクス半導体チップ（６００）は、第１のリードフレーム部分（１１０）および第２のリードフレーム部分（１２０）に電気接続される、
請求項８に記載の方法。 - 前記オプトエレクトロニクス半導体チップ（６００）は、第１のリードフレーム部分（１１０）に配置される、
請求項９に記載の方法。 - 前記第１のリードフレーム部分（１１０）の１つおよび前記第２のリードフレーム部分（１２０）の１つが埋め込まれる成形体部分（４１０）が形成されるように前記成形体（４００）を分割するさらなるステップを含み、
前記オプトエレクトロニクス半導体チップ（６００）は、前記成形体部分（４１０）に配置される、
請求項９または１０に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014116370.2 | 2014-11-10 | ||
| DE102014116370.2A DE102014116370A1 (de) | 2014-11-10 | 2014-11-10 | Verfahren zum Herstellen eines Trägers und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| PCT/EP2015/076159 WO2016075114A1 (de) | 2014-11-10 | 2015-11-10 | Verfahren zum herstellen eines trägers und verfahren zum herstellen eines optoelektronischen bauelements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017533584A true JP2017533584A (ja) | 2017-11-09 |
Family
ID=54478771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017518334A Pending JP2017533584A (ja) | 2014-11-10 | 2015-11-10 | キャリアの製造方法およびオプトエレクトロニクス部品の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20170324006A1 (ja) |
| JP (1) | JP2017533584A (ja) |
| KR (1) | KR102479810B1 (ja) |
| CN (1) | CN107112402A (ja) |
| DE (2) | DE102014116370A1 (ja) |
| WO (1) | WO2016075114A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244143A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体発光装置の製造方法 |
| JP2012084724A (ja) * | 2010-10-13 | 2012-04-26 | Nichia Chem Ind Ltd | 樹脂パッケージ及びその製造方法、樹脂パッケージを用いた発光装置 |
| US20130037837A1 (en) * | 2011-08-08 | 2013-02-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Miniature leadless surface mount lamp with dome and reflector cup |
| JP2013251422A (ja) * | 2012-06-01 | 2013-12-12 | Apic Yamada Corp | Ｌｅｄチップ実装用基板、ｌｅｄパッケージ、金型、並びに、ｌｅｄチップ実装用基板及びｌｅｄパッケージの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4676735B2 (ja) * | 2004-09-22 | 2011-04-27 | 東レ・ダウコーニング株式会社 | 光半導体装置の製造方法および光半導体装置 |
| US9944031B2 (en) * | 2007-02-13 | 2018-04-17 | 3M Innovative Properties Company | Molded optical articles and methods of making same |
| JP5233170B2 (ja) * | 2007-05-31 | 2013-07-10 | 日亜化学工業株式会社 | 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法 |
| DE102010025319B4 (de) * | 2010-06-28 | 2022-05-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente |
| JP2013239539A (ja) * | 2012-05-14 | 2013-11-28 | Shin Etsu Chem Co Ltd | 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法 |
| CN103972371B (zh) * | 2013-02-04 | 2017-02-08 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法 |
| DE102013203350A1 (de) * | 2013-02-28 | 2014-08-28 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Verfahren zu seiner Herstellung |
-
2014
- 2014-11-10 DE DE102014116370.2A patent/DE102014116370A1/de not_active Withdrawn
-
2015
- 2015-11-10 KR KR1020177012023A patent/KR102479810B1/ko active IP Right Grant
- 2015-11-10 WO PCT/EP2015/076159 patent/WO2016075114A1/de active Application Filing
- 2015-11-10 JP JP2017518334A patent/JP2017533584A/ja active Pending
- 2015-11-10 DE DE112015005080.9T patent/DE112015005080A5/de active Pending
- 2015-11-10 CN CN201580060980.7A patent/CN107112402A/zh active Pending
- 2015-11-10 US US15/525,404 patent/US20170324006A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244143A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体発光装置の製造方法 |
| JP2012084724A (ja) * | 2010-10-13 | 2012-04-26 | Nichia Chem Ind Ltd | 樹脂パッケージ及びその製造方法、樹脂パッケージを用いた発光装置 |
| US20130037837A1 (en) * | 2011-08-08 | 2013-02-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Miniature leadless surface mount lamp with dome and reflector cup |
| JP2013251422A (ja) * | 2012-06-01 | 2013-12-12 | Apic Yamada Corp | Ｌｅｄチップ実装用基板、ｌｅｄパッケージ、金型、並びに、ｌｅｄチップ実装用基板及びｌｅｄパッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107112402A (zh) | 2017-08-29 |
| KR102479810B1 (ko) | 2022-12-22 |
| WO2016075114A1 (de) | 2016-05-19 |
| US20170324006A1 (en) | 2017-11-09 |
| KR20170084058A (ko) | 2017-07-19 |
| DE102014116370A1 (de) | 2016-05-12 |
| DE112015005080A5 (de) | 2017-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102330402B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI447961B (zh) | 發光二極體封裝體 | |
| US20150171282A1 (en) | Resin package and light emitting device | |
| KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI221027B (en) | Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component | |
| US10629781B2 (en) | Semiconductor element and method for production thereof | |
| TW201532233A (zh) | 用於四方平面無引腳封裝的導線架結構、四方平面無引腳封裝及形成導線架結構的方法 | |
| US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
| JP2008053290A (ja) | 光半導体装置およびその製造方法 | |
| US20180315910A1 (en) | Optoelectronic Component and Production Method Therefor | |
| JP2005129721A (ja) | 固体撮像装置 | |
| TWI543414B (zh) | 光電半導體組件及其製造方法 | |
| KR20130128413A (ko) | 발광 장치와 회로 기판의 제조 방법 | |
| KR100700883B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| US10854804B2 (en) | Light-emitting component and method of producing a light-emitting component | |
| JP2017533584A (ja) | キャリアの製造方法およびオプトエレクトロニクス部品の製造方法 | |
| TW201637162A (zh) | 導線架及製造晶片封裝體的方法以及製造光電組件的方法 | |
| TWI483437B (zh) | 發光二極體封裝體及其製造方法 | |
| JP2012182207A (ja) | Ｌｅｄ素子用リードフレームおよびその製造方法 | |
| JP2006332686A (ja) | 固体撮像装置 | |
| JP6104506B2 (ja) | 発光ダイオード・パッケージ用モールド構造体 | |
| US20180248092A1 (en) | Light sensor lead frame substrate and manufacturing method thereof | |
| JP2012182210A (ja) | Ｌｅｄ素子用リードフレーム基板の製造方法 | |
| TWI521745B (zh) | 發光二極體封裝結構及其製造方法 | |
| KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |