KR20120001460A - 발광모듈 및 그를 이용한 헤드 램프 모듈 - Google Patents

발광모듈 및 그를 이용한 헤드 램프 모듈 Download PDF

Info

Publication number
KR20120001460A
KR20120001460A KR1020100062253A KR20100062253A KR20120001460A KR 20120001460 A KR20120001460 A KR 20120001460A KR 1020100062253 A KR1020100062253 A KR 1020100062253A KR 20100062253 A KR20100062253 A KR 20100062253A KR 20120001460 A KR20120001460 A KR 20120001460A
Authority
KR
South Korea
Prior art keywords
heat dissipation
light emitting
circuit patterns
substrate
electrode pads
Prior art date
Application number
KR1020100062253A
Other languages
English (en)
Inventor
이영진
김형근
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100062253A priority Critical patent/KR20120001460A/ko
Publication of KR20120001460A publication Critical patent/KR20120001460A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광모듈 및 그를 이용한 헤드 램프 모듈에 관한 것으로서, 방열부와 제1 및 제2 회로 패턴을 포함하는 방열 기판; 상기 방열 기판 상에 배치된 패키지 기판; 상기 패키지 기판에 각각 상기 제1 및 제2 회로 패턴과 대향하도록 형성되며, 각각 상기 제1 및 제2 회로 패턴과 본딩되어 제1 및 제2 본딩 영역을 형성하는 제1 및 제2 전극 패드; 및 상기 패키지 기판에 실장되며, 상기 제1 및 제2 전극 패드와 전기적으로 연결된 발광소자;를 포함하며, 상기 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리된 발광모듈을 제공한다.

Description

발광모듈 및 그를 이용한 헤드 램프 모듈{LIGHT EMITTING MODULE AND HEAD RAMP MODULE USING THE SAME}
본 발명은 발광모듈 및 그를 이용한 헤드 램프 모듈에 관한 것으로서, 보다 구체적으로는 발광소자 패키지와 방열 기판의 회로 패턴과의 접속 신뢰성을 향상시킬 수 있는 발광모듈 및 그를 이용한 헤드 램프 모듈에 관한 것이다.
발광다이오드의 발전에 따라 그 사용 범위가 자동차의 헤드 램프로까지 확대
되고 있다. 발광다이오드가 적용된 헤드 램프는, 발광다이오드를 탑재한 광원 모듈, 광원 모듈로부터 발생된 광을 자동차의 헤드 램프에 적합하도록 조절하는 램프 광학모듈, 발광다이오드를 구동하는 구동 드라이버 모듈, 및 발광다이오드의 안정적인 동작을 위한 방열 모듈로 구성될 수 있다.
이러한 광원 모듈은 발광다이오드가 실장된 발광다이오드 패키지와, 발광다이오드 패키지가 실장되는 기판으로 구성되며, 이 기판이 히트 싱크(heat sink)에 결합됨으로써, 발광다이오드에서 발생된 열이 외부로 방출될 수 있다.
종래에는 발광다이오드 패키지 실장을 위한 기판으로서, 발광다이오드를 구동 드라이버 모듈과 전기적으로 연결시키기 위하여, 회로 패턴이 형성된 인쇄회로기판(PCB, printed circuit board)이 이용되었다.
그러나 이와 같이 기판으로서 일반적인 인쇄회로기판을 사용하게 되면, 구동드라이버 모듈과 발광다이오드의 전기적 연결은 용이하게 구현할 수 있을지라도, 인쇄회로기판에 형성된 절연층이 열저항으로 작용하여 광원 모듈의 방열 특성이 현저히 저하되는 문제가 있다.
그리고 이러한 방열 특성의 저하에 따라 발광다이오드의 광량이 감소하고 수
명이 단축되어, 높은 수준의 방열 특성이 요구되는 고전력 헤드 램프에 발광다이오드를 적용하기에 어려운 문제가 있다.
본 발명은 발광소자 패키지와 방열 기판의 회로 패턴과의 접합층의 크랙(Crack) 발생의 번짐에 의한 단선을 억제하여 발광소자 패키지와 방열 기판의 회로 패턴과의 접속 신뢰성을 향상시킬 수 있는 발광모듈을 제공하고, 이러한 발광모듈을 채용한 헤드 램프 모듈을 제공하는 데에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 바람직한 실시 예는, 방열부와 제1 및 제2 회로 패턴을 포함하는 방열 기판; 상기 방열 기판 상에 배치된 패키지 기판; 상기 패키지 기판에 각각 상기 제1 및 제2 회로 패턴과 대향하도록 형성되며, 각각 상기 제1 및 제2 회로 패턴과 본딩되어 제1 및 제2 본딩 영역을 형성하는 제1 및 제2 전극 패드; 및 상기 패키지 기판에 실장되며, 상기 제1 및 제2 전극 패드와 전기적으로 연결된 발광소자;를 포함하며, 상기 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리된 발광모듈을 제공한다.
바람직하게, 상기 제1 및 제2 회로 패턴은 각각 상기 방열부의 제1 측과 이에 대향하는 제2 측에 형성된다.
상기 제1 및 제2 회로 패턴은 서로 다른 극성을 갖는다.
상기 제1 및 제2 회로 패턴의 분리된 영역은 연결부에 의하여 연결된다.
상기 제1 및 제2 회로 패턴과 상기 제1 및 제2 전극 패드는 각각 서로 대향하는 면이 동일한 형상을 갖도록 형성된다.
상기 패키지 기판에 상기 방열부와 대향하도록 형성되어 상기 방열부와 본딩되는 방열 패드를 더 포함한다.
상기 방열부와 상기 방열 패드 사이 및 상기 제1 및 제2 회로 패턴과 상기 제1 및 제2 전극 패드들 사이에 각각 개재되는 전도성 접착층을 더 포함한다.
상기 패키지 기판은 세라믹 재질로 이루어진다.
상기 방열부는 세라믹 또는 구리로 이루어진다.
상기 방열 기판은 상기 방열부와 상기 제1 및 제2 전극 패드들 사이에 개재되는 절연부를 더 포함한다.
상기 방열부에는 공간부가 구비되고, 상기 절연부는 상기 공간부 내에 형성되며, 상기 제1 및 제2 회로 패턴은 상기 제1 및 제2 전극 패드와 대향하도록 형성된다.
상기 패키지 기판은 상기 발광소자와 상기 제1 및 제2 전극 패드를 전기적으로 연결하는 도전성 비아를 더 포함한다.
상기 패키지 기판은 제1 기판 및 제2 기판을 포함하고, 상기 제2 기판에는 상기 발광소자가 수용되는 캐비티(cavity)가 형성된다.
본 발명의 바람직한 실시 예는, 방열부와 제1 및 제2 회로 패턴을 포함하는 방열 기판과, 상기 방열 기판 상에 배치된 패키지 기판과, 상기 패키지 기판에 각각 상기 제1 및 제2 회로 패턴과 대향하도록 형성되며 각각 상기 제1 및 제2 회로 패턴과 본딩되어 제1 및 제2 본딩 영역을 형성하는 제1 및 제2 전극 패드와, 상기 패키지 기판에 실장되며 상기 제1 및 제2 전극 패드와 전기적으로 연결된 발광소자를 포함하는 발광모듈; 및 상기 발광모듈을 지지하는 프레임과, 상기 발광모듈의 광을 반사시키는 반사체와, 상기 반사체에서 반사된 광을 굴절시키는 렌즈를 포함하는 광학모듈;을 포함하고, 상기 발광모듈의 상기 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리된 것을 특징으로 하는 헤드 램프 모듈을 제공한다.
바람직하게, 상기 발광모듈의 하부에 결합되는 방열체와, 상기 방열체로부터 열을 소산시키는 팬을 포함하는 방열모듈을 더 포함한다.
상기 발광모듈 또는 상기 팬과 전기적으로 연결되어 작동을 제어하는 드라이버모듈을 더 포함한다.
본 발명에 따르면, 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리하여 형성함으로써, 제1 및 제2 본딩 영역 상에 발광소자 패키지와 방열 기판의 제1 및 제2 회로 패턴과의 접합층을 형성할 경우, 접합층에 크랙(Crack)이 발생하더라도 크랙의 번짐 현상을 차단할 수 있으므로 크랙 발생으로 인한 제1 및 제2 회로 패턴의 단선을 억제할 수 있고, 이를 통해 발광모듈의 접속 신뢰성을 향상시킬 수 있다.
또한, 접속 신뢰성이 향상된 발광모듈을 헤드 램프 모듈에 채용함으로써, 헤드 램프 모듈의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 발광모듈을 나타낸 단면도이다.
도 2는 도 1을 선 A-A'로 절취한 평면도이다.
도 3은 도 1에서 방열 기판의 제1 및 제2 회로 패턴의 구조를 변형한 일 실시 형태를 나타낸 평면도이다.
도 4는 본 발명의 다른 실시 예에 따른 발광모듈을 나타낸 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 발광모듈의 발광소자, 제너다이오드, 서미스터의 전기적 연결 상태를 나타낸 회로이다.
도 6은 본 발명의 일 실시 예에 따른 발광모듈이 적용된 자동차용 헤드 램프 모듈의 일 실시 예를 나타낸 도면이다.
도 7a 내지 도 7f는 도 1의 발광모듈의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 8a 내지 도 8g는 도 4의 발광모듈의 제조 방법을 설명하기 위한 공정별 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예들을 보다 상세히 설명한다. 다만, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 따라서, 도면에서의 요소들이 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
먼저, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시 예에 따른 발광모듈에 대하여 설명하도록 한다.
도 1은 본 발명의 일 실시 예에 따른 발광모듈을 나타낸 단면도이고, 도 2는 도 1을 선 A-A'로 절취한 평면도이며, 도 3은 도 1에서 방열 기판의 제1 및 제2 회로 패턴의 구조를 변형한 일 실시 형태를 나타낸 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따르면, 방열 기판(110), 전도성 접착층(140)에 의해 방열 기판(110)에 실장되는 발광소자 패키지(120)를 포함하는 발광모듈(100)이 제시된다.
여기서, 방열 기판(110)은 방열부(112), 공간부(114), 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)을 구비하며, 발광소자 패키지(120)는 패키지 기판(122), 제1 및 제2 전극 패드(124a, 124b), 비아(via, 126), 전극 패턴(128) 및 발광소자(130)를 구비한다.
본 실시 예에 따르면, 제1 및 제2 회로 패턴(117, 118)은 서로 이격된 2개의 영역으로 분리되어 형성되고, 제1 및 제2 회로 패턴(117, 118)의 분리된 영역은 연결부(119)에 의하여 연결된다.
전도성 접착층(140)은 제1 및 제2 회로 패턴(117, 118) 중 적어도 어느 하나의 상부에서 2개의 영역으로 분리되어 형성된다.
이하, 도 1 내지 도 3, 도 5 및 도 6을 참조하여 본 발명의 일 실시 예에 따른 발광모듈(100)의 각 구성에 대하여 보다 구체적으로 설명하도록 한다.
방열 기판(110)은, 도 1에 도시된 바와 같이, 방열부(112), 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)으로 이루어진다. 방열부(112)의 돌출되어 노출된 일면에는 발광소자 패키지(120)가 전도성 접착층(140)을 이용하여 실장되며, 방열부(112)의 발광소자 패키지(120)가 실장되지 않은 타면은 외부 방열체(도 6의 22)와 결합된다.이에 따라, 발광소자(130)의 발광에 수반되어 발생되는 발광소자(130)의 열은 패키지 기판(122), 전도성 접착층(140), 방열부(112) 및 외부 방열체(도 6의 22)를 통해 외부로 방출될 수 있다. 이 경우, 방열부(112)는 전도성 물질로 이루어지므로, 발광소자(130)에서 발생된 열은 외부 방열체(도 6의 22)로 효과적으로 전달될 수 있다.
여기서, 패키지 기판(122)은 세라믹 재질로 이루어질 수 있으며, 방열부(112)는 구리(Cu)로 이루어질 수 있다. 세라믹 기판은 고내열성, 우수한 열전도성 및 고반사효율 등의 특성을 가지고 있으므로, 높은 수준의 방열 특성이 요구되는 고전력 자동차 헤드 램프 모듈용 발광소자 패키지(120)에 적용되기에 유리하다. 또한, 전도성 접착층(140)은 솔더(Solder)로 이루어질 수 있다.
구리로 이루어진 방열부(112)는, 예를 들어 Al2O3로 이루어진 세라믹 재질의 패키지 기판(122)과 열팽창계수의 차이가 작으므로, 전도율이 예를 들어 50K/W로 높으나 유연성이 크지 않은 솔더(Solder)를 전도성 접착층(140)으로 이용하여 방열부(112)와 세라믹 재질의 패키지 기판(122)을 본딩(Bonding) 하더라도, 본딩 부위에 작용하는 열응력은 최소화될 수 있다. 이에 따라, 발광소자(130)로부터 전달되는 열에 의한 본딩 부위의 파손이 방지될 수 있다.
그리고, 방열부(112)는 구리 이외에도 열전도성이 우수한 알루미늄(Al) 등의물질로 이루어질 수도 있다.
제1 회로 패턴(117)은 방열부(112)의 제1 측에 형성되고, 제2 회로 패턴(118)은 제1 측에 대향하는 방열부(112)의 제2 측에 형성되며, 제1 및 제2 회로 패턴(117, 118)은 서로 이격된 2개의 영역으로 분리되어 형성된다.
구체적으로, 도 2를 참조하면, 제1 및 제2 회로 패턴(117, 118)은 방열부(112)의 일면과 나란하게 서로 이격된 2개의 영역으로 분리되어 형성될 수 있다. 즉, 제1 회로 패턴(117)은 방열부(112)의 제1 측에 방열부(112)의 일면과 나란하게 서로 이격되어 2개의 영역으로 형성되고, 제2 회로 패턴(118)은 제1 측에 대향하는 방열부(112)의 제2 측에 방열부(112)의 일면과 나란하게 서로 이격되어 2개의 영역으로 형성된다.
그리고, 제1 및 제2 회로 패턴(117, 118)의 분리된 영역은 일측면을 따라 연결부(119)에 의해 연결되며, 이때, 연결부(119)는 제1 회로 패턴(117)들을 연결하는 제1 연결부(119a)와 제2 회로 패턴(118)들을 연결하는 제2 연결부(119b)로 구성된다.
이러한 제1 및 제2 회로 패턴(117, 118)은 전원이 인가될 경우 서로 다른 극성을 갖게 된다. 즉, 제1 회로 패턴(117)이 (+)극성을 띠면, 제2 회로 패턴(118)은 (-)극성을 띠게 된다. 그러나, 각각의 제1 및 제2 회로 패턴(117, 118)은 각각의 연결부(119a, 119b)를 통해 연결되므로 각각의 제1 및 제2 회로 패턴(117, 118) 내에서는 동일한 극성을 갖게 된다.
또한, 도 3을 참조하면, 제1 회로 패턴(117')은 방열부(112)의 제1 측에 형성되고, 제2 회로 패턴(118')은 제1 측에 대향하는 방열부(112)의 제2 측에 형성되며, 제1 및 제2 회로 패턴(117', 118')은 서로 이격된 2개의 영역으로 분리되어 형성된다.
구체적으로, 제1 및 제2 회로 패턴(117', 118')은 각각 방열부(112)의 제1 및 제2 측에서 방열부(112)의 1/2배 이하의 크기를 가지고 서로 이격된 2개의 영역으로 분리되어 형성될 수 있다.
이때에도, 제1 및 제2 회로 패턴(117', 118')의 분리된 영역은 일측면을 따라 연결부(119)에 의해 연결되며, 이때, 연결부(119)는 제1 회로 패턴(117)들을 연결하는 제1 연결부(119a)와 제2 회로 패턴(118)들을 연결하는 제2 연결부(119b)로 구성된다.
본 발명의 일 실시 예에서는 도 2 및 도 3을 통해 각각 2개의 영역으로 분리된 제1 및 제2 회로 패턴(117, 118 또는 117', 118')을 제시하였으나, 이에 한정되는 것은 아니다. 즉, 제1 및 제2 회로 패턴(117, 118 또는 117', 118') 중 적어도 하나는 서로 이격되어 분리된 영역을 2개 이상 가질 수 있고, 이 경우 분리된 영역의 크기나 배열 형태, 수는 원하는 대로 다양하게 조절하여 적용할 수 있음은 당연하다.
상술한 바와 같이, 제1 및 제2 회로 패턴(117, 118) 상에는 전도성 접착층(140)이 개재되는데 이처럼 제1 및 제2 회로 패턴(117, 118)을 서로 이격된 2개 이상의 영역으로 분리하여 형성하면, 제1 및 제2 전극 패드(124a, 124b)와 접속되는 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)을 분리하여 형성할 수 있다는 장점을 갖으며, 이로 인한 효과에 대해서는 후술하기로 한다.
여기서, 제1 및 제2 회로 패턴(117, 118) 및 연결부(119)는 전도성 물질, 예를 들어 구리 등으로 이루어질 수 있으며, 방열부(112)와의 사이에 개재되는 절연부(116)에 의해 방열부(112)와 전기적으로 절연된다.
제1 및 제2 회로 패턴(117, 118)은 제1 및 제2 회로 패턴(117, 118)에 연결된 회로 및 단자를 통해 드라이버 모듈(도 6의 30)과 전기적으로 연결될 수 있으므로, 패키지 기판(122)에 제1 및 제2 회로 패턴(117, 118)과 대향하도록 형성된 제1 및 제2 전극 패드(124a, 124b)와 제1 및 제2 회로 패턴(117, 118)이 전도성 접착층(140)으로 본딩됨으로써, 제1 및 제2 전극 패드(124a, 124b)와 전기적으로 연결된 발광소자(130)가 드라이버 모듈(도 6의 30)과 전기적으로 연결되어, 발광소자(130)가 드라이버 모듈(도 6의 30)에 의해 작동이 제어될 수 있다.
제1 및 제2 회로 패턴(117, 118)은 제1 및 제2 전극 패드(124a, 124b)와 동일한 형상을 갖도록 형성하여 전도성 접착층(140)에 의한 접착력을 향상시키는 것이 바람직하다.
본 발명의 일 실시 예의 경우, 방열부(112)와 제1 및 제2 회로 패턴(117, 118)을 전기적으로 절연시키는 절연부(116)가 존재하는 경우를 일 예로서 설명하고 있으나, 이뿐만 아니라 방열부(112)가 열전도율에 비해 전기전도율이 현저히 낮은 물질로 이루어짐으로써, 절연부(116) 없이도 방열부(112)와 제1 및 제2 회로 패턴(117, 118)이 전기적으로 절연될 수 있는 경우라면 이러한 경우 역시 본 발명의 권리범위에 포함될 수 있음은 물론이다.
구체적으로, 방열부(112)의 패키지 기판(122)과 대향하는 측에는 공간부(114)가 구비되고, 절연부(116)는 공간부(114) 내에 형성되며, 제1 및 제2 회로 패턴(117, 118)은 절연부(116) 상에 제1 및 제2 전극 패드(124a, 124b)와 대향하도록 형성된다.
즉, 공간부(114)는, 도 1에 도시된 바와 같이, 방열부(112)의 패키지 기판(122) 측 영역의 가장자리를 따라 절연부(116) 및 제1 및 제2 회로 패턴(117, 118) 두께의 합에 상응하는 깊이를 갖도록 형성되며, 이러한 공간부(114)의 저면에는 절연부(116)가 형성된다. 그리고 절연부(116)의 상부에는 제1 및 제2 전극 패드(124a, 124b)의 위치에 대응하는 위치를 갖는 제1 및 제2 회로 패턴(117, 118) 및 이러한 제1 및 제2 회로 패턴(117, 118)과 연결되는 회로 및 단자가 형성된다.
이에 따라, 도 1에 도시된 바와 같이, 방열 기판(110)의 중앙부에는 방열부(112)가 노출될 수 있으며, 이러한 방열부(112)의 노출된 표면에 인접하여 제1 및 제2 전극 패드(124a, 124b)와 대향하는 제1 및 제2 회로 패턴(117, 118)이 형성될 수 있다.
이와 같이 방열부(112)에 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)의 형성을 위한 공간부(114)가 형성됨으로써, 방열부(112)와 전기적으로 절연되는 제1 및 제2 회로 패턴(117, 118)을 형성하면서도 열매개체로서의 방열부(112)의 부피는 최대한 유지할 수 있으므로, 발광모듈(100)의 방열 효율이 극대화될 수 있다.
이 경우, 도 1에 도시된 바와 같이, 방열부(112)의 방열 패드(125)와 대향하
는 면과 제1 및 제2 회로 패턴(117, 118)의 제1 및 제2 전극 패드(124a, 124b)와 대향하는 면은, 바람직하게는 동일한 가상의 평면 상에 위치할 수 있다. 즉, 공간부(114)가 형성되지 않아 노출된 방열부(112)의 표면과 제1 및 제2 회로 패턴(117, 118)의 표면은 실질적으로 동일한 높이를 가질 수 있다.
이에 따라 발광소자 패키지(120)를 방열 기판(110)에 실장할 때, 표면실장기술(SMT, surface mounting technology)을 이용하여, 방열 패드(125)와 방열부(112) 표면, 및 제1 및 제2 전극 패드(124a, 124b)와 제1 및 제2 회로 패턴(117, 118) 표면을 단일 공정에 의해 본딩할 수 있으므로, 제조 비용 및 시간을 절감할 수 있다.
본 발명의 일 실시 예의 경우, 방열부(112)의 방열 패드(125)와 대향하는 면과 제1 및 제2 회로 패턴(117, 118)의 제1 및 제2 전극 패드(124a, 124b)와 대향하는 면이 물리적으로 동일 평면 상에 위치하는 경우를 일 예로서 제시하였으나, 방열부(112)의 방열 패드(125)와 대향하는 면, 즉, 방열부(112)의 노출된 표면과 제1 및 제2 회로 패턴(117, 118)의 제1 및 제2 전극 패드(124a, 124b)와 대향하는 면, 즉, 제1 및 제2 회로 패턴(117, 118) 표면의 높이가 허용 오차 범위 내에 있어, 표면실장기술에 의해 발광소자 패키지(120)의 본딩이 가능한 경우 역시 본 발명의 권리범위에 포함될 수 있음은 물론이다.
이뿐만 아니라, 방열부(112)의 방열 패드(125)와 대향하는 면과 제1 및 제2 회로 패턴(117, 118)과 제1 및 제2 전극 패드(124a, 124b)와 대향하는 면이 동일 평면 상에 위치하지 않아 방열부(112)와 제1 및 제2 회로 패턴(117, 118)의 표면 간에는 단차가 존재할 수도 있으며, 이러한 경우, 방열 패드(125)와 방열부(112) 사이의 전도성 접착층(140)과 제1 및 제2 전극 패드(124a, 124b)와 제1 및 제2 회로 패턴(117, 118) 사이의 전도성 접착층(140)의 두께를 달리함으로써, 얼마든지 방열 패드(125)와 방열부(112) 및 제1 및 제2 전극 패드(124a, 124b)와 제1 및 제2 회로 패턴(117, 118)을 본딩할 수 있다.
그리고 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)에 연결된 회로 상에는, 도시하지 않았으나 제너다이오드 및 서미스터가 전기적으로 연결될 부분을 제외하고 솔더레지스트층이 형성될 수 있다.
한편, 패키지 기판(122)은 본 실시 예와는 달리 다층으로 이루어질 수도 있으며, 이러한 예가 도 4를 통해 제시되어 있다. 이에 대해서는 후술하기로 한다.
전극 패턴(128)은, 도 1에 도시된 바와 같이, 패키지 기판(122)에 형성되어 발광소자(130)와 전기적으로 연결된다. 발광소자(130)의 상면에 형성된 전극은 전극 패턴(128)과 와이어(132)에 의해 전기적으로 연결될 수 있다.
비아(126)는, 도 1에 도시된 바와 같이, 패키지 기판(122)의 일부를 관통하여 형성되어 전극 패턴(128)과 제1 및 제2 전극 패드(124a, 124b)를 전기적으로 연결시킨다. 즉, 비아(126)는 패키지 기판(122) 상에 형성된 전극 패턴(128)과 패키지 기판(122) 하면에 형성된 제1 및 제2 전극 패드(124a, 124b)를 전기적으로 연결시킴으로써, 결과적으로 발광소자(130)를 제1 및 제2 회로 패턴(117, 118)과 전기적으로 연결시킬 수 있다.
도시하지 않았으나, 정렬 마크가 패키지 기판(122)과 방열 기판(110)과의 정렬 여부를 판단하기 위해 방열 기판(110)에 형성된다. 방열기판(110) 상에 전도성 접착층(140), 즉, 솔더에 의해 발광소자 패키지(120)가 실장된 이후, 방열 기판(110)과 발광소자 패키지(120), 구체적으로 발광소자(130)의 정렬 상태를 육안으로 확인하기 위해, 방열 기판(110)의 양측에는 정렬 마크로서 관통홀이 형성되고, 이들 관통홀로부터 방열부(112)의 노출된 표면 측으로 수평하게 연장되는 영역의 솔더레지스트층(미도시)이 제거됨으로써 절연부(116) 중 일부가 노출된다.
그리고 상술한 바와 같이 솔더레지스트층의 일부를 제거하여 절연부(116)를 노출시키는 것 이외에도, 솔더레지스트층 상에 별도의 물질을 인쇄할 수도 있다.
다만 본 실시 예의 정렬 마크는 제조 공정의 마지막에 정렬 상태를 육안으로 확인하기 위한 수단으로서, 제조 공정 중 발광소자 패키지(120)의 정렬을 위한 것이 아니므로, 이러한 정렬 마크의 존재로 인해 상술한 발광소자 패키지(120)의 자기 정렬 기능이 부정될 수 없음은 당연하다.
본 발명의 일 실시 예에 따르면, 패키지 기판(122)과 방열부(112) 사이에 절연층이 생략되므로, 발광소자 패키지(120)의 방열부(112)로의 방열 효율이 현저히 향상될 수 있다는 장점을 갖는다.
하지만, 상기와 같이 방열 효율이 향상된 발광모듈(100)을 구성한다 하더라도 방열 기판(110)의 휨 현상이나 여타 다른 환경에 의해 전도성 접합층(140)에는 크랙이 발생할 수 있다.
종래에는 전도성 접합층에 크랙이 발생하게 되면, 발생된 크랙이 전도성 접합층 전체로 번져나가면서 방열 기판 상에 형성된 전극 패드에 단선을 야기시켜 (+) 또는 (-) 중 적어도 어느 하나의 극성이 인가되지 않는 문제를 안고 있었다.
상술한 바와 같이, 본 발명의 일 실시 예에서는, 제1 및 제2 본딩 영역(A, B)에서 제1 및 제2 회로 패턴(117, 118)을 서로 이격된 2개의 영역으로 분리하여 형성한다. 따라서, 제1 및 제2 본딩 영역(A, B)에서 제1 및 제2 회로 패턴(117, 118)과 제1 및 제2 전극 패드(124a, 124b)를 각각 본딩하는 전도성 접합층(140)이 서로 이격된 2개의 영역으로 분리하여 형성된다.
이처럼, 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)이 서로 이격된 2개의 영역으로 분리되어 형성될 경우, 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)에 크랙이 발생하더라도 인접한 전도성 접합층(140)으로의 크랙의 번짐 현상을 차단할 수 있다. 따라서, 제1 및 제2 회로 패턴(117, 118) 중 어느 하나의 영역에 단선이 발생될 경우에도 동일한 극성을 갖는 나머지 제1 및 제2 회로 패턴(117, 118)을 가질 수 있기 때문에 제1 및 제2 회로 패턴(117, 118)이 모두 단선되는 것은 방지할 수 있으므로, 이를 통해 발광모듈(100)의 접속 신뢰성을 향상시킬 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 발광모듈을 나타낸 단면도이다.
도 4를 참조하면, 방열 기판(110), 전도성 접착층(140)에 의해 방열 기판(110)에 실장되는 발광소자 패키지(120')를 포함하는 발광모듈(100')이 제시된다.
발광소자 패키지(120')는 제1 기판(122a)과 제2 기판(122b)으로 이루어지는 패키지 기판(122), 캐비티(129), 방열 패드(125), 제1 및 제2 전극 패드(124a, 124b), 전극 패턴(128), 비아(126) 및 발광소자(130)를 포함하여 이루어질 수 있다.
본 발명의 다른 실시 예에 따르면, 패키지 기판(122)이 제1 기판(122a)과 제2 기판(122b)의 적층 구조를 갖는 다층으로 형성되고, 제2 기판(122b)에는 발광소자(130)가 수용 가능하도록 발광소자(130) 사이즈보다 큰 캐비티(129)가 형성되고, 발광소자(130)가 전기적으로 연결되는 전극 패턴(128)이 제1 기판(122a)과 제2 기판(122b) 사이에 형성되고, 전극 패턴(128)과 제1 및 제2 전극 패드(124a, 124b)를 전기적으로 연결시키는 비아(126)가 제1 기판(122a) 내부에 형성되고, 캐비티(129) 내부가 형광층(134)으로 채워지고, 발광소자(130)의 상면에 형성된 전극이 전극 패턴(128)과 와이어(132)에 의해 전기적으로 연결된 것을 제외하고는 도 1의 일 실시 예와 동일하다.
이 경우, 비아(126)는 제1 기판(122a) 내에 형성되어 제1 기판(122a)과 제2 기판(122b) 사이에 개재된 전극 패턴(128)과 제1 기판(122a)의 표면에 형성된 제1 및 제2 전극 패드(124a, 124b)를 전기적으로 연결시킴으로써, 결과적으로 발광소자(130)를 제1 및 제2 회로 패턴(117, 118)과 전기적으로 연결시킬 수 있다.
이때에도, 도 1에서와 마찬가지로, 제1 및 제2 회로 패턴(117, 118)은 서로 이격된 2개의 영역으로 분리되어 형성되고, 제1 및 제2 회로 패턴(117, 118)의 분리된 영역은 연결부(119)에 의하여 서로 연결된다.
또한, 제1 및 제2 본딩 영역(A, B)에서 전도성 접착층(140)은 제1 및 제2 회로 패턴(117, 118)의 상부에서 2개의 영역으로 분리되어 형성된다.
도 4의 본 발명의 다른 실시 예에서도 각각 2개의 영역으로 분리된 제1 및 제2 회로 패턴(117, 118)을 제시하였으나, 이에 한정되는 것은 아니다. 즉, 제1 및 제2 회로 패턴(117, 118) 중 적어도 하나는 서로 이격되어 분리된 영역을 2개 이상 가질 수 있고, 이 경우 분리된 영역의 크기나 배열 형태, 수는 원하는 대로 다양하게 조절하여 적용할 수 있음은 당연하다.
도 4의 형광층(134)을 제외하고, 방열 기판(110), 절연부(116), 제1 및 제2 회로 패턴(117, 118), 제1 및 제2 전극 패드(124a, 124b), 전도성 접합층(140), 패키지 기판(122), 비아(126), 전극 패턴(128), 발광소자(130) 등 나머지 구성에 대해서는 도 1 내지 도 3을 참조하여 상술한 바와 동일하며, 이에 대한 설명은 생략하기로 한다.
상술한 바와 같이, 본 발명의 다른 실시 예에서도, 제1 및 제2 본딩 영역(A, B)에서 제1 및 제2 회로 패턴(117, 118)을 서로 이격된 2개의 영역으로 분리하여 형성한다. 따라서, 제1 및 제2 본딩 영역(A, B)에서 제1 및 제2 회로 패턴(117, 118)과 제1 및 제2 전극 패드(124a, 124b)를 각각 본딩하는 전도성 접합층(140)이 서로 이격된 2개의 영역으로 분리하여 형성된다.
이처럼, 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)이 서로 이격된 2개의 영역으로 분리되어 형성될 경우, 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)에 크랙이 발생하더라도 인접한 전도성 접합층(140)으로의 크랙의 번짐 현상을 차단할 수 있다. 따라서, 제1 및 제2 회로 패턴(117, 118) 중 어느 하나의 영역에 단선이 발생될 경우에도 동일한 극성을 갖는 나머지 제1 및 제2 회로 패턴(117, 118)이 있기 때문에 제1 및 제2 회로 패턴(117, 118)이 모두 단선되는 것은 방지할 수 있으므로, 이를 통해 발광모듈(100')의 접속 신뢰성을 향상시킬 수 있다.
도 5는 본 발명의 일 실시 예에 따른 발광모듈의 발광소자, 제너다이오드, 서미스터의 전기적 연결 상태를 나타낸 회로이다.
도 5에 도시된 바와 같이, 제너다이오드는 전기적으로 직렬 연결된 복수의 발광소자(130)와 제1 및 제2 회로 패턴(117, 118)을 통해 반대 극성으로 병렬 연결될 수 있다.
그리고 서미스터는 상술한 발광소자(130) 및 제너다이오드와는 독립된 회로로 연결되어 발광모듈(100)의 온도 제어에 이용될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 발광모듈이 적용된 자동차용 헤드 램프 모듈의 일 실시 예를 나타낸 도면이다.
본 발명의 일 실시 예에 따른 발광모듈(100)을 이용하여, 도 6에 도시된 바와 같이, 자동차용 헤드 램프 모듈(300)을 구현할 수 있다. 자동차용 헤드 램프 모듈(300)은, 발광모듈(100) 이외에도, 발광모듈(100)을 지지하는 프레임(14)과, 발광모듈(100)로부터 발생된 광을 반사시키는 반사체(16)와, 반사체(16)에서 반사된 광을 원하는 각도로 굴절시키는 렌즈(12)로 구성된 광학 모듈(10), 발광모듈(100)하부에 결합된 방열체(22)와 방열체(22)로부터 열을 소산시키는 팬(24)으로 구성된 방열 모듈(20), 및 발광모듈(100) 및 팬(24)과 전기적으로 연결되어 이들의 작동을 제어하는 드라이버 모듈(30)을 구비할 수 있다.
이와 같이 도 6에 도시된 자동차용 헤드 램프 모듈(100)은 자동차의 하향등으로 이용 가능한 것으로서, 프레임(14) 상에는 예를 들어 발광모듈(100) 4개가 원하는 배광 분포에 따라 다양한 각도 및 위치로 배치될 수 있다.
그리고, 본 발명의 실시 예의 발광모듈(100)은 자동차의 상향등으로 이용될 수도 있으며, 이러한 경우에는, 도 6에 도시된 반사체(16)가 생략되고, 발광모듈(100)에서 발생된 광이 직접 렌즈(12)로 향하도록 발광모듈(100)의 각도 및 위치가 변경된다. 그리고 이와 같은 상향등의 경우 반사체(16)가 생략되어 광의 손실이 적으므로, 설치되는 발광모듈(100)의 개수가 하향등의 경우에 비해 감소될 수 있다.
도 7a 내지 도 7f는 도 1의 발광모듈의 제조 방법을 설명하기 위한 공정별 단면도이고, 도 8a 내지 도 8g는 도 4의 발광모듈의 제조 방법을 설명하기 위한 공정별 단면도이다.
이하, 도 7a 내지 도 7f를 참조하여 도 1의 발광모듈(100) 제조 방법에 대하여 보다 구체적으로 설명하도록 한다.
우선, 도 7a에 도시된 바와 같이, 방열부(112)의 패키지 기판(도 1의 122)과 대향하는 측 일부 영역에 공간부(114)를 형성한다. 전술한 바와 같이 공간부(114)는 방열부(112)의 가장자리를 따라 형성될 수 있다. 공간부(114)는 에칭 등의 방식에 의해 방열부(112)의 일부를 제거하여 형성할 수 있으며, 레이저 등을 이용하여 형성할 수도 있다.
그리고, 도 7b에 도시된 바와 같이, 공간부(114) 내의 저면에 절연부(116)를 형성한 뒤, 절연부(116) 상에 제1 및 제2 전극 패드(도 1의 124a, 124b)와 대향하도록 제1 및 제2 회로 패턴(117, 118)을 형성한다.
절연부(116)는 공간부(114)의 저면에 절연 물질을 도포하거나 절연 시트를 적층함으로써 형성할 수 있으며, 제1 및 제2 회로 패턴(117, 118)은 절연부(116) 상의 일부 영역에 예를 들어, 전도성 물질을 도금하여 형성될 수 있다.
이때, 제1 및 제2 회로 패턴(117, 118)은 각각 방열부(112)의 제1 측 및 그에 대향하는 제2 측에서 제1 및 제2 회로 패턴(117, 118)은 서로 이격된 2개의 영역으로 분리되도록 형성한다.
한편, 제1 및 제2 회로 패턴(117, 118)는 서로 이격된 2개 이상의 영역으로 분리하되, 원하는 바대로 그 크기, 배열 형태 및 수를 조절할 수 있다.
제1 및 제2 회로 패턴(117, 118)의 형성 시 제1 및 제2 회로 패턴(117, 118)에 연결되어 외부제어부(미도시)와 전기적으로 연결되는 회로 및 단자를 동시에 형성할 수도 있다. 이 경우, 방열부(112)의 방열 패드(도 1의 125)와 대향하는 면과 제1 및 제2 회로 패턴(117, 118)의 제1 및 제2 전극 패드(도 1의 124a, 124b)와 대향하는 면은, 동일한 가상의 평면 상에 위치한다. 이에 따라 표면실장기술에 의해 방열 기판(110)에 발광소자 패키지(도 1의 120)를 단일 공정에 의해 효율적으로 실장할 수 있으므로, 제조 비용 및 시간을 현저히 절감할 수 있다.
이후, 도 7c에 도시된 바와 같이, 노출된 절연부(116) 상에 솔더레지스트층(121)을 형성한다. 즉, 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)를 커버하도록 솔더레지스트층을 형성한 뒤, 포토리소그래피(photo-lithography) 공정 등에 의해 방열부(112)의 방열 패드(도 1의 125)와 대향하는 면, 제1 및 제2 회로 패턴(117, 118)의 표면 및 제1 및 제2 회로 패턴(117, 118)에 연결된 회로 중 제너다이오드(미도시)와 서미스터(미도시)가 실장될 일부분, 및 이러한 회로에 연결되어 외부제어부(미도시)와 전기적으로 연결될 단자를 외부로 노출시킨다. 이로써, 솔더레지스트층(121)은 절연부(116) 상의 제1 및 제2 회로 패턴(117, 118) 사이에 형성된다.
다음으로, 도 7d에 도시된 바와 같이, 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)가 방열부(도 7c의 112) 및 제1 및 제2 회로 패턴(도 7c의 117, 118)과 각각 대향하도록 형성되고, 발광소자(130)가 제1 및 제2 전극 패드(124a, 124b)와 전기적으로 연결되도록 실장되는 패키지 기판(122)을 마련한다.
구체적으로, 패키지 기판(122)의 하면에 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)를 형성하고, 패키지 기판(122)의 내부를 관통하여 제1 및 제2 전극 패드(124a, 124b)에 연결되는 비아(126)를 형성한 후 제1 및 제2 전극 패드(124a, 124b)의 맞은편의 패키지 기판(122) 및 비아(126) 상에 전극 패턴(128)을 형성한다. 이로써, 패키지 기판(122)의 상면에 형성된 전극 패턴(128)과 패키지 기판(122)의 하면에 형성된 제1 및 제2 전극 패드(124a, 124b)가 비아(126)를 통해 전기적으로 연결된다.
여기서, 제1 및 제2 전극 패드(124a, 124b)는 각각 제1 및 제2 회로 패턴(도 7c의 117, 118)과 대응될 수 있도록 서로 이격된 2개의 영역으로 분리하여 형성하며, 각각 서로 대향하는 면이 동일한 형상을 갖도록 형성할 수 있다. 이때, 제1 및 제2 전극 패드(124a, 124b)의 수는 제1 및 제2 회로 패턴(117, 118)의 수에 의해 결정된다.
방열 패드(125)는 방열부(도 7c의 112)에 대응될 수 있도록 하고, 대향하는 면은 동일한 형상을 갖도록 형성할 수 있다.
한편, 본 공정은 패키지 기판(122)에 전극 패턴(128) 및 제1 및 제2 전극 패드(124a, 124b)가 형성될 위치에 상응하도록 비아홀을 형성한 후, 전도성 물질을 이용하여 비아홀을 충진하는 동시에 패키지 기판(122)의 상면에 전극 패턴(128), 하면에 제1 및 제2 전극 패드(124a, 124b)와 방열 패드(125)를 형성함으로써 수행될 수도 있다. 비아(126), 전극 패턴(128), 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)는 도금, 스크린 프린팅 또는 잉크젯 프린팅 등과 같은 다양한 방식에 의해 형성될 수 있다.
이어서, 도 7e에 도시된 바와 같이, 전극 패턴(128) 상에 발광소자(130)를 실장한다. 발광소자(130)는 플립칩(flip-chip) 방식으로 전극 패턴(128)에 본딩될 수 있다.
이후, 전극 패턴(128)에 본딩된 발광소자(130)의 상부 전극을 와이어(132)를 이용하여 전극 패턴(128)과 연결시킨다. 이로써, 발광소자(130)가 실장된 발광소자 패키지(120)가 완성된다.
이와 같이 발광소자(130)를 플립칩 방식으로 실장할 경우에는 발광소자(130) 및 와이어(132)의 보호를 위한 별도의 구성을 생략할 수 있으므로, 발광모듈(도 1의 100)의 제조 공정이 단순화되어 제조 비용 및 시간이 절감될 수 있다.
다음으로, 도 7f에 도시된 바와 같이, 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)를 전도성 접착층(240)에 의해 방열부(112) 및 제1 및 제2 회로 패턴(117, 118)과 자기 정렬을 이용한 단일 공정으로 각각 본딩하여, 방열 기판(110)에 발광소자 패키지(120)를 실장한다. 이로써, 발광모듈(100)이 완성된다.
다음으로, 도시하지는 않았으나, 방열 기판(110)에 제너다이오드 및 서미스터를 실장한 뒤 정렬 마크를 이용하여 발광소자 패키지 기판(120)과 방열 기판(110)과의 정렬 여부를 판단한다.
정렬 마크는 방열 기판(110)을 제공하는 공정을 수행 시 방열 기판(110)에 발광소자(130)가 실장될 위치에 상응하도록 관통홀을 형성하고 이러한 관통홀로부터 방열부(112)의 노출된 표면측으로 수평하게 연장되는 영역의 솔더레지스트층(도 7c의 121)을 제거하여 하부의 절연부(116)를 노출시킴으로써 형성될 수 있다. 따라서, 도 7f의 발광모듈(100)에서는 솔더레지스트층(도 7c의 121)이 제거되어 절연부(116)가 노출된다.
본 발명의 일 실시 예에서는 정렬 마크 형성을 위해 솔더레지스트층(도 7c의 121)을 제거하여 절연부(116)를 노출시키는 것에 대해 설명하고 있으나, 이 외에도 정렬 마크는 솔더레지스트층(도 7c의 121) 상에 별도의 물질을 인쇄함으로써 형성될 수도 있다.
본 공정은 이와 같은 정렬 마크를 이용하여 제조 공정의 마지막에 발광소자(130)의 정렬 상태를 육안으로 확인하는 것으로서, 이러한 정렬 마크를 이용한 정렬 여부 판단 공정에 의해 전술한 발광소자 패키지(120)의 자기 정렬 효과가 부정될 수는 없을 것이다.
이 경우, 상술한 패키지 기판(122)을 실장하는 공정은 단일 공정에 의해 수행될 수 있으며, 이에 따라, 제조 비용 및 시간이 절감될 수 있다. 그리고, 본 공정을 표면실장기술을 이용하여 수행함으로써, 이러한 제조 비용 및 시간의 절감 효과는 더욱 향상될 수 있다.
한편, 전술한 바와 같이, 방열부(112)와 방열 패드(125)의 대향하는 면과 제1 및 제2 회로 패턴(117, 118)과 제1 및 제2 전극 패드(124a, 124b)의 대향하는 면은 동일한 형상을 갖도록 형성할 수 있다.
그리고 전도성 접착층(140), 즉, 솔더는, 방열부(122)와 방열 패드(125)의 대향하는 면 사이 및 제1 및 제2 회로 패턴(117, 118)과 제1 및 제2 전극 패드(122a, 122b)의 대향하는 면 사이에 용융 상태로 균일하게 각각 개재된 후 경화됨에 따라 이들을 서로 접합시킬 수 있다.
이와 같이 전도성 접착층(140)에 의해 서로 본딩되는 면들의 형상이 동일함으로써, 방열부(112)와 방열 패드(125)의 대향하는 면 사이와 제1 및 제2 회로 패턴(122a, 122b)과 제1 및 제2 전극 패드(124a, 124b)의 대향하는 면 사이에 균일하게 개재되는 용융 상태의 전도성 접착층(140), 즉, 솔더는 이들의 접합 부위에 표면 장력을 안정적으로 제공하게 된다.
이하, 도 8a 내지 도 8g를 참조하여 도 4의 발광모듈(100') 제조 방법에 대하여 보다 구체적으로 설명하도록 한다.
우선, 도 8a에 도시된 바와 같이, 방열부(112)의 패키지 기판(도 4의 122)과 대향하는 측 일부 영역에 공간부(114)를 형성한다. 전술한 바와 같이 공간부(114)는 방열부(112)의 가장자리를 따라 형성될 수 있다. 공간부(114)는 에칭 등의 방식에 의해 방열부(112)의 일부를 제거하여 형성할 수 있으며, 레이저 등을 이용하여 형성할 수도 있다.
그리고, 도 8b에 도시된 바와 같이, 공간부(114) 내의 저면에 절연부(116)를 형성한 뒤, 절연부(116) 상에 제1 및 제2 전극 패드(도 4의 124a, 124b)와 대향하도록 제1 및 제2 회로 패턴(117, 118)을 형성한다.
절연부(116)는 공간부(114)의 저면에 절연 물질을 도포하거나 절연 시트를 적층함으로써 형성할 수 있으며, 제1 및 제2 회로 패턴(117, 118)은 절연부(116) 상의 일부 영역에 예를 들어, 전도성 물질을 도금하여 형성될 수 있다.
이때, 제1 및 제2 회로 패턴(117, 118)은 각각 방열부(112)의 제1 측 및 그에 대향하는 제2 측에서 제1 및 제2 회로 패턴(117, 118) 중 적어도 하나는 서로 이격된 2개의 영역으로 분리되도록 형성한다.
이 경우, 제1 및 제2 회로 패턴(117, 118)의 크기, 배열 형태 및 수는 원하는 바대로 형성할 수 있다.
제1 및 제2 회로 패턴(117, 118)의 형성 시 제1 및 제2 회로 패턴(117, 118)에 연결되어 외부제어부(미도시)와 전기적으로 연결되는 회로 및 단자를 동시에 형성할 수도 있다. 이 경우, 방열부(112)의 방열 패드(도 4의 125)와 대향하는 면과 제1 및 제2 회로 패턴(117, 118)의 제1 및 제2 전극 패드(도 4의 124a, 124b)와 대향하는 면은, 동일한 가상의 평면 상에 위치한다. 이에 따라 표면실장기술에 의해 방열 기판(110)에 발광소자 패키지(도 4의 120)를 단일 공정에 의해 효율적으로 실장할 수 있으므로, 제조 비용 및 시간을 현저히 절감할 수 있다.
이후, 도 8c에 도시된 바와 같이, 노출된 절연부(116) 상에 솔더레지스트층(121)을 형성한다. 즉, 절연부(116) 및 제1 및 제2 회로 패턴(117, 118)를 커버하도록 솔더레지스트층을 형성한 뒤, 포토리소그래피(photo-lithography) 공정 등에 의해 방열부(112)의 방열 패드(도 4의 125)와 대향하는 면, 제1 및 제2 회로 패턴(117, 118)의 표면 및 제1 및 제2 회로 패턴(117, 118)에 연결된 회로 중 제너다이오드(미도시)와 서미스터(미도시)가 실장될 일부분, 및 이러한 회로에 연결되어 외부제어부(미도시)와 전기적으로 연결될 단자를 외부로 노출시킨다. 이로써, 솔더레지스트층(121)은 절연부(116) 상의 제1 및 제2 회로 패턴(117, 118) 사이에 형성된다.
다음으로, 도 8d에 도시된 바와 같이, 패키지 기판(122) 중 제1 기판(122a)의 하면에 방열 패드(125) 및 제1 및 제2 전극 패드(124a,124b)를 형성하고, 발광소자(도 4의 130)와 전기적으로 연결되도록 패키지 기판(122) 중 제1 기판(122a)의 상면에 전극 패턴(128)을 형성하며, 전극 패턴(128)과 제1 및 제2 전극 패드(124a, 124b)가 전기적으로 연결되도록 패키지 기판(122)의 제1 기판(122a) 내에 비아(126)를 형성한다.
여기서, 제1 및 제2 전극 패드(124a, 124b)는 각각 제1 및 제2 회로 패턴(도 8c의 117, 118)과 대응될 수 있도록 서로 이격된 2개 이상의 영역으로 분리하여 형성하며, 각각 서로 대향하는 면이 동일한 형상을 갖도록 형성할 수 있다.
방열 패드(125)는 방열부(도 8c의 112)에 대응될 수 있도록 하고, 대향하는 면은 동일한 형상을 갖도록 형성할 수 있다.
본 공정은 제1 기판(122a)에 전극 패턴(128) 및 제1 및 제2 전극 패드(124a, 124b)가 형성될 위치에 상응하도록 비아홀을 형성한 후, 전도성 물질을 이용하여 비아홀을 충진하는 동시에 제1 기판(122a)의 상면에 전극 패턴(128), 하면에 제1 및 제2 전극 패드(124a, 124b)와 방열 패드(125)를 형성함으로써 수행될 수도 있다. 비아(126), 전극 패턴(128), 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)는 도금, 스크린 프린팅 또는 잉크젯 프린팅 등과 같은 다양한 방식에 의해 형성할 수 있다.
이어서, 도 8e에 도시된 바와 같이, 제2 기판(122b)에 발광소자(도 4의 130)가 수용되는 캐비티(129)를 형성하고, 제2 기판(122b)을 제1 기판(122a) 상에 적층한다. 제2 기판(122b)의 발광소자(도 4의 130)가 실장될 위치에 캐비티(129)를 형성한 뒤 제1기판(122a)에 제2 기판(122b)을 적층하여 다층의 패키지 기판(122)을 형성하는 공정으로, 본 공정에 따라 제1 기판(122a) 상면에 형성된 전극 패턴(128)의 일부는 캐비티(129)의 내부로 노출된다.
본 실시예의 경우 제2 기판(122b)에 캐비티(129)를 형성한 후에 제2기판(122b)을 제1기판(122a) 상에 적층하는 경우를 일 예로서 제시하였으나, 제1 기판(122a) 상에 제2 기판(122b)을 적층한 뒤에 캐비티(129)를 형성하는 것도 가능하다.
다음으로, 도 8f에 도시된 바와 같이, 캐비티(129) 내에 발광소자(130)를 실장한다. 발광소자(130)의 하부 전극은 캐비티(129)로 노출된 전극 패턴(128)과 전기적으로 접합되며, 발광소자(130)의 상부 전극은 전극 패턴(128)과 와이어(132)에 의해 전기적으로 연결된다. 그리고 이러한 발광소자(130)와 와이어(132)의 보호를 위해 캐비티(129)의 내부는 형광체를 포함하는 형광층(134)으로 채워진다. 이로써, 발광소자(130)가 실장된 발광소자 패키지(120)가 완성된다.
본 실시 예의 경우, 형광층(134)이 발광소자(130)을 커버하도록 캐비티(129) 내에 채워지는 경우를 일 예로서 제시하였으나, 이외에도 형광층(134)은 발광소자(130)의 상부에만 형성될 수도 있으며, 이러한 경우에는, 캐비티(129)를 커버하도록 글래스층(미도시)이 적층될 수도 있다.
다음으로, 도 8g에 도시된 바와 같이, 방열 패드(125) 및 제1 및 제2 전극 패드(124a, 124b)를 전도성 접착층(140)에 의해 방열부(112) 및 제1 및 제2 회로 패턴(117, 118)과 자기 정렬을 이용한 단일 공정으로 각각 본딩하여, 방열 기판(110)에 발광소자 패키지(120')를 실장한다. 이로써, 발광모듈(100')이 완성된다.
다음으로, 도시하지는 않았으나, 방열 기판(110)에 제너다이오드 및 서미스터를 실장한 뒤 정렬 마크를 이용하여 발광소자 패키지(120')와 방열 기판(110)과의 정렬 여부를 판단한다.
정렬 마크는 방열 기판(110)을 제공하는 공정을 수행 시 방열 기판(110)에 발광소자(130)가 실장될 위치에 상응하도록 관통홀을 형성하고 이러한 관통홀로부터 방열부(112)의 노출된 표면측으로 수평하게 연장되는 영역의 솔더레지스트층(도 8c의 121)을 제거하여 하부의 절연부(116)를 노출시킴으로써 형성될 수 있다. 따라서, 도 8g의 발광모듈(100')에서는 솔더레지스트층(도 8c의 121)이 제거되어 절연부(116)가 노출된다.
본 발명의 일 실시 예에서는 정렬 마크 형성을 위해 솔더레지스트층(도 8c의 121)을 제거하여 절연부(116)를 노출시키는 것에 대해 설명하고 있으나, 이 외에도 정렬 마크는 솔더레지스트층(도 8c의 121) 상에 별도의 물질을 인쇄함으로써 형성될 수도 있다.
본 공정은 이와 같은 정렬 마크를 이용하여 제조 공정의 마지막에 발광소자(130)의 정렬 상태를 육안으로 확인하는 것으로서, 이러한 정렬 마크를 이용한 정렬 여부 판단 공정에 의해 전술한 발광소자 패키지(120')의 자기 정렬 효과가 부정될 수는 없을 것이다.
본 발명에 따르면, 제1 및 제2 본딩 영역(A, B)에서 전도성 접합층(140)을 서로 이격되도록 분리하여 형성함으로써, 이 영역에서 전도성 접합층(140)에 크랙이 발생하더라도 크랙의 번짐 현상을 차단할 수 있으므로 크랙 발생으로 인한 제1 및 제2 회로 패턴(117, 118)의 단선을 억제하여 이를 통해 발광모듈(100, 100')의 접속 신뢰성을 향상시킬 수 있다는 장점을 갖는다.
또한, 접속 신뢰성이 향상된 발광모듈(100, 100')을 채용하는 헤드 램프 모듈의 신뢰성 또한 향상시킬 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100': 발광모듈 110: 방열 기판
112: 방열부 114: 공간부
116: 절연부 117: 제1 회로 패턴
118: 제2 회로 패턴 119: 연결부
120, 120': 발광소자 패키지 121: 솔더레지스트층
122: 패키지 기판 124a: 제1 전극 패드
124b: 제2 전극 패드 125: 방열 패드
126: 비아 128: 전극 패턴
129: 캐비티 130: 발광소자
132: 와이어 134: 형광층

Claims (16)

  1. 방열부와 제1 및 제2 회로 패턴을 포함하는 방열 기판;
    상기 방열 기판 상에 배치된 패키지 기판;
    상기 패키지 기판에 각각 상기 제1 및 제2 회로 패턴과 대향하도록 형성되며, 각각 상기 제1 및 제2 회로 패턴과 본딩되어 제1 및 제2 본딩 영역을 형성하는 제1 및 제2 전극 패드; 및
    상기 패키지 기판에 실장되며, 상기 제1 및 제2 전극 패드와 전기적으로 연결된 발광소자;를 포함하며,
    상기 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리된 발광모듈.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 회로 패턴은 각각 상기 방열부의 제1 측과 이에 대향하는 제2 측에 형성되는 발광모듈.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 회로 패턴은 서로 다른 극성을 갖는 발광모듈.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 회로 패턴의 분리된 영역은 연결부에 의하여 연결되는 발광모듈.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 회로 패턴과 상기 제1 및 제2 전극 패드는 각각 서로 대향하는 면이 동일한 형상을 갖도록 형성되는 발광모듈.
  6. 제 1 항에 있어서,
    상기 패키지 기판에 상기 방열부와 대향하도록 형성되어 상기 방열부와 본딩되는 방열 패드를 더 포함하는 발광모듈.
  7. 제 6 항에 있어서,
    상기 방열부와 상기 방열 패드 사이 및 상기 제1 및 제2 회로 패턴과 상기 제1 및 제2 전극 패드들 사이에 각각 개재되는 전도성 접착층을 더 포함하는 발광모듈.
  8. 제 1 항에 있어서,
    상기 패키지 기판은 세라믹 재질로 이루어지는 발광모듈.
  9. 제 1 항에 있어서,
    상기 방열부는 세라믹 또는 구리로 이루어지는 발광모듈.
  10. 제 1 항에 있어서,
    상기 방열 기판은 상기 방열부와 상기 제1 및 제2 전극 패드들 사이에 개재되는 절연부를 더 포함하는 것을 발광모듈.
  11. 제 10 항에 있어서,
    상기 방열부에는 공간부가 구비되고,
    상기 절연부는 상기 공간부 내에 형성되며,
    상기 제1 및 제2 회로 패턴은 상기 제1 및 제2 전극 패드와 대향하도록 형성되는 발광모듈.
  12. 제 1 항에 있어서,
    상기 패키지 기판은 상기 발광소자와 상기 제1 및 제2 전극 패드를 전기적으로 연결하는 도전성 비아를 더 포함하는 발광모듈.
  13. 제 1 항에 있어서,
    상기 패키지 기판은 제1 기판 및 제2 기판을 포함하고,
    상기 제2 기판에는 상기 발광소자가 수용되는 캐비티(cavity)가 형성된 발광모듈.
  14. 방열부와 제1 및 제2 회로 패턴을 포함하는 방열 기판과, 상기 방열 기판 상에 배치된 패키지 기판과, 상기 패키지 기판에 각각 상기 제1 및 제2 회로 패턴과 대향하도록 형성되며 각각 상기 제1 및 제2 회로 패턴과 본딩되어 제1 및 제2 본딩 영역을 형성하는 제1 및 제2 전극 패드와, 상기 패키지 기판에 실장되며 상기 제1 및 제2 전극 패드와 전기적으로 연결된 발광소자를 포함하는 발광모듈; 및
    상기 발광모듈을 지지하는 프레임과, 상기 발광모듈의 광을 반사시키는 반사체와, 상기 반사체에서 반사된 광을 굴절시키는 렌즈를 포함하는 광학모듈;
    을 포함하고, 상기 발광모듈의 상기 제1 및 제2 본딩 영역 중 적어도 하나는 서로 이격된 2개 이상의 영역으로 분리된 것을 특징으로 하는 헤드 램프 모듈.
  15. 제 14 항에 있어서,
    상기 발광모듈의 하부에 결합되는 방열체와, 상기 방열체로부터 열을 소산시키는 팬을 포함하는 방열모듈을 더 포함하는 헤드 램프 모듈.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 발광모듈 또는 상기 팬과 전기적으로 연결되어 작동을 제어하는 드라이버모듈을 더 포함하는 헤드 램프 모듈.
KR1020100062253A 2010-06-29 2010-06-29 발광모듈 및 그를 이용한 헤드 램프 모듈 KR20120001460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100062253A KR20120001460A (ko) 2010-06-29 2010-06-29 발광모듈 및 그를 이용한 헤드 램프 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062253A KR20120001460A (ko) 2010-06-29 2010-06-29 발광모듈 및 그를 이용한 헤드 램프 모듈

Publications (1)

Publication Number Publication Date
KR20120001460A true KR20120001460A (ko) 2012-01-04

Family

ID=45609160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062253A KR20120001460A (ko) 2010-06-29 2010-06-29 발광모듈 및 그를 이용한 헤드 램프 모듈

Country Status (1)

Country Link
KR (1) KR20120001460A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100154A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 전자장치
WO2016126053A1 (ko) * 2015-02-02 2016-08-11 서울반도체 주식회사 발광 장치
WO2016167628A3 (ko) * 2015-04-16 2016-12-29 주식회사 엘리텍 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR101725001B1 (ko) * 2016-04-05 2017-04-10 (주)성진하이텍 방열구조 led 모듈
CN107591474A (zh) * 2016-07-08 2018-01-16 比亚迪股份有限公司 Led模组及其制备方法
CN107949922A (zh) * 2015-09-08 2018-04-20 首尔伟傲世有限公司 发光二极管封装件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100154A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 전자장치
WO2016126053A1 (ko) * 2015-02-02 2016-08-11 서울반도체 주식회사 발광 장치
CN107112404A (zh) * 2015-02-02 2017-08-29 首尔半导体株式会社 发光装置
WO2016167628A3 (ko) * 2015-04-16 2016-12-29 주식회사 엘리텍 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
CN107949922A (zh) * 2015-09-08 2018-04-20 首尔伟傲世有限公司 发光二极管封装件
CN107949922B (zh) * 2015-09-08 2021-04-13 首尔伟傲世有限公司 发光二极管封装件
KR101725001B1 (ko) * 2016-04-05 2017-04-10 (주)성진하이텍 방열구조 led 모듈
CN107591474A (zh) * 2016-07-08 2018-01-16 比亚迪股份有限公司 Led模组及其制备方法

Similar Documents

Publication Publication Date Title
TWI470845B (zh) Ｌｅｄ封裝件，具其之ｌｅｄ封裝模組與其製造方法，及具其之頭燈模組與其控制方法
EP2760058B1 (en) Led module and led lamp employing same
JP4787783B2 (ja) アノダイジング絶縁層を有するｌｅｄパッケージおよびその製造方法
KR100850666B1 (ko) 메탈 ｐｃｂ를 갖는 ｌｅｄ 패키지
JP2005158957A (ja) 発光装置
EP3602626A1 (en) Mounting an led element on a flat carrier
KR20110063833A (ko) 발광 장치
KR20120001460A (ko) 발광모듈 및 그를 이용한 헤드 램프 모듈
US7911051B2 (en) Electronic circuit arrangement and method for producing an electronic circuit arrangement
US10985303B2 (en) Method of making an LED device
KR20100117451A (ko) 방열홀을 가지는 인쇄회로기판 및 이를 이용한 ｌｅｄ 조명
US20090218586A1 (en) Led lamp
KR20110060868A (ko) 방열 기판과 그 제조 방법, 방열 기판을 구비한 발광다이오드 패키지 모듈과 그 제조 방법
US10777723B2 (en) LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate
KR101011990B1 (ko) 방사형 방열구조를 가지는 인쇄회로기판 및 이를 이용한 ｌｅｄ 조명
KR101867499B1 (ko) 조명 장치를 제조하기 위한 방법 및 조명 장치
KR20050106263A (ko) 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈
JP5968647B2 (ja) Ｌｅｄランプおよびｌｅｄ照明装置
KR101278835B1 (ko) 엘이디용 회로기판원판, 회로기판, 엘이디유닛, 조명기구 및 제조방법
JP2012064676A (ja) 照明装置
KR101216936B1 (ko) 발광 다이오드
US12132159B2 (en) Light emitting diode (LED) package and illuminating device including the same
KR102060115B1 (ko) 엘이디모듈의 개별제어가 가능한 엘이디기판
US20220223774A1 (en) Light emitting diode (led) package and illuminating device including the same
JP2009038160A (ja) 発光素子収納用パッケージ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination