JP5171009B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5171009B2 JP5171009B2 JP2006285000A JP2006285000A JP5171009B2 JP 5171009 B2 JP5171009 B2 JP 5171009B2 JP 2006285000 A JP2006285000 A JP 2006285000A JP 2006285000 A JP2006285000 A JP 2006285000A JP 5171009 B2 JP5171009 B2 JP 5171009B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- inorganic core
- base wiring
- sides
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
第1発明の半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
金属板を板面内の平面パターンに加工してベース配線層を形成する工程、
上記貫通孔を開けた無機コアを、上記加工した2枚の金属板で両面から挟んだ状態に保持し、上記無機コアの貫通孔の位置で上記両面の金属板をプレス加工して加工突起を形成すると共に該貫通孔内で両方の加工突起同士をカシメおよび/または溶接することにより該両面のベース配線層同士を相互に接合して第1発明の(1)の接合状態とする工程、
を含むことを特徴とする半導体パッケージの製造方法。
第1発明の半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
第1の金属板を板面内の平面パターンに加工してベース配線層を形成すると共に、上記貫通孔に対応した位置にプレス加工により雄型の加工突起を形成する工程、
第2の金属板を平面パターンに加工してベース配線層を形成すると共に、上記貫通孔に対応した位置に、プレス加工により頭部雌型の加工突起を形成する工程、
上記貫通孔を開けた無機コアを、上記加工した第1、第2の金属板の上記雄型と頭部雌型の加工突起を該貫通孔に位置合わせして両面から挟んだ状態に保持し、プレス加工により上記雄型と頭部雌型の加工突起同士をカシメ接合して第1発明の(1)の接合状態とする工程、
を含むことを特徴とする半導体パッケージの製造方法。
第1発明の半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
金属板を、上記貫通孔に対応する位置の開口を含む板面内の平面パターンに加工してベース配線層を形成する工程、
上記貫通孔を開けた無機コアを、上記加工した2枚の金属板の上記開口を該貫通孔に位置合わせして両面から挟んだ状態に保持し、該開口を介して該貫通孔に金属ピンを挿入し、プレス加工または溶接により上記金属ピンの両端と上記2枚の金属板の上記開口部とを接合して第1発明の(2)の接合状態とする工程、
を含むことを特徴とする半導体パッケージの製造方法。
〔材質〕 〔熱膨張係数(CTE)〕
シリコン 3.4ppm/℃ (半導体チップのシリコンと同じ)
ガラス 4〜6ppm/℃
セラミクス
アルミナ 5〜7ppm/℃
窒化アルミニウム 4.5ppm/℃
チタン酸バリウム 6ppm/℃
酸化チタン 7ppm/℃
上記は代表的な一例であり、半導体チップのシリコンと近い熱膨張係数を有する無機材料であればよい。
図1を参照して、本発明の方法Aの望ましい一形態により半導体パッケージを製造する工程の一例を説明する。
リードフレーム14:厚さ50μm(3μm〜300μm)
絶縁層18:厚さ20μm(3μm〜300μm)
ソルダーレジスト層24:厚さ15μm(5μm〜50μm)
スルーホール径T:300μm(10μm〜5mm)
半導体パッケージサイズX:50mm(1mm〜200mm)
半導体チップサイズY:25mm(1mm〜150mm)
半導体パッケージ100は、全体として無機コア10によって熱膨張を拘束された状態なので、無機コア10と同等の熱膨張係数を発現するため、搭載された半導体チップ200に近い熱膨張係数となる。すなわち、半導体パッケージ100と半導体チップ200との熱膨張差に起因する熱応力を顕著に低減することができるので、両者の接合部およびチップ内配線への応力負荷による破壊を効果的に防止することができ、半導体装置の寿命を大幅に向上させることができる。
図3を参照して、本発明の方法Bの望ましい一形態により半導体パッケージを製造する工程の一例を説明する。
図4を参照して、本発明の方法Bの望ましい一形態により半導体パッケージを製造する工程の一例を説明する。
12 貫通孔
14、14X、14Y リードフレーム
16 加工突起
18 絶縁層
20 ビア(ビア穴)
22 配線層
24 ソルダーレジスト層
26X 雄型の加工突起
26Y 頭部が雌型の加工突起
28 開口
30 金属ピン
100、110、120 半導体パッケージ
200 半導体チップ
202 電極端子
204 アンダーフィル
300 半導体装置
Claims (8)
- 貫通孔が形成された無機コアと、
金属板を板面内の平面パターンに加工したリードフレームで形成される一対のベース配線層と、
前記貫通孔が形成された無機コアを、前記一対のベース配線層で両面から挟んだ状態に保持し、前記無機コアの貫通孔の位置で前記一対のベース配線層をプレス加工して加工突起を形成すると共に該貫通孔内で両方の加工突起同士をカシメまたは溶接することにより前記一対のベース配線層同士を相互に接合することにより形成される接合部と、
前記一対のベース配線層が対向する面と反対側の面にそれぞれ形成されるビルドアップ配線層と、
を含むことを特徴とする半導体パッケージ。 - 貫通孔が形成された無機コアと、
金属板を板面内の平面パターンに加工したリードフレームで形成され、前記無機コアの貫通孔に対応した位置にプレス加工により形成された雄型の加工突起を有する第1ベース配線層と、
金属板を板面内の平面パターンに加工したリードフレームで形成され、前記無機コアの貫通孔に対応した位置にプレス加工により形成された頭部雌型の加工突起を有する第2ベース配線層と、
前記貫通孔が形成された無機コアを、前記第1及び第2ベース配線層の前記雄型と頭部雌型の加工突起を前記無機コアの貫通孔に位置合わせして両面から挟んだ状態に保持し、プレス加工により前記雄型と頭部雌型の加工突起同士をカシメ接合することにより形成される接合部と、
前記第1及び第2ベース配線層が対向する面の反対側の面にそれぞれ形成されるビルドアップ配線層と、
を含むことを特徴とする半導体パッケージ。 - 貫通孔が形成された無機コアと、
金属板を板面内の平面パターンに加工したリードフレームで形成され、前記平面パターンは前記無機コアの貫通孔に対応する位置の開口を含む一対のベース配線層と、
前記一対のベース配線層の開口を介して前記無機コアの貫通孔に挿入されている金属ピンと、
プレス加工または溶接により前記金属ピンの両端と前記2枚の金属板の前記開口部とを接合することにより形成される接合部と、
前記一対のベース配線層が対向する面と反対側の面にそれぞれ形成されるビルドアップ配線層と、
を含むことを特徴とする半導体パッケージ。 - 前記無機コアは、シリコン、セラミクス、ガラスから選択した無機材料から成る請求項1から3までのいずれか1項に記載の半導体パッケージ。
- 無機コアの両面に、金属板を加工したリードフレームからなるベース配線層とその上のビルドアップ配線層とから成る多層配線構造を備え、前記無機コアの貫通孔内での前記両面のベース配線層の加工突起同士の接合により、前記両面のベース配線層同士が接続されている半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
金属板を板面内の平面パターンに加工してリードフレームからなるベース配線層を形成する工程、
前記貫通孔を開けた無機コアを、前記リードフレームに加工した2枚の金属板で両面から挟んだ状態に保持し、前記無機コアの貫通孔の位置で前記両面の金属板をプレス加工して加工突起を形成すると共に該貫通孔内で両方の加工突起同士をカシメまたは溶接することにより該両面のベース配線層同士を相互に接合する工程、
を含むことを特徴とする半導体パッケージの製造方法。 - 無機コアの両面に、金属板を加工したリードフレームからなるベース配線層とその上のビルドアップ配線層とから成る多層配線構造を備え、前記無機コアの貫通孔内での前記両面のベース配線層の加工突起同士の接合により、前記両面のベース配線層同士が接続されている半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
第1の金属板を板面内の平面パターンに加工してリードフレームからなるベース配線層を形成すると共に、前記貫通孔に対応した位置にプレス加工により雄型の加工突起を形成する工程、
第2の金属板を板面内の平面パターンに加工してリードフレームからなるベース配線層を形成すると共に、前記貫通孔に対応した位置に、プレス加工により頭部雌型の加工突起を形成する工程、
前記貫通孔を開けた無機コアを、前記加工した第1、第2の金属板の前記雄型と頭部雌型の加工突起を該貫通孔に位置合わせして両面から挟んだ状態に保持し、プレス加工により前記雄型と頭部雌型の加工突起同士をカシメ接合する工程、
を含むことを特徴とする半導体パッケージの製造方法。 - 無機コアの両面に、金属板を加工したリードフレームからなるベース配線層とその上のビルドアップ配線層とから成る多層配線構造を備え、前記無機コアの貫通孔内を貫通した別体の金属ピンの両端と前記両面のベース配線層との接合により、前記両面のベース配線層同士が接続されている半導体パッケージを製造する方法であって、
無機コアに貫通孔を開ける工程、
金属板を、前記貫通孔に対応する位置の開口を含む板面内の平面パターンに加工してリードフレームからなるベース配線層を形成する工程、
前記貫通孔を開けた無機コアを、前記リードフレームに加工した2枚の金属板の前記開口を該貫通孔に位置合わせして両面から挟んだ状態に保持し、該開口を介して該貫通孔に金属ピンを挿入し、プレス加工または溶接により前記金属ピンの両端と前記2枚の金属板の前記開口部とを接合する工程、
を含むことを特徴とする半導体パッケージの製造方法。 - 前記無機コアは、シリコン、セラミクス、ガラスから選択した無機材料から成る請求項5から7までのいずれか1項に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285000A JP5171009B2 (ja) | 2006-10-19 | 2006-10-19 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285000A JP5171009B2 (ja) | 2006-10-19 | 2006-10-19 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103536A JP2008103536A (ja) | 2008-05-01 |
JP5171009B2 true JP5171009B2 (ja) | 2013-03-27 |
Family
ID=39437646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006285000A Active JP5171009B2 (ja) | 2006-10-19 | 2006-10-19 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5171009B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
KR101770464B1 (ko) * | 2014-06-13 | 2017-08-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 디바이스 패키지 및 그 형성 방법 |
US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120909A (ja) * | 1986-11-11 | 1988-05-25 | 京セラ株式会社 | 金属ピンの絶縁基板への取着方法 |
JPH06120634A (ja) * | 1992-10-01 | 1994-04-28 | Mitsubishi Materials Corp | セラミックス基板のスルーホール構造およびスルーホールセラミックス基板の製造方法 |
JP3465482B2 (ja) * | 1996-06-24 | 2003-11-10 | 松下電器産業株式会社 | 回路基板 |
JP2000151110A (ja) * | 1998-11-13 | 2000-05-30 | Mitsui High Tec Inc | 多層配線基板のビア形成方法及び多層配線基板 |
JP2001233679A (ja) * | 2000-02-24 | 2001-08-28 | Kyocera Corp | セラミック基体と金属ピンとの接合構造 |
JP3830372B2 (ja) * | 2001-10-30 | 2006-10-04 | 京セラ株式会社 | セラミック回路基板 |
JP4873827B2 (ja) * | 2003-04-28 | 2012-02-08 | イビデン株式会社 | 多層プリント配線板 |
-
2006
- 2006-10-19 JP JP2006285000A patent/JP5171009B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008103536A (ja) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5171009B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP5395360B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP6083152B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2000294598A (ja) | 半導体装置及びその製造方法 | |
JP2008311520A (ja) | 電子部品内蔵基板の製造方法 | |
JP2003309213A (ja) | 配線基板 | |
JP2014045025A (ja) | 配線基板及び配線基板の製造方法 | |
KR102172630B1 (ko) | 반도체 소자 패키지 및 그 제조방법 | |
WO2019235189A1 (ja) | バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法 | |
JP4637720B2 (ja) | 半導体装置およびその製造方法 | |
JP4708915B2 (ja) | 封止型プリント基板の製造方法 | |
JP2007184325A (ja) | プリント配線基板および製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
US20010020535A1 (en) | Circuit pack, multilayer printed wiring board, and device | |
JP2007242908A (ja) | 電子部品収納用セラミックパッケージ | |
JP2007103681A (ja) | 半導体装置およびその製造方法 | |
KR100671268B1 (ko) | Z자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법 | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
JP2001332439A (ja) | 積層型セラミックコンデンサ | |
US20220159824A1 (en) | Package carrier and manufacturing method thereof | |
JP2004311668A (ja) | 半導体装置及び電子装置、ならびに封止用金型 | |
JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5171009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |