JPH07335786A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH07335786A
JPH07335786A JP6127335A JP12733594A JPH07335786A JP H07335786 A JPH07335786 A JP H07335786A JP 6127335 A JP6127335 A JP 6127335A JP 12733594 A JP12733594 A JP 12733594A JP H07335786 A JPH07335786 A JP H07335786A
Authority
JP
Japan
Prior art keywords
brazing material
metallized wiring
integrated circuit
package
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6127335A
Other languages
English (en)
Inventor
Tetsuo Hirakawa
哲生 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP6127335A priority Critical patent/JPH07335786A/ja
Publication of JPH07335786A publication Critical patent/JPH07335786A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】絶縁基体に変形を発生させることなく、メタラ
イズ配線層に外部リード端子を強固に取着し、内部に高
性能化の進む半導体集積回路素子を収容可能として、且
つ該半導体集積回路素子の各電極を所定の外部電気回路
に正確、且つ確実に電気的接続することができる半導体
素子収納用パッケージを提供することにある。 【構成】ガラスセラミックス焼結体から成り、複数個の
メタライズ配線層５を有する絶縁基体１と、前記メタラ
イズ配線層５にロウ材８を介し取着される外部リード端
子７と、蓋体２とから構成され、絶縁基体１と蓋体２と
から成る容器４内部に半導体素子３を気密に収容する半
導体素子収納用パッケージであって、前記外部リード端
子７をメタライズ配線層５に取着するロウ材８が50乃至
70重量％のインジウムー錫合金と30乃至50重量％の銀と
で形成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹部及び該凹部周辺
から外周端にかけて導出されたタングステン、モリブデ
ン等の高融点金属粉末から成る複数個のメタライズ配線
層を有する絶縁基体と、半導体集積回路素子を外部電気
回路に電気的に接続するために前記メタライズ配線層に
銀ロウ等のロウ材を介し取着された外部リード端子と、
蓋体とから構成されており、絶縁基体の凹部底面に半導
体集積回路素子をガラス、樹脂等から成る接着剤を介し
て接着固定させ、半導体集積回路素子の各電極とメタラ
イズ配線層とをボンディングワイヤを介して電気的に接
続させるとともに絶縁基体上面に蓋体をガラス、樹脂等
の封止材を介して接合させ、絶縁基体と蓋体とから成る
容器内部に半導体集積回路素子を気密に封止することに
よって製品としての半導体装置となる。
【０００３】しかしながら、近時、半導体集積回路素子
は高性能化に伴って信号の伝播速度が極めて速いものと
なってきており、該半導体集積回路素子を上述した従来
の半導体素子収納用パッケージに収容した場合、以下に
述べる欠点を有したものとなる。
【０００４】即ち、 (1) 半導体集積回路素子を構成するシリコンとパッケー
ジの絶縁基体を構成するアルミナセラミックスの熱膨張
係数がそれぞれ3.0 ×10-6/ ℃〜3.5 ×10-6/ ℃、6.0
×10-6/ ℃〜 7.5×10-6/ ℃であり、大きく相違するこ
とから両者に半導体集積回路素子を作動させた際等に発
生する熱が印加されると両者間に大きな熱応力が発生
し、該熱応力によって半導体集積回路素子が破損した
り、絶縁基体より剥離して半導体集積回路素子としての
機能を喪失させてしまう。
【０００５】(2) パッケージの絶縁基体を構成するアル
ミナセラミックスはその誘電率が9.0〜10.0( 室温1MHz)
と高いため、絶縁基体に設けたメタライズ配線層を伝
わる信号の伝播速度が遅く、そのため信号の高速伝播を
要求する高速駆動の半導体集積回路素子はその収容が不
可となる。等の欠点を有していた。
【０００６】そこで上記欠点を解消するために半導体素
子収納用パッケージの絶縁基体をアルミナセラミックス
に変えて半導体集積回路素子を構成するシリコンの熱膨
張係数と近似した熱膨張係数を有し、且つ誘電率が6.0
以下( 室温1MHz) のガラスセラミックス焼結体を用いる
ことが検討されている。
【０００７】尚、半導体素子収納用パッケージの絶縁基
体をガラスセラミックス焼結体で形成する場合、メタラ
イズ配線層は絶縁基体の軟化変形を考慮し、低い温度で
焼成可能な銅(Cu)が一般的に用いられる。
【０００８】
【発明が解決しようとする課題】しかしながら、このガ
ラスセラミックス焼結体を半導体素子収納用パッケージ
の絶縁基体として使用した場合、絶縁基体に設けたメタ
ライズ配線層に外部リード端子を銀ロウ等のロウ材を介
して取着する際、銀ロウの溶融温度が約900 ℃と高いこ
とから絶縁基体がロウ材を加熱溶融させる熱によって軟
化変形し、その結果、絶縁基体に設けたメタライズ配線
層に断線等を生じ、内部に収容する半導体集積回路素子
を外部電気回路に正確、且つ確実に電気的接続すること
ができないという欠点を誘発した。
【０００９】またこの時、銀ロウ材は銅から成るメタラ
イズ配線層の一部を吸収し、外部リード端子のメタライ
ズ金属層への取着強度も低下するという欠点が誘発され
る。
【００１０】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は絶縁基体に変形を発生させることな
く、メタライズ配線層に外部リード端子を強固に取着
し、内部に高性能化の進む半導体集積回路素子を収容可
能として、且つ該半導体集積回路素子の各電極を所定の
外部電気回路に正確、且つ確実に電気的接続することが
できる半導体素子収納用パッケージを提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明はガラスセラミッ
クス焼結体から成り、複数個のメタライズ配線層を有す
る絶縁基体と、前記メタライズ配線層にロウ材を介し取
着される外部リード端子と、蓋体とから構成され、絶縁
基体と蓋体とから成る容器内部に半導体素子を気密に収
容する半導体素子収納用パッケージであって、前記外部
リード端子をメタライズ配線層に取着するロウ材が50乃
至70重量％のインジウムー錫合金と30乃至50重量％の銀
とで形成されていることを特徴とするものである。
【００１２】また本発明は更に前記ロウ材に外添加で銅
を10重量％以下添加することを特徴とするものである。
【００１３】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体をガラスセラミックス焼結体で形成し、そ
の熱膨張係数を半導体集積回路素子を構成するシリコン
の熱膨張係数に近似させたことから絶縁基体に半導体集
積回路素子を強固に接着固定することが可能となり、同
時に絶縁基体と半導体集積回路素子との間に発生する熱
応力によって半導体集積回路素子に破損が生じるのを皆
無となすことができる。
【００１４】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体をガラスセラミックス焼結体で形成
し、その誘電率を6.0 以下( 室温1MHz) の低いものとし
たことから絶縁基体に設けたメタライズ配線層を伝わる
信号の伝播速度を極めて速いものとなすことができ、そ
の結果、高速駆動を行う半導体集積回路素子の収容が可
能となる。
【００１５】更に絶縁基体に設けたメタライズ配線層に
外部リード端子を取着するロウ材を50乃至70重量％のイ
ンジウムー錫合金と30乃至50重量％の銀とで形成したこ
とからその溶融温度を500 ℃以下の低温となすことがで
き、その結果、メタライズ配線層に外部リード端子を取
着する際、ロウ材を溶融させる熱によって絶縁基体に軟
化変形が発生することはなく、メタライズ配線層に断線
等が招来するのを皆無とし半導体集積回路素子の各電極
を外部電気回路に正確、且つ確実に接続することができ
る。
【００１６】また更にこのロウ材は低温で溶融するため
銅から成るメタライズ配線層を殆ど吸収せず、その結
果、外部リード端子のメタライズ配線層に対する取着強
度を極めて強固なものとなすことができる。
【００１７】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明にかかる半導体素子収納用パッケージ
の一実施例を示し、1 は絶縁基体、2 は蓋体である。こ
の絶縁基体1 と蓋体2 とで半導体集積回路素子3 を収容
する容器4 が構成される。
【００１８】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 を収容するための空所を形成する凹部1a
が設けてあり、該凹部1a底面には半導体集積回路素子3
がガラス、樹脂等の接着剤を介して取着される。
【００１９】前記絶縁基体1 は例えば、硼珪酸ガラスに
セラミック絶縁体材料を添加して形成されるガラスセラ
ミックス焼結体から成り、原料粉末の組成が重量比で72
〜76％のSiO 2 15〜17％のB 2 O 3 、2 〜4 ％のAl2 O
3 、1.5 ％以下のMgO 、1.1〜1.4 ％のZrO 2 、Na2 O,K
2 O 及びLi2 O の合計量が2.0 〜3.0 ％から成る硼珪
酸ガラス粉末にアルミナ(Al 2 O 3 ) 、石英(SiO2 ) 及
びコージライト(2MgO・2 Al 2 O 3・5SiO2 ) の各粉末
とアクリル樹脂を主成分とするバインダー及び分散剤、
可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿
物をドクターブレード法やカレンダーロール法を採用す
ることによってグリーンシート( 生シート) と成し、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約750 〜800 ℃の温度
で焼成することによって製作される。
【００２０】前記ガラスセラミックス焼結体から成る絶
縁基体1 は、該ガラスセラミックス焼結体の熱膨張係数
が約3.5 ×10-6/ ℃〜4.5 ×10-6/ ℃であり、半導体集
積回路素子3 の熱膨張係数(3.0×10-6/ ℃〜3.5 ×10-6
/ ℃) と近似することから絶縁基体1 の凹部1a底面に半
導体集積回路素子3 を取着収容した後、両者に半導体集
積回路素子3 を作動させた際等に発生する熱が印加され
たとしても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体集積回路素子3 が破損した
り、絶縁基体1 より剥離したりすることはない。
【００２１】また前記絶縁基体1 は凹部1a周辺から外周
端にかけて複数個のメタライズ配線層5 が被着されてお
り、該メタライズ配線層5 の凹部1a周辺部には半導体集
積回路素子3 の各電極がボンディングワイヤ6 を介して
電気的に接続され、また外周端に導出された部位には外
部電気回路と接続される外部リード端子7 がロウ材8を
介して取着されている。
【００２２】前記メタライズ配線層5 は銅を主成分とす
る金属材料から成り、該銅の粉末に適当なバインダー及
び有機溶媒を添加混合して得た金属ペーストを絶縁基体
１となるぐ予め従来周知のスクリーン印刷法により所定
パターンに印刷塗布しておくことによって絶縁基体1 の
所定位置に被着形成される。
【００２３】前記メタライズ配線層5 は絶縁基体1 を構
成するガラスセラミックス焼結体の誘電率が6.0 以下(
室温1MHz) と低いことからそれを伝わる電気信号の伝播
速度を極めて速いものとなすことができ、これによって
パッケージ内に信号の伝播速度が速い高速駆動を行う半
導体集積回路素子3 を収容することも可能となる。
【００２４】また前記メタライズ配線層5 には外部リー
ド端子7 がロウ材8 を介して取着されており、該外部リ
ード端子7 は容器4 内部に収容する半導体集積回路素子
3 の各電極を所定の外部電気回路に接続する作用を為
し、外部リード端子7 を外部電気回路に接続することに
よって容器4 内部に収容される半導体集積回路素子3 は
メタライズ配線層5 及び外部リード端子7 を介し外部電
気回路に電気的に接続されることとなる。
【００２５】前記外部リード端子7 は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属から成り、鉄ー
ニッケルーコバルト合金等のインゴット( 塊) を圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を採用
することによって所定の板状に形成される。
【００２６】更に前記外部リード端子7 をメタライズ配
線層5 に取着するロウ材8 は50乃至70重量％のインジウ
ムー錫合金と、30乃至50重量％の銀とで形成されてお
り、その溶融温度は500 ℃以下の低温である。そのため
このロウ材8 を使用して外部リード端子7 をメタライズ
配線層5 に取着してもロウ材8 を溶融させる熱によって
絶縁基体1 に軟化変形を生じることはなく、メタライズ
配線層5 に断線等が招来するのを皆無とし半導体集積回
路素子3 の各電極を外部電気回路に正確、且つ確実に接
続することができる。
【００２７】また前記ロウ材8 は低温で溶融するため外
部リード端子7 をメタライズ配線層5 に取着する際、銅
から成るメタライズ配線層5 を殆ど吸収せず、その結
果、外部リード端子7 のメタライズ配線層5 に対する取
着強度を極めて強固なものとなすこともできる。
【００２８】尚、前記ロウ材8 においてインジウムー錫
合金は、メタライズ金属層5 及び外部リード端子7 とロ
ウ材8 との濡れ性を良好とするとともにロウ材8 の溶融
温度を低下させるための成分であり、その量が50重量％
未満であるとロウ材8 の溶融温度が高いものとなり、ま
た70重量％を超えるとロウ材8 に溶け別れが発生し、ロ
ウ材8 にピンホールや巣ができてサビが発生し易いもの
となるためインジウムー錫合金の量は50乃至70重量％の
範囲に特定される。
【００２９】また前記ロウ材8 において銀は、メタライ
ズ配線層5 及び外部リード端子7 とロウ材8 との濡れ性
を良好とするとともにロウ材8 に適度な機械的強度を付
与するための成分であり、その量が30重量％未満である
とロウ材8 に溶け別れが発生し、ロウ材8 にピンホール
や巣ができてサビが発生し易いものとなるとともにロウ
材8 が脆弱なものとなり、また50重量％を超えるとロウ
材8 の溶融温度が高くなることから銀の量は30乃至50重
量％の範囲に特定される。
【００３０】更に前記ロウ材8 はインジウムー錫合金の
比率をインジウム: 錫＝１：１１〜１１：１の範囲とし
ておくとロウ材8 がメタライズ配線層5 及び外部リード
端子7 の両方に濡れて外部リード端子7 をメタライズ配
線層5 に極めて強固に接合させることができる。従っ
て、前記ロウ材8 はインジウムー錫合金の比率をインジ
ウム: 錫＝１：１１〜１１：１の範囲としておくことが
好ましい。
【００３１】また更に前記ロウ材8 に外添加で銅を10重
量％以下添加するとロウ材8 と外部リード端子7 及びメ
タライズ配線層5 との濡れ性が更に良好となるとともに
ロウ材8 の表面平滑性が良好なものとなる。従って、前
記ロウ材8 は銅を外添加で10重量％以下添加しておくこ
とが好ましい。
【００３２】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器3
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
【００３３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体をガラスセラミックス焼結体で形成
し、その熱膨張係数を半導体集積回路素子を構成するシ
リコンの熱膨張係数に近似させたことから絶縁基体に半
導体集積回路素子を強固に接着固定することが可能とな
り、同時に絶縁基体と半導体集積回路素子との間に発生
する熱応力によって半導体集積回路素子に破損が生じる
のを皆無となすことができる。
【００３４】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体をガラスセラミックス焼結体で形成
し、その誘電率を6.0 以下( 室温1MHz) の低いものとし
たことから絶縁基体に設けたメタライズ配線層を伝わる
信号の伝播速度を極めて速いものとなすことができ、そ
の結果、高速駆動を行う半導体集積回路素子の収容が可
能となる。
【００３５】更に絶縁基体に設けたメタライズ配線層に
外部リード端子を取着するロウ材を50乃至70重量％のイ
ンジウムー錫合金と30乃至50重量％の銀とで形成したこ
とからその溶融温度を500 ℃以下の低温となすことがで
き、その結果、メタライズ配線層に外部リード端子を取
着する際、ロウ材を溶融させる熱によって絶縁基体に軟
化変形が発生することはなく、メタライズ配線層に断線
等が招来するのを皆無とし半導体集積回路素子の各電極
を外部電気回路に正確、且つ確実に接続することができ
る。
【００３６】また更にこのロウ材は低温で溶融するため
銅から成るメタライズ配線層を殆ど吸収せず、その結
果、外部リード端子のメタライズ配線層に対する取着強
度を極めて強固なものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符合の説明】
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体集積回路素子 ４・・・容器 ５・・・メタライズ配線層 ７・・・外部リード端子 ８・・・ロウ材

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ガラスセラミックス焼結体から成り、複数
    個のメタライズ配線層を有する絶縁基体と、前記メタラ
    イズ配線層にロウ材を介し取着される外部リード端子
    と、蓋体とから構成され、絶縁基体と蓋体とから成る容
    器内部に半導体素子を気密に収容する半導体素子収納用
    パッケージであって、前記外部リード端子をメタライズ
    配線層に取着するロウ材が50乃至70重量％のインジウム
    ー錫合金と30乃至50重量％の銀とで形成されていること
    を特徴とする半導体素子収納用パッケージ。
  2. 【請求項２】前記ロウ材のインジウムー錫合金における
    インジウムと錫の比率が１：１１乃至１１：１の範囲で
    あることを特徴とする請求項１に記載の半導体素子収納
    用パッケージ。
  3. 【請求項３】前記ロウ材に外添加で銅を10重量％以下添
    加することを特徴とする請求項１に記載の半導体素子収
    納用パッケージ。
JP6127335A 1994-06-09 1994-06-09 半導体素子収納用パッケージ Pending JPH07335786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6127335A JPH07335786A (ja) 1994-06-09 1994-06-09 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6127335A JPH07335786A (ja) 1994-06-09 1994-06-09 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH07335786A true JPH07335786A (ja) 1995-12-22

Family

ID=14957383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6127335A Pending JPH07335786A (ja) 1994-06-09 1994-06-09 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH07335786A (ja)

Similar Documents

Publication Publication Date Title
JP3046148B2 (ja) 電子部品収納用パッケージ
JPH07335786A (ja) 半導体素子収納用パッケージ
JP3398294B2 (ja) 電子部品収納用パッケージ
JPH088503A (ja) 配線基板
JP2763476B2 (ja) 配線基板及びその製造方法
JP2931481B2 (ja) 半導体素子収納用パッケージ
JP2685083B2 (ja) 半導体素子収納用パッケージの製造方法
JPH10209336A (ja) 半導体素子収納用パッケージ
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3798969B2 (ja) 水晶デバイス
JPH06112375A (ja) 半導体素子収納用パッケージ
JP2001267443A (ja) 半導体素子収納用パッケージ
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JPH11176990A (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2003046033A (ja) 配線基板
JPH08125063A (ja) 配線基板
JPH0629330A (ja) 半導体装置
JPH05347366A (ja) ガラスセラミック基板を用いた気密電子部品
JPH1167950A (ja) 電子部品収納用パッケージ
JPH11340347A (ja) 半導体素子収納用パッケージ
JPH11163188A (ja) 半導体素子収納用パッケージ
JPH0645374A (ja) 半導体素子収納用パッケージ