JP2001237336A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2001237336A JP2001237336A JP2000048268A JP2000048268A JP2001237336A JP 2001237336 A JP2001237336 A JP 2001237336A JP 2000048268 A JP2000048268 A JP 2000048268A JP 2000048268 A JP2000048268 A JP 2000048268A JP 2001237336 A JP2001237336 A JP 2001237336A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating base
- package
- wiring layer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】収容する半導体素子を安定、かつ正常に作動さ
せることができない。 【解決手段】複数の配線層５を有するとともに上面に半
導体素子３が搭載される搭載部１ａが形成され、かつ下
面に放熱体１０が取着されている絶縁基体１と、蓋体２
とから成り、内部に半導体素子３を収容する半導体素子
収納用パッケージであって、前記絶縁基体１は比誘電率
が７以下のガラスセラミックス焼結体で、配線層５は電
気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放熱体
１０はヤング率が１００ＧＰａ以下のアルミニウム又は
アルミニウムを主成分とする合金で形成されている。
せることができない。 【解決手段】複数の配線層５を有するとともに上面に半
導体素子３が搭載される搭載部１ａが形成され、かつ下
面に放熱体１０が取着されている絶縁基体１と、蓋体２
とから成り、内部に半導体素子３を収容する半導体素子
収納用パッケージであって、前記絶縁基体１は比誘電率
が７以下のガラスセラミックス焼結体で、配線層５は電
気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放熱体
１０はヤング率が１００ＧＰａ以下のアルミニウム又は
アルミニウムを主成分とする合金で形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージに関するもので
ある。
するための半導体素子収納用パッケージに関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、一般に酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
周縁部にかけて導出されたタングステン、モリブデン、
マンガン等の高融点金属材料から成る配線層を有する絶
縁基体と、半導体素子を外部電気回路に電気的に接続す
るために前記配線層に銀ロウ材等のロウ材を介してロウ
付けされた外部リード端子と、蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を接着剤を介して
接着固定するとともに該半導体素子の各電極をボンディ
ングワイヤを介して配線層に接続し、しかる後、絶縁基
体上面に蓋体をガラス、樹脂、ロウ材等から成る封止材
を介して接合させ、絶縁基体と蓋体とから成る容器内部
に半導体素子を気密に収容することによって製品として
の半導体装置となる。
体素子収納用パッケージは、一般に酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
周縁部にかけて導出されたタングステン、モリブデン、
マンガン等の高融点金属材料から成る配線層を有する絶
縁基体と、半導体素子を外部電気回路に電気的に接続す
るために前記配線層に銀ロウ材等のロウ材を介してロウ
付けされた外部リード端子と、蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を接着剤を介して
接着固定するとともに該半導体素子の各電極をボンディ
ングワイヤを介して配線層に接続し、しかる後、絶縁基
体上面に蓋体をガラス、樹脂、ロウ材等から成る封止材
を介して接合させ、絶縁基体と蓋体とから成る容器内部
に半導体素子を気密に収容することによって製品として
の半導体装置となる。
【０００３】また、前記半導体素子収納用パッケージ
は、絶縁基体の下面にタングステン、モリブデン、マン
ガン等の高融点金属材料から成る金属層が被着されてお
り、該金属層に銅等の熱伝導性に優れた金属材料から成
る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けし
ておくことによって半導体素子が作動時に発する熱を放
熱板を介し外部（大気中）に良好に放散されるようにな
っている。
は、絶縁基体の下面にタングステン、モリブデン、マン
ガン等の高融点金属材料から成る金属層が被着されてお
り、該金属層に銅等の熱伝導性に優れた金属材料から成
る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けし
ておくことによって半導体素子が作動時に発する熱を放
熱板を介し外部（大気中）に良好に放散されるようにな
っている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては絶縁基体を
形成する酸化アルミニウム質焼結体の比誘電率が９〜１
０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配
線層を伝わる電気信号の伝搬速度が遅く、そのため信号
の高速伝搬を要求する半導体素子は収容が不可となる欠
点を有していた。
来の半導体素子収納用パッケージにおいては絶縁基体を
形成する酸化アルミニウム質焼結体の比誘電率が９〜１
０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配
線層を伝わる電気信号の伝搬速度が遅く、そのため信号
の高速伝搬を要求する半導体素子は収容が不可となる欠
点を有していた。
【０００５】また絶縁基体に形成されている配線層はタ
ングステンやモリブデン、マンガン等の高融点金属材料
により形成されており、該タングステン等はその電気抵
抗率が５．４μΩ・ｃｍ（２０℃）以上と高いことから
配線層に電気信号を伝搬させた場合、電気信号に大きな
減衰を生じ、電気信号を正確、かつ確実に伝搬させるこ
とができないという欠点も有していた。
ングステンやモリブデン、マンガン等の高融点金属材料
により形成されており、該タングステン等はその電気抵
抗率が５．４μΩ・ｃｍ（２０℃）以上と高いことから
配線層に電気信号を伝搬させた場合、電気信号に大きな
減衰を生じ、電気信号を正確、かつ確実に伝搬させるこ
とができないという欠点も有していた。
【０００６】そこで上記欠点を解消するために絶縁基体
を比誘電率が低く、且つ低温焼成ができ配線層として銅
や銀、金等の電気抵抗率が低い金属材料で形成すること
ができるガラスセラミックス焼結体で形成することが提
案されている。
を比誘電率が低く、且つ低温焼成ができ配線層として銅
や銀、金等の電気抵抗率が低い金属材料で形成すること
ができるガラスセラミックス焼結体で形成することが提
案されている。
【０００７】かかる絶縁基体をガラスセラミックス焼結
体で形成した半導体素子収納用パッケージは、ガラスセ
ラミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）
と低いことから絶縁基体に設けた配線層を伝わる電気信
号の伝搬速度を速いものとして信号の高速伝搬を要求す
る半導体素子の収容が可能となる。
体で形成した半導体素子収納用パッケージは、ガラスセ
ラミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）
と低いことから絶縁基体に設けた配線層を伝わる電気信
号の伝搬速度を速いものとして信号の高速伝搬を要求す
る半導体素子の収容が可能となる。
【０００８】また前記ガラスセラミックス焼結体は低温
焼成（約８００℃〜９００℃）が可能であることから配
線層に電気抵抗率が低い銅や銀、金を使用することがで
き、その結果、配線層に電気信号を伝搬させた場合、電
気信号に大きな減衰を生じることなく、電気信号を正
確、かつ確実に伝搬させることが可能となる。
焼成（約８００℃〜９００℃）が可能であることから配
線層に電気抵抗率が低い銅や銀、金を使用することがで
き、その結果、配線層に電気信号を伝搬させた場合、電
気信号に大きな減衰を生じることなく、電気信号を正
確、かつ確実に伝搬させることが可能となる。
【０００９】しかしながら、前記絶縁基体をガラスセラ
ミックス焼結体で形成した半導体素子収納用パッケージ
は、ガラスセラミックス焼結体の熱伝導率が約２．５Ｗ
／ｍ・Ｋ程度と低いため、半導体素子が作動時に大量の
熱を発生した場合、該熱を外部に良好に放散させること
ができず、その結果、半導体素子が該半導体素子自身の
発する熱によって高温となり、半導体素子に熱破壊を招
来させたり、特性に熱変化を来し、正常に作動させるこ
とができなくなるという欠点が誘発されてしまう。
ミックス焼結体で形成した半導体素子収納用パッケージ
は、ガラスセラミックス焼結体の熱伝導率が約２．５Ｗ
／ｍ・Ｋ程度と低いため、半導体素子が作動時に大量の
熱を発生した場合、該熱を外部に良好に放散させること
ができず、その結果、半導体素子が該半導体素子自身の
発する熱によって高温となり、半導体素子に熱破壊を招
来させたり、特性に熱変化を来し、正常に作動させるこ
とができなくなるという欠点が誘発されてしまう。
【００１０】またこの半導体素子が発する熱の問題に対
し、従来の半導体素子収納用パッケージと同様、ガラス
セラミックス焼結体から成る絶縁基体の下面に銅や銀、
金等の金属材料から成る金属層を被着させておき、該金
属層に熱伝導性に優れた銅から成る放熱板を銀ロウ材
（ＢＡｇ−８等）を介しロウ付けすることが考えられ
る。
し、従来の半導体素子収納用パッケージと同様、ガラス
セラミックス焼結体から成る絶縁基体の下面に銅や銀、
金等の金属材料から成る金属層を被着させておき、該金
属層に熱伝導性に優れた銅から成る放熱板を銀ロウ材
（ＢＡｇ−８等）を介しロウ付けすることが考えられ
る。
【００１１】しかしながら、放熱体を形成する銅はその
熱膨張係数が１７ｐｐｍ／℃、ヤング率が１３０ＧＰａ
であるのに対し、絶縁基体を形成するガラスセラミック
ス焼結体の熱膨張係数は５ｐｐｍ／℃〜６ｐｐｍ／℃で
熱膨張係数が大きく相違するため絶縁基体と放熱体の両
者に半導体素子が作動時に発生した熱が印加されると両
者間に大きな熱応力が発生するとともに該熱応力が絶縁
基体に大きく作用して、絶縁基体に割れやクラックが招
来し、その結果、絶縁基体と蓋体とから成る容器の気密
封止が破れ、内部に収容する半導体素子を長期間にわた
り正常、且つ安定に作動させることができないという欠
点が誘発されてしまう。
熱膨張係数が１７ｐｐｍ／℃、ヤング率が１３０ＧＰａ
であるのに対し、絶縁基体を形成するガラスセラミック
ス焼結体の熱膨張係数は５ｐｐｍ／℃〜６ｐｐｍ／℃で
熱膨張係数が大きく相違するため絶縁基体と放熱体の両
者に半導体素子が作動時に発生した熱が印加されると両
者間に大きな熱応力が発生するとともに該熱応力が絶縁
基体に大きく作用して、絶縁基体に割れやクラックが招
来し、その結果、絶縁基体と蓋体とから成る容器の気密
封止が破れ、内部に収容する半導体素子を長期間にわた
り正常、且つ安定に作動させることができないという欠
点が誘発されてしまう。
【００１２】本発明は上記諸欠点に鑑み案出されたもの
で、その目的は内部に高速駆動を行う半導体素子を収容
することができ、かつ収容する半導体素子を長期間にわ
たり正常、かつ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
で、その目的は内部に高速駆動を行う半導体素子を収容
することができ、かつ収容する半導体素子を長期間にわ
たり正常、かつ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
【００１３】
【課題を対決するための手段】本発明は、複数の配線層
を有するとともに上面に半導体素子が搭載される搭載部
が形成され、かつ下面に放熱体が取着されている絶縁基
体と、蓋体とから成り、内部に半導体素子を収容する半
導体素子収納用パッケージであって、前記絶縁基体は比
誘電率が７以下のガラスセラミックス焼結体で、配線層
は電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放
熱体はヤング率が１００ＧＰａ以下のアルミニウム又は
アルミニウムを主成分とする合金で形成されていること
を特徴とするものである。
を有するとともに上面に半導体素子が搭載される搭載部
が形成され、かつ下面に放熱体が取着されている絶縁基
体と、蓋体とから成り、内部に半導体素子を収容する半
導体素子収納用パッケージであって、前記絶縁基体は比
誘電率が７以下のガラスセラミックス焼結体で、配線層
は電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放
熱体はヤング率が１００ＧＰａ以下のアルミニウム又は
アルミニウムを主成分とする合金で形成されていること
を特徴とするものである。
【００１４】また本発明は、前記配線層が銅、銀、金の
少なくともｌ種より形成されていることを特徴とするも
のである。
少なくともｌ種より形成されていることを特徴とするも
のである。
【００１５】本発明の半導体素子収納用パッケージによ
れば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）の
ガラスセラミックス焼結体で形成したことから、絶縁基
体に設けた配線層を伝わる電気信号の伝搬速度を速いも
のとして信号の高速伝搬を要求する半導体素子の収容が
可能となる。
れば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）の
ガラスセラミックス焼結体で形成したことから、絶縁基
体に設けた配線層を伝わる電気信号の伝搬速度を速いも
のとして信号の高速伝搬を要求する半導体素子の収容が
可能となる。
【００１６】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から、絶縁基体と同時焼成により形成される配線層を電
気抵抗率が低い銅や銀、金で形成することができ、その
結果、配線層に電気信号を伝搬させた場合、電気信号に
大きな減衰を生じることなく、電気信号を正確、かつ確
実に伝搬させることも可能となる。
によれば、絶縁基体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から、絶縁基体と同時焼成により形成される配線層を電
気抵抗率が低い銅や銀、金で形成することができ、その
結果、配線層に電気信号を伝搬させた場合、電気信号に
大きな減衰を生じることなく、電気信号を正確、かつ確
実に伝搬させることも可能となる。
【００１７】更に本発明の半導体素子収納用パッケージ
によれば、絶縁基体の下面に、熱伝導率が約２００Ｗ／
ｍ・Ｋのアルミニウム又はアルミニウムを主成分とする
合金から成る放熱体が取着されていることから半導体素
子が作動時に大量の熱を発生したとしてもその熱は放熱
体を介して外部に良好に放散され、その結果、半導体素
子を常に適温として半導体素子を長期間にわたり正常、
かつ安定に作動させることができる。
によれば、絶縁基体の下面に、熱伝導率が約２００Ｗ／
ｍ・Ｋのアルミニウム又はアルミニウムを主成分とする
合金から成る放熱体が取着されていることから半導体素
子が作動時に大量の熱を発生したとしてもその熱は放熱
体を介して外部に良好に放散され、その結果、半導体素
子を常に適温として半導体素子を長期間にわたり正常、
かつ安定に作動させることができる。
【００１８】また更に本発明の半導体素子収納用パッケ
ージによれば、絶縁基体の下面に取着される放熱体のヤ
ング率を１００ＧＰａ以下としたことから半導体素子の
作動時に発生した熱が絶縁基体と放熱体に作用し、両者
間に両者の熱膨張係数の相違に起因して熱応力が発生し
たとしてもその熱応力は放熱体が変形することによって
吸収され、その結果、絶縁基体に大きな応力が印加され
ることはなく、絶縁基体に割れやクラックが招来するの
を有効に防止して絶縁基体と蓋体とから成る容器の気密
封止を完全とし、容器内部に収容する半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
ージによれば、絶縁基体の下面に取着される放熱体のヤ
ング率を１００ＧＰａ以下としたことから半導体素子の
作動時に発生した熱が絶縁基体と放熱体に作用し、両者
間に両者の熱膨張係数の相違に起因して熱応力が発生し
たとしてもその熱応力は放熱体が変形することによって
吸収され、その結果、絶縁基体に大きな応力が印加され
ることはなく、絶縁基体に割れやクラックが招来するの
を有効に防止して絶縁基体と蓋体とから成る容器の気密
封止を完全とし、容器内部に収容する半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
【００１９】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は、本発明の半導体素子収納用パ
ツケージの一実施例を示し、１は絶縁基体、２は蓋体で
ある。この絶縁基体１と蓋体２とで半導体素子３を収容
するための容器４が構成される。
詳細に説明する。図１は、本発明の半導体素子収納用パ
ツケージの一実施例を示し、１は絶縁基体、２は蓋体で
ある。この絶縁基体１と蓋体２とで半導体素子３を収容
するための容器４が構成される。
【００２０】前記絶縁基体１は、その上面中央部に半導
体素子３が搭載収容される凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して搭載される。
体素子３が搭載収容される凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して搭載される。
【００２１】前記絶縁基体１は、ガラスセラミックス焼
結体から成り、具体的には、 ｌ）硼珪酸ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムラ
イト（３Ａｌ2Ｏ3・２SｉＯ2）を添加して成る原料粉末
より製作されるガラスセラミックス焼結体（比誘電率５
〜６） ２）コージエライト系結晶化ガラスにアルミナ（Ａｌ2
Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添
加して成る原料粉末より製作されるガラスセラミックス
焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）も
しくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して
成る原料粉末より製作されるガラスセラミックス焼結体
（比誘電率５〜６） 等で形成されている。
結体から成り、具体的には、 ｌ）硼珪酸ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムラ
イト（３Ａｌ2Ｏ3・２SｉＯ2）を添加して成る原料粉末
より製作されるガラスセラミックス焼結体（比誘電率５
〜６） ２）コージエライト系結晶化ガラスにアルミナ（Ａｌ2
Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添
加して成る原料粉末より製作されるガラスセラミックス
焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）も
しくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して
成る原料粉末より製作されるガラスセラミックス焼結体
（比誘電率５〜６） 等で形成されている。
【００２２】前記絶縁基体１は、例えば、硼珪酸ガラス
にアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3
・２ＳｉＯ2）を添加して成る原料粉末より製作される
ガラスセラミックス焼結体から成る場合、原料粉末の組
成が重量比で７２〜７６％のシリカ（ＳｉＯ2）、１５
〜１７％の酸化硼素（Ｂ2Ｏ3）、２〜４％の酸化アルミ
ニウム（Ａｌ2Ｏ3）、１．５％以下の酸化マグネシウム
（ＭｇＯ）、１．１〜１．４％の酸化ジルコニウム（Ｚ
ｒＯ2）、酸化ナトリウム（Ｎａ2Ｏ）、酸化カリウム
（Ｋ2Ｏ）及び酸化リチウム（Ｌｉ2Ｏ）の合計量が２．
０〜３．０％から成る硼珪酸ガラス粉末にアルミナ（Ａ
ｌ2Ｏ3）、石英（ＳｉＯ2）及びコージエライト（２Ｍ
ｇＯ・２Ａｌ2Ｏ3・５ＳｉＯ2）の各粉末とアクリル樹
脂を主成分とするバインダー及び分散剤、可塑剤、有機
溶媒を加えて泥漿物を作るとともに該泥漿物をドクター
ブレード法やカレンダロール法を採用することによって
グリーンシート（生シート）となし、しかる後、前記グ
リーンシートに適当な打ち抜き加工を施すとともにこれ
を複数枚積層し、約８００〜９００℃の温度で焼成する
ことによって製作される。
にアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3
・２ＳｉＯ2）を添加して成る原料粉末より製作される
ガラスセラミックス焼結体から成る場合、原料粉末の組
成が重量比で７２〜７６％のシリカ（ＳｉＯ2）、１５
〜１７％の酸化硼素（Ｂ2Ｏ3）、２〜４％の酸化アルミ
ニウム（Ａｌ2Ｏ3）、１．５％以下の酸化マグネシウム
（ＭｇＯ）、１．１〜１．４％の酸化ジルコニウム（Ｚ
ｒＯ2）、酸化ナトリウム（Ｎａ2Ｏ）、酸化カリウム
（Ｋ2Ｏ）及び酸化リチウム（Ｌｉ2Ｏ）の合計量が２．
０〜３．０％から成る硼珪酸ガラス粉末にアルミナ（Ａ
ｌ2Ｏ3）、石英（ＳｉＯ2）及びコージエライト（２Ｍ
ｇＯ・２Ａｌ2Ｏ3・５ＳｉＯ2）の各粉末とアクリル樹
脂を主成分とするバインダー及び分散剤、可塑剤、有機
溶媒を加えて泥漿物を作るとともに該泥漿物をドクター
ブレード法やカレンダロール法を採用することによって
グリーンシート（生シート）となし、しかる後、前記グ
リーンシートに適当な打ち抜き加工を施すとともにこれ
を複数枚積層し、約８００〜９００℃の温度で焼成する
ことによって製作される。
【００２３】また前記絶縁基体１は凹部１ａ周辺から外
周縁にかけて複数の配線層５が被着形成されおり、該配
線層５は内部に収容する半導体素子３の各電極を外部電
気回路に電気的に接続する作用をなし、配線層５の凹部
１ａ周辺部には半導体素子３の各電極がボンディングワ
イヤ６を介して電気的に接続され、また外周縁に導出さ
れた部材には外部電気回路と接続される外部リード端子
７がロウ材を介して取着されている。
周縁にかけて複数の配線層５が被着形成されおり、該配
線層５は内部に収容する半導体素子３の各電極を外部電
気回路に電気的に接続する作用をなし、配線層５の凹部
１ａ周辺部には半導体素子３の各電極がボンディングワ
イヤ６を介して電気的に接続され、また外周縁に導出さ
れた部材には外部電気回路と接続される外部リード端子
７がロウ材を介して取着されている。
【００２４】前記配線屠５は銅、銀、金等の電気抵抗率
が２．５μΩ・ｃｍ以下の金属材料から成り、例えば、
銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た
銅ぺーストを絶縁基体１となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことよって絶縁基体１の凹部１ａ周辺から外
周縁にかけて被着形成される。
が２．５μΩ・ｃｍ以下の金属材料から成り、例えば、
銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た
銅ぺーストを絶縁基体１となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことよって絶縁基体１の凹部１ａ周辺から外
周縁にかけて被着形成される。
【００２５】前記配線層５を形成する銅、銀、金等の金
属材料はその融点が約１０００℃と低いものの絶縁基体
１を構成するガラスセラミックス焼結体の焼成温度が低
いことから絶縁基体１に所定パターンに被着形成するこ
とが可能となる。
属材料はその融点が約１０００℃と低いものの絶縁基体
１を構成するガラスセラミックス焼結体の焼成温度が低
いことから絶縁基体１に所定パターンに被着形成するこ
とが可能となる。
【００２６】また前記配線層５はその電気抵抗率が２．
５μΩ・ｃｍ以下と低いことから配線層５を介して容器
４内部に収容する半導体素子３と外部電気回路との間に
電気信号の出し入れをしたとしても、配線層５において
電気信号が大きく減衰することはなく、その結果、半導
体素子３に正確、かつ確実な駆動を行わせることができ
る。
５μΩ・ｃｍ以下と低いことから配線層５を介して容器
４内部に収容する半導体素子３と外部電気回路との間に
電気信号の出し入れをしたとしても、配線層５において
電気信号が大きく減衰することはなく、その結果、半導
体素子３に正確、かつ確実な駆動を行わせることができ
る。
【００２７】更に前記配線層５は、該配線層５の被着形
成されている絶縁基体１の比誘電率が７以下（室温１Ｍ
Ｈｚ）、好適には５．５〜６と低いことから配線層５を
伝わる電気信号の伝搬速度が速いものとなり、その結
果、配線層５を介して容器４内部に収容する半導体素子
３と外部電気回路との間に電気信号の出し入れをしたと
しても、電気信号の伝搬に遅延を生じることなく、半導
体素子３に正確、かつ確実に電気信号を出し入れするこ
とができる。
成されている絶縁基体１の比誘電率が７以下（室温１Ｍ
Ｈｚ）、好適には５．５〜６と低いことから配線層５を
伝わる電気信号の伝搬速度が速いものとなり、その結
果、配線層５を介して容器４内部に収容する半導体素子
３と外部電気回路との間に電気信号の出し入れをしたと
しても、電気信号の伝搬に遅延を生じることなく、半導
体素子３に正確、かつ確実に電気信号を出し入れするこ
とができる。
【００２８】なお、前記配線層５は銅や銀から成る場
合、その露出表面に耐蝕性に優れる金等をメッキ法によ
り１．０μｍ〜２０μｍの厚みに被着させておくと配線
層５の酸化腐食を有効に防止することができるとともに
配線屠５とボンディングワイヤ６との接続及び配線層５
への外部リード端子７の取着を強固となすことができ
る。従って、前記配線層５は銅や銀から成る場合、配線
層５の酸化腐食を防止し、配線層５とボンディングワイ
ヤ６及び外部リード端子７との取着を強固とするには配
線屠５の露出表面に金等の耐蝕性に優れる金属を１．０
μｍ〜２０μｍの厚みに被着させておくことが好まし
い。
合、その露出表面に耐蝕性に優れる金等をメッキ法によ
り１．０μｍ〜２０μｍの厚みに被着させておくと配線
層５の酸化腐食を有効に防止することができるとともに
配線屠５とボンディングワイヤ６との接続及び配線層５
への外部リード端子７の取着を強固となすことができ
る。従って、前記配線層５は銅や銀から成る場合、配線
層５の酸化腐食を防止し、配線層５とボンディングワイ
ヤ６及び外部リード端子７との取着を強固とするには配
線屠５の露出表面に金等の耐蝕性に優れる金属を１．０
μｍ〜２０μｍの厚みに被着させておくことが好まし
い。
【００２９】また前記絶縁基体１に被着した配線層５に
ロウ付けされる外部リード端子７は鉄−ニッケル−コバ
ルト合金や鉄−ニッケル合金等の金属材料から成り、半
導体素子３の各電極を外部電気回路に電気的に接続する
作用をなす。
ロウ付けされる外部リード端子７は鉄−ニッケル−コバ
ルト合金や鉄−ニッケル合金等の金属材料から成り、半
導体素子３の各電極を外部電気回路に電気的に接続する
作用をなす。
【００３０】前記外部リード端子７は鉄−ニッケル−コ
バルト合金等のインゴット（塊）を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用し、所定の形
状に形成することによって製作される。
バルト合金等のインゴット（塊）を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用し、所定の形
状に形成することによって製作される。
【００３１】前記外部リード端子７は融点が５００℃以
下の金属材料からなるロウ材、具体的には、１０重量％
乃至５０重量％のインジウムまたは錫と、１０重量％乃
至７０重量％の銀と、１０重量％乃至７５重量％のアン
チモンと、１０重量％以下の銅とから成る合金、あるい
は８８重量％の金と、１２重量％のゲルマニウムとの共
晶合金が好適に使用される。
下の金属材料からなるロウ材、具体的には、１０重量％
乃至５０重量％のインジウムまたは錫と、１０重量％乃
至７０重量％の銀と、１０重量％乃至７５重量％のアン
チモンと、１０重量％以下の銅とから成る合金、あるい
は８８重量％の金と、１２重量％のゲルマニウムとの共
晶合金が好適に使用される。
【００３２】前記ロウ材はその融点が５００℃以下と低
いことから絶縁基体１に被着させた配線層５に外部リー
ド端子７をロウ付けする際、ロウ材を加熱溶融させる熱
によって絶縁基体１が大きく変形することはなく、その
結果、絶縁基体１に被着させた配線層５に断線等を招来
することもない。
いことから絶縁基体１に被着させた配線層５に外部リー
ド端子７をロウ付けする際、ロウ材を加熱溶融させる熱
によって絶縁基体１が大きく変形することはなく、その
結果、絶縁基体１に被着させた配線層５に断線等を招来
することもない。
【００３３】更に前記絶縁基体１はその下面に金属層８
が被着形成されており、談金属層８にはロウ材９を介し
て放熱体１０がロウ付け取着されている。
が被着形成されており、談金属層８にはロウ材９を介し
て放熱体１０がロウ付け取着されている。
【００３４】前記絶縁基体１の下面に被着形成されてい
る金属層８は放熱体１０を絶縁基体１にロウ付けするた
めの下地金属層として作用し、銅、銀、金等の金属材料
から成り、前述の配線層５と同様の方法によって絶縁基
体１の下面に被着形成される。
る金属層８は放熱体１０を絶縁基体１にロウ付けするた
めの下地金属層として作用し、銅、銀、金等の金属材料
から成り、前述の配線層５と同様の方法によって絶縁基
体１の下面に被着形成される。
【００３５】また前記金属層８にロウ付けされる放熱体
１０は、半導体素子３が作動時に発生する熱を吸収する
とともに、該吸収した熱を外部（大気中）に放散させ、
これによって半導体素子３を常に適温とする作用をな
し、ヤング率が１００ＧＰａ以下のアルミニウム又はア
ルミニウムを主成分とする合金が使用されている。
１０は、半導体素子３が作動時に発生する熱を吸収する
とともに、該吸収した熱を外部（大気中）に放散させ、
これによって半導体素子３を常に適温とする作用をな
し、ヤング率が１００ＧＰａ以下のアルミニウム又はア
ルミニウムを主成分とする合金が使用されている。
【００３６】前記絶縁基体１にロウ付け取着されている
アルミニウム又はアルミニウムを主成分とする合金から
なる放熱体１０は、その熱伝導率が約２００Ｗ／ｍ・Ｋ
であり、熱を伝え易いことから半導体素子３が作動時に
大量の熱を発生したとしてもその熱は放熱体１０を介し
て外部に良好に放散され、その結果、半導体素子３を常
に適温として半導体素子３を長期間にわたり正常、かつ
安定に作動させることができる。
アルミニウム又はアルミニウムを主成分とする合金から
なる放熱体１０は、その熱伝導率が約２００Ｗ／ｍ・Ｋ
であり、熱を伝え易いことから半導体素子３が作動時に
大量の熱を発生したとしてもその熱は放熱体１０を介し
て外部に良好に放散され、その結果、半導体素子３を常
に適温として半導体素子３を長期間にわたり正常、かつ
安定に作動させることができる。
【００３７】また前記絶縁基体１にロウ付け取着されて
いる放熱体１０はそのヤング率が１００ＧＰａ以下と小
さいことから絶縁基体１と放熱体１０に、絶縁基体１に
放熱体１０をロウ付け取着する際の熱や半導体素子３が
作動時に発する熱等が作用し、絶縁基体１と放熱体１０
との間に両者の熱膨張係数の相違に起因して熱応力が発
生したとしてもその熱応力は放熱体１０を適度に変形さ
せることによって吸収され、その結果、絶縁基体１に大
きな応力が印加されることはなく、絶縁基体１に割れや
クラックが招来するのを有効に防止して絶縁基体１と蓋
体２とから成る容器４の気密封止を完全とし、容器４内
部に収容する半導体素子３を長期間にわたり正常、且つ
安定に作動させることが可能となる。
いる放熱体１０はそのヤング率が１００ＧＰａ以下と小
さいことから絶縁基体１と放熱体１０に、絶縁基体１に
放熱体１０をロウ付け取着する際の熱や半導体素子３が
作動時に発する熱等が作用し、絶縁基体１と放熱体１０
との間に両者の熱膨張係数の相違に起因して熱応力が発
生したとしてもその熱応力は放熱体１０を適度に変形さ
せることによって吸収され、その結果、絶縁基体１に大
きな応力が印加されることはなく、絶縁基体１に割れや
クラックが招来するのを有効に防止して絶縁基体１と蓋
体２とから成る容器４の気密封止を完全とし、容器４内
部に収容する半導体素子３を長期間にわたり正常、且つ
安定に作動させることが可能となる。
【００３８】なお、前記放熱体１０は、ヤング率が１０
０ＧＰａを超えると、絶縁基体１と放熱体１０との間に
発生する熱応力を放熱体１０が良好に吸収できなくなっ
て絶縁基体１にクラックや割れ等が発生してしまう。従
って、前記放熱体１０はヤング率が１００ＧＰａ以下に
特定される。
０ＧＰａを超えると、絶縁基体１と放熱体１０との間に
発生する熱応力を放熱体１０が良好に吸収できなくなっ
て絶縁基体１にクラックや割れ等が発生してしまう。従
って、前記放熱体１０はヤング率が１００ＧＰａ以下に
特定される。
【００３９】更に前記放熱体１０は絶縁基体１の下面に
被着させた金属層８にロウ材９を介してロウ付けされて
おり、かかるロウ材９はそアルミニウム−シリコンから
成る材料により形成されている。
被着させた金属層８にロウ材９を介してロウ付けされて
おり、かかるロウ材９はそアルミニウム−シリコンから
成る材料により形成されている。
【００４０】前記ロウ材９としては、具体的には、８８
重量％のアルミニウムと、１２重量％のシリコンから成
る共晶合金から成り、マグネシウムを添加物として添加
したり、チタン、ジルコニウム、ハフニウムおよびこれ
らの水素化物の少なくとも１種より成る活性金属を２〜
５重量％添加してもよい。前記マグネシウムを添加物と
して添加する場合は、アルミニウム、シリコン、マグネ
シウムをそれぞれ９０重量％、７．５重量％、２．５重
量％とした合金から成り、前述の場合と同様、チタン、
ジルコニウム、ハフニウムおよびこれらの水素化物の少
なくとも１種より成る活性金属を２〜５重量％添加して
もよい。
重量％のアルミニウムと、１２重量％のシリコンから成
る共晶合金から成り、マグネシウムを添加物として添加
したり、チタン、ジルコニウム、ハフニウムおよびこれ
らの水素化物の少なくとも１種より成る活性金属を２〜
５重量％添加してもよい。前記マグネシウムを添加物と
して添加する場合は、アルミニウム、シリコン、マグネ
シウムをそれぞれ９０重量％、７．５重量％、２．５重
量％とした合金から成り、前述の場合と同様、チタン、
ジルコニウム、ハフニウムおよびこれらの水素化物の少
なくとも１種より成る活性金属を２〜５重量％添加して
もよい。
【００４１】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体１の凹部１ａ底面に半導体素
子３をガラス、樹脂、ロウ材等の接着剤を介して搭載固
定するとともに半導体素子３の各電極を配線層５にボン
ディングワイヤ６を介して電気的に接続し、しかる後、
絶縁基体１の上面に蓋体２をガラス、樹脂、ロウ材等の
封止材を介して接合させ、絶縁基体１と蓋体２とから成
る容器４内部に半導体素子３を気密に収容することによ
って製品としての半導体装置が完成する。
ケージによれば、絶縁基体１の凹部１ａ底面に半導体素
子３をガラス、樹脂、ロウ材等の接着剤を介して搭載固
定するとともに半導体素子３の各電極を配線層５にボン
ディングワイヤ６を介して電気的に接続し、しかる後、
絶縁基体１の上面に蓋体２をガラス、樹脂、ロウ材等の
封止材を介して接合させ、絶縁基体１と蓋体２とから成
る容器４内部に半導体素子３を気密に収容することによ
って製品としての半導体装置が完成する。
【００４２】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００４３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）
のガラスセラミックス焼結体で形成したことから、絶縁
基体に設けた配線層を伝わる電気信号の伝搬速度を速い
ものとして信号の高速伝搬を要求する半導体素子の収容
が可能となる。
よれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）
のガラスセラミックス焼結体で形成したことから、絶縁
基体に設けた配線層を伝わる電気信号の伝搬速度を速い
ものとして信号の高速伝搬を要求する半導体素子の収容
が可能となる。
【００４４】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から、絶縁基体と同時焼成により形成される配線層を電
気抵抗率が低い銅や銀、金で形成することができ、その
結果、配線層に電気信号を伝搬させた場合、電気信号に
大きな減衰を生じることなく、電気信号を正確、かつ確
実に伝搬させることも可能となる。
によれば、絶縁基体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から、絶縁基体と同時焼成により形成される配線層を電
気抵抗率が低い銅や銀、金で形成することができ、その
結果、配線層に電気信号を伝搬させた場合、電気信号に
大きな減衰を生じることなく、電気信号を正確、かつ確
実に伝搬させることも可能となる。
【００４５】更に本発明の半導体素子収納用パッケージ
によれば、絶縁基体の下面に、熱伝導率が約２００Ｗ／
ｍ・Ｋのアルミニウム又はアルミニウムを主成分とする
合金から成る放熱体が取着されていること半導体素子が
作動時に大量の熱を発生したとしてもその熱は放熱体を
介して外部に良好に放散され、その結果、半導体素子を
常に適温として半導体素子を長期間にわたり正常、かつ
安定に作動させることができる。
によれば、絶縁基体の下面に、熱伝導率が約２００Ｗ／
ｍ・Ｋのアルミニウム又はアルミニウムを主成分とする
合金から成る放熱体が取着されていること半導体素子が
作動時に大量の熱を発生したとしてもその熱は放熱体を
介して外部に良好に放散され、その結果、半導体素子を
常に適温として半導体素子を長期間にわたり正常、かつ
安定に作動させることができる。
【００４６】また更に本発明の半導体素子収納用パッケ
ージによれば、絶縁基体の下面に取着される放熱体のヤ
ング率を１００ＧＰａ以下としたことから半導体素子の
作動時に発生した熱が絶縁基体と放熱体に作用し、両者
間に両者の熱膨張係数の相違に起因して熱応力が発生し
たとしてもその熱応力は放熱体が変形することによって
吸収され、その結果、絶縁基体に大きな応力が印加され
ることはなく、絶縁基体に割れやクラックが招来するの
を有効に防止して絶縁基体と蓋体とから成る容器の気密
封止を完全とし、容器内部に収容する半導体素子を長期
間にわたり正常、かつ安定に作動させることが可能とな
る。
ージによれば、絶縁基体の下面に取着される放熱体のヤ
ング率を１００ＧＰａ以下としたことから半導体素子の
作動時に発生した熱が絶縁基体と放熱体に作用し、両者
間に両者の熱膨張係数の相違に起因して熱応力が発生し
たとしてもその熱応力は放熱体が変形することによって
吸収され、その結果、絶縁基体に大きな応力が印加され
ることはなく、絶縁基体に割れやクラックが招来するの
を有効に防止して絶縁基体と蓋体とから成る容器の気密
封止を完全とし、容器内部に収容する半導体素子を長期
間にわたり正常、かつ安定に作動させることが可能とな
る。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
ｌ・・・・・・絶縁基体 ｌａ・・・・・半導体素子搭載部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・配線層 ８・・・・・・金属層 ９・・・・・・ロウ材 １０・・・・・放熱体
Claims (2)
- 【請求項１】複数の配線層を有するとともに上面に半導
体素子が搭載される搭載部が形成され、かつ下面に放熱
体が取着されている絶縁基体と、蓋体とから成り、内部
に半導体素子を収容する半導体素子収納用パッケージで
あって、前記絶縁基体は比誘電率が７以下のガラスセラ
ミックス焼結体で、配線層は電気抵抗率が２．５μΩ・
ｃｍ以下の金属材料で、放熱体はヤング率が１００ＧＰ
ａ以下のアルミニウム又はアルミニウムを主成分とする
合金で形成されていることを特徴とする半導体素子収納
用パッケージ。 - 【請求項２】前記配線層が銅、銀、金の少なくとも１種
より形成されていることを特徴とする請求項１に記載の
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048268A JP2001237336A (ja) | 2000-02-24 | 2000-02-24 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048268A JP2001237336A (ja) | 2000-02-24 | 2000-02-24 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237336A true JP2001237336A (ja) | 2001-08-31 |
Family
ID=18570385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000048268A Pending JP2001237336A (ja) | 2000-02-24 | 2000-02-24 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237336A (ja) |
-
2000
- 2000-02-24 JP JP2000048268A patent/JP2001237336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP3398294B2 (ja) | 電子部品収納用パッケージ | |
| JP2001237336A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3570852B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP3526526B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06112375A (ja) | 半導体素子収納用パッケージ | |
| JP2003110045A (ja) | 半導体素子収納用パッケージ | |
| JP2003100932A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP2001267443A (ja) | 半導体素子収納用パッケージ | |
| JP2003068913A (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003037202A (ja) | 半導体素子収納用パッケージ | |
| JPH09162337A (ja) | 半導体素子収納用パッケージ | |
| JP2003007889A (ja) | 半導体素子収納用パッケージ |