JP4562319B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP4562319B2 JP4562319B2 JP2001193759A JP2001193759A JP4562319B2 JP 4562319 B2 JP4562319 B2 JP 4562319B2 JP 2001193759 A JP2001193759 A JP 2001193759A JP 2001193759 A JP2001193759 A JP 2001193759A JP 4562319 B2 JP4562319 B2 JP 4562319B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- insulator
- copper
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）や光半導体素子等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体等の電気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、マンガン等の高融点金属からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、枠状絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−モリブデン合金等の金属材料で形成されており、該銅−モリブデン合金等は熱伝導率が高く、熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−モリブデン合金は銅とモリブデンの比率を制御することによって線熱膨張係数が決定され、例えば、線熱膨張係数が約６ｐｐｍ／℃の銅−モリブデン合金からなる基体を作成する場合には、銅を５重量％、モリブデンを９５重量％とし、また線熱膨張係数が約７．５ｐｐｍ／℃の銅−モリブデン合金からなる基体を作する場合には、銅を２０重量％、モリブデンを８０重量％とすればよい。
【０００５】
更に前記銅−モリブデン合金は一般に平均粒径が１μｍ乃至４０μｍのモリブデン粉末を焼成して焼結多孔体を得、次に前記モリブデンから成る焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作されている（特公平５−３８４５７号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体が平均粒径１μｍ乃至４０μｍのモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、平均粒径の１/２以下の粒径の粒子が１０％程度含まれているためにこの粒径の小さな粉末が粒径の大きな粉末間に入り込んで得られるモリブデンから成る焼結多孔体の空孔は細く狭いものとなり、その結果、空孔内に含浸される熱伝導が良好な銅もその線幅が細く狭いものとなって基体の熱伝導率は線熱膨張係数が約６ｐｐｍ／℃の銅−モリブデン合金からなる基体（銅：５重量％、モリブデン：９５重量％）の場合は約１８０Ｗ／ｍ・Ｋ、線熱膨張係数が約７．５ｐｐｍ／℃の銅−モリブデン合金からなる基体（銅：２０重量％、モリブデン：８０重量％）の場合は約２５５Ｗ／ｍ・Ｋ程度であった。
【０００７】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放出させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００８】
またこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高いことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００９】
更にこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその比電気抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、配線層は比電気抵抗が２．５μΩ・ｃｍ以下の金属材料で、基体は平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末から成る焼結多孔体に銅を含浸させて形成されているとともにモリブデンから成る焼結多孔体が７５乃至９５重量％、銅が５乃至２５重量％であることを特徴とするものである。
【００１２】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１３】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
更に本発明の半導体素子収納用パッケージによれば、基体を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して焼結多孔体を得るとともに該モリブデンから成る焼結多孔体の空孔内に銅を含浸させて製作したことから基体の熱伝導率を従来品に比べ１５％以上改善した高いものとなすことができ、その結果、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体を介して外部に効率よく放散され、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１４】
また更に本発明の半導体素子収納用パッケージによれば、基体を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としたことから基体の線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収容する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１５】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
【００１６】
図１は、本発明の半導体素子収納用パッケージの一実施例を示す断面図であり、図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１７】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１８】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収するとともに大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１９】
なお前記基体１はモリブデンと銅とから成り、モリブデン粉末を焼成して得られる焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作されている。
【００２０】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００２１】
前記基体１に取着される枠状絶縁体２はガラスセラミックス焼結体から成り、具体的には、
１）硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
２）コージライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
３）ムライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
等で形成されている。
【００２２】
前記枠状絶縁体２は、例えば、硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体から成る場合、原料粉末の組成が重量比で７２〜７６％のシリカ、１５〜１７％の酸化硼素、２〜４％の酸化アルミニウム、１．５％以下の酸化マグネシウム、１．１〜１．４％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム及び酸化リチウムの合計量２．０〜３．０％から成る硼珪酸ガラス粉末にアルミナもしくはムライトの各粉末とアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜９００℃の温度で焼成することによって製作される。
【００２３】
また前記枠状絶縁体２はその内周部から上部にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００２４】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、銅、銀、金等の金属粉末により形成されている。
【００２５】
前記配線層６は銅、銀、金等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２６】
前記配線層６を形成する銅、銀、金等はその融点が約１０００℃と低いものの枠状絶縁体２を構成するガラスセラミックス焼結体の焼成温度が低いことから枠状絶縁体２に所定パターンに被着形成することが可能となる。
【００２７】
また前記配線層６を形成する銅や銀、金等はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことから配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても配線層６において電気信号が大きく減衰することはなく、その結果、半導体素子４に正確、かつ確実な駆動を行わせることができる。
【００２８】
更に前記配線層６は、該配線層６の被着されている枠状絶縁体２の比誘電率が７以下（室温、１ＭＨｚ）、好適には５．５〜６と低いことから配線層６を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子４に正確、かつ確実に電気信号を出し入れすることができる。
【００２９】
なお、前記配線層６は銅や銀からなる場合、その露出表面に耐蝕性に優れる金属をメッキ法により１μｍ〜２０μｍの厚みに被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに配線層６とボンディングワイヤ７との接続及び配線層６への外部リードピン８の取着を強固となすことができる。従って、前記配線層６は銅や銀からなる場合、配線層６の酸化腐蝕を防止し、配線層６とボンディングワイヤ７及び外部リードピン８との取着を強固とするには配線層６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００３０】
また前記枠状絶縁体２に被着した配線層６にロウ付けされる外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子の各電極を外部電気回路に電気的に接続する作用をなす。
【００３１】
前記外部リードピン８は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００３２】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３３】
本発明の半導体素子収納用パッケージにおいては、基体１を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して得られる焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作しておくことが重要である。
【００３４】
このように平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して得られる焼結多孔体は粒径の小さい粉末が粒径の大きな粉末間に入り込んで空孔を小さくすることはなく、その結果、モリブデンから成る焼結多孔体の空孔を大きなものとするとともに該空孔内に含浸される熱伝導が良好な銅の線幅も広いものとなり、これによって基体１の熱伝導率を極めて高い値となすことが可能となる。
【００３５】
なお、前記モリブデン粉末を焼成して得られる焼結多孔体はモリブデン粉末の平均粒径が５０μｍ未満となると形成される空孔が細く、狭いものとなって基体１の熱伝導率を大幅に向上させることができず、また１００μｍを越えると基体１の表面に大きな凹凸が形成され半導体素子４を基体１の載置部１ａに強固に取着固定する事ができなくなってしまう。従って、前記モリブデンから成る焼結多孔体は平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成することによって形成されたものに限定される。
【００３６】
また前記平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成して得られる焼結多孔体は粒径が２５μｍ以下のものが含有されているとこの粒径の小さなモリブデン粉末が粒径の大きなモリブデン粉末間に入り込んで空孔を細く狭いものにしてしまい基体１の熱伝導率を小さいものとなしてしまう。従って、前記モリブデンから成る焼結多孔体は平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成して形成する際、その中に含まれている粒径２５μｍ以下の粉末を除去しておく必要がある。この粒径２５μｍ以下の粉末が含有されないようにするにはモリブデン粉末を粗さの異なる複数のメッシュを用いて調整し、粒径２５μｍ以下のものを除去することによって行われる。
【００３７】
更に本発明の半導体素子収納用パッケージにおいては、基体１を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としておくことが重要である。
【００３８】
前記モリブデンからなる焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としておくと基体１の線熱膨張係数を６ｐｐｍ／℃乃至８ｐｐｍ／℃（室温〜８００℃）の任意の値として、ガラスセラミックス焼結体から成る枠状絶縁体２の線熱膨張係数（４ｐｐｍ／℃〜８ｐｐｍ／℃）に近似させることが可能となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数差に起因する大きな熱応力が発生することはなく、これによって半導体素子４と収容する容器５の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００３９】
なお前記基体１はモリブデンから成る焼結多孔体が７５重量％未満、銅が２５重量％を超えた場合、或いはモリブデンから成る焼結多孔体が９５重量％を超え、銅が５重量％未満である場合、基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまう。従って、前記基体１はそれを形成するモリブデンから成る焼結多孔体の量は７５乃至９５重量％の範囲に、銅は５乃至２５重量％の範囲にそれぞれ特定される。
次に本発明の作用効果を下記に示す実験例に基づき説明する。
【００４０】
［実験例］
まず、銅と、平均粒径が５０μｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを含有しないモリブデン粉末と、平均粒径が５μｍで２．５μｍ以下の粒子を１０重量％含有するモリブデン粉末とを準備する。
【００４１】
次に上記銅およびモリブデン粉末を表１に示す値に秤量するとともに１ｔ／ｃｍ3の圧力で成形し、該成形体を１５００℃の温度で焼成して各種の焼結多孔体を得る。
【００４２】
次に前記モリブデンから成る各種の焼結多孔体の空孔内に１２００℃の温度で溶融させた銅を含浸させ、これによって銅−モリブデン合金から成る評価用基体を製作する。
【００４３】
最後に前記各種の評価用基体をＪＩＳ Ｒ１６１１に規定のファインセラミックスのレーザフラッシュ法による熱拡散率・比熱容量・熱伝導率試験方法に基づき評価用基体の熱拡散率と熱容量を求め、これらの値に評価基体の密度を積算することによって熱伝導率（Ｗ／ｍ・Ｋ）を、またＴＭＡ法（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）により評価用基体を昇温させながら各温度に対する評価基体の伸び量を測定し、その値を温度上昇幅値で除算することによって線熱膨張係数（ｐｐｍ／℃）を測定する。
【００４４】
その結果を表１および図２に示す。
【００４５】
【表１】
【００４６】
表１および図２から判るようにいずれの評価用基体においても銅とモリブデンの比率が同じものは線熱膨張係数が略同じ値を示しているのに対し、熱伝導率は平均粒径が５０μｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを含有しないモリブデン粉末を用いた評価用基体（試料No.１〜１５：本発明品）のものは平均粒径が５μｍで２．５μｍ以下の粒子を１０重量％含有するモリブデン粉末を用いた評価用基体（試料No.１６〜２１：従来品）よりも１５％以上高い値を示し熱伝導率が大きく改善されていることが判る。
【００４７】
よって本発明品では、半導体素子が作動時に多量の熱を発した際、その熱を基体を介して外部に効率よく放散させることができ、半導体素子を常に適温として長期間にわたり安定かつ正常に作動させることが可能となる。
【００４８】
なお、本発明は上述の実施例、実験例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４９】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００５０】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００５１】
更に本発明の半導体素子収納用パッケージによれば、基体を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して焼結多孔体を得るとともに該モリブデンから成る焼結多孔体の空孔内に銅を含浸させて製作したことから基体の熱伝導率を従来品に比べ１５％以上改善した高いものとなすことができ、その結果、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体を介して外部に効率よく放散され、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００５２】
また更に本発明の半導体素子収納用パッケージによれば、基体を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としたことから基体の線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収容する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージに用いる基体の特性図である。
【符号の説明】
１・・・・基体
１ａ・・・載置部
２・・・・枠状絶縁体
３・・・・蓋体
４・・・・半導体素子
５・・・・容器
６・・・・配線層
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）や光半導体素子等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体等の電気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、マンガン等の高融点金属からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、枠状絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−モリブデン合金等の金属材料で形成されており、該銅−モリブデン合金等は熱伝導率が高く、熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−モリブデン合金は銅とモリブデンの比率を制御することによって線熱膨張係数が決定され、例えば、線熱膨張係数が約６ｐｐｍ／℃の銅−モリブデン合金からなる基体を作成する場合には、銅を５重量％、モリブデンを９５重量％とし、また線熱膨張係数が約７．５ｐｐｍ／℃の銅−モリブデン合金からなる基体を作する場合には、銅を２０重量％、モリブデンを８０重量％とすればよい。
【０００５】
更に前記銅−モリブデン合金は一般に平均粒径が１μｍ乃至４０μｍのモリブデン粉末を焼成して焼結多孔体を得、次に前記モリブデンから成る焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作されている（特公平５−３８４５７号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体が平均粒径１μｍ乃至４０μｍのモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、平均粒径の１/２以下の粒径の粒子が１０％程度含まれているためにこの粒径の小さな粉末が粒径の大きな粉末間に入り込んで得られるモリブデンから成る焼結多孔体の空孔は細く狭いものとなり、その結果、空孔内に含浸される熱伝導が良好な銅もその線幅が細く狭いものとなって基体の熱伝導率は線熱膨張係数が約６ｐｐｍ／℃の銅−モリブデン合金からなる基体（銅：５重量％、モリブデン：９５重量％）の場合は約１８０Ｗ／ｍ・Ｋ、線熱膨張係数が約７．５ｐｐｍ／℃の銅−モリブデン合金からなる基体（銅：２０重量％、モリブデン：８０重量％）の場合は約２５５Ｗ／ｍ・Ｋ程度であった。
【０００７】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放出させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００８】
またこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高いことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００９】
更にこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその比電気抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、配線層は比電気抵抗が２．５μΩ・ｃｍ以下の金属材料で、基体は平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末から成る焼結多孔体に銅を含浸させて形成されているとともにモリブデンから成る焼結多孔体が７５乃至９５重量％、銅が５乃至２５重量％であることを特徴とするものである。
【００１２】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１３】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
更に本発明の半導体素子収納用パッケージによれば、基体を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して焼結多孔体を得るとともに該モリブデンから成る焼結多孔体の空孔内に銅を含浸させて製作したことから基体の熱伝導率を従来品に比べ１５％以上改善した高いものとなすことができ、その結果、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体を介して外部に効率よく放散され、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１４】
また更に本発明の半導体素子収納用パッケージによれば、基体を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としたことから基体の線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収容する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１５】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
【００１６】
図１は、本発明の半導体素子収納用パッケージの一実施例を示す断面図であり、図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１７】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１８】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収するとともに大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１９】
なお前記基体１はモリブデンと銅とから成り、モリブデン粉末を焼成して得られる焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作されている。
【００２０】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００２１】
前記基体１に取着される枠状絶縁体２はガラスセラミックス焼結体から成り、具体的には、
１）硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
２）コージライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
３）ムライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
等で形成されている。
【００２２】
前記枠状絶縁体２は、例えば、硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体から成る場合、原料粉末の組成が重量比で７２〜７６％のシリカ、１５〜１７％の酸化硼素、２〜４％の酸化アルミニウム、１．５％以下の酸化マグネシウム、１．１〜１．４％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム及び酸化リチウムの合計量２．０〜３．０％から成る硼珪酸ガラス粉末にアルミナもしくはムライトの各粉末とアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜９００℃の温度で焼成することによって製作される。
【００２３】
また前記枠状絶縁体２はその内周部から上部にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００２４】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、銅、銀、金等の金属粉末により形成されている。
【００２５】
前記配線層６は銅、銀、金等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２６】
前記配線層６を形成する銅、銀、金等はその融点が約１０００℃と低いものの枠状絶縁体２を構成するガラスセラミックス焼結体の焼成温度が低いことから枠状絶縁体２に所定パターンに被着形成することが可能となる。
【００２７】
また前記配線層６を形成する銅や銀、金等はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことから配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても配線層６において電気信号が大きく減衰することはなく、その結果、半導体素子４に正確、かつ確実な駆動を行わせることができる。
【００２８】
更に前記配線層６は、該配線層６の被着されている枠状絶縁体２の比誘電率が７以下（室温、１ＭＨｚ）、好適には５．５〜６と低いことから配線層６を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子４に正確、かつ確実に電気信号を出し入れすることができる。
【００２９】
なお、前記配線層６は銅や銀からなる場合、その露出表面に耐蝕性に優れる金属をメッキ法により１μｍ〜２０μｍの厚みに被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに配線層６とボンディングワイヤ７との接続及び配線層６への外部リードピン８の取着を強固となすことができる。従って、前記配線層６は銅や銀からなる場合、配線層６の酸化腐蝕を防止し、配線層６とボンディングワイヤ７及び外部リードピン８との取着を強固とするには配線層６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００３０】
また前記枠状絶縁体２に被着した配線層６にロウ付けされる外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子の各電極を外部電気回路に電気的に接続する作用をなす。
【００３１】
前記外部リードピン８は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００３２】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３３】
本発明の半導体素子収納用パッケージにおいては、基体１を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して得られる焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作しておくことが重要である。
【００３４】
このように平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して得られる焼結多孔体は粒径の小さい粉末が粒径の大きな粉末間に入り込んで空孔を小さくすることはなく、その結果、モリブデンから成る焼結多孔体の空孔を大きなものとするとともに該空孔内に含浸される熱伝導が良好な銅の線幅も広いものとなり、これによって基体１の熱伝導率を極めて高い値となすことが可能となる。
【００３５】
なお、前記モリブデン粉末を焼成して得られる焼結多孔体はモリブデン粉末の平均粒径が５０μｍ未満となると形成される空孔が細く、狭いものとなって基体１の熱伝導率を大幅に向上させることができず、また１００μｍを越えると基体１の表面に大きな凹凸が形成され半導体素子４を基体１の載置部１ａに強固に取着固定する事ができなくなってしまう。従って、前記モリブデンから成る焼結多孔体は平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成することによって形成されたものに限定される。
【００３６】
また前記平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成して得られる焼結多孔体は粒径が２５μｍ以下のものが含有されているとこの粒径の小さなモリブデン粉末が粒径の大きなモリブデン粉末間に入り込んで空孔を細く狭いものにしてしまい基体１の熱伝導率を小さいものとなしてしまう。従って、前記モリブデンから成る焼結多孔体は平均粒径が５０μｍ乃至１００μｍのモリブデン粉末を焼成して形成する際、その中に含まれている粒径２５μｍ以下の粉末を除去しておく必要がある。この粒径２５μｍ以下の粉末が含有されないようにするにはモリブデン粉末を粗さの異なる複数のメッシュを用いて調整し、粒径２５μｍ以下のものを除去することによって行われる。
【００３７】
更に本発明の半導体素子収納用パッケージにおいては、基体１を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としておくことが重要である。
【００３８】
前記モリブデンからなる焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としておくと基体１の線熱膨張係数を６ｐｐｍ／℃乃至８ｐｐｍ／℃（室温〜８００℃）の任意の値として、ガラスセラミックス焼結体から成る枠状絶縁体２の線熱膨張係数（４ｐｐｍ／℃〜８ｐｐｍ／℃）に近似させることが可能となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数差に起因する大きな熱応力が発生することはなく、これによって半導体素子４と収容する容器５の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００３９】
なお前記基体１はモリブデンから成る焼結多孔体が７５重量％未満、銅が２５重量％を超えた場合、或いはモリブデンから成る焼結多孔体が９５重量％を超え、銅が５重量％未満である場合、基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまう。従って、前記基体１はそれを形成するモリブデンから成る焼結多孔体の量は７５乃至９５重量％の範囲に、銅は５乃至２５重量％の範囲にそれぞれ特定される。
次に本発明の作用効果を下記に示す実験例に基づき説明する。
【００４０】
［実験例］
まず、銅と、平均粒径が５０μｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを含有しないモリブデン粉末と、平均粒径が５μｍで２．５μｍ以下の粒子を１０重量％含有するモリブデン粉末とを準備する。
【００４１】
次に上記銅およびモリブデン粉末を表１に示す値に秤量するとともに１ｔ／ｃｍ3の圧力で成形し、該成形体を１５００℃の温度で焼成して各種の焼結多孔体を得る。
【００４２】
次に前記モリブデンから成る各種の焼結多孔体の空孔内に１２００℃の温度で溶融させた銅を含浸させ、これによって銅−モリブデン合金から成る評価用基体を製作する。
【００４３】
最後に前記各種の評価用基体をＪＩＳ Ｒ１６１１に規定のファインセラミックスのレーザフラッシュ法による熱拡散率・比熱容量・熱伝導率試験方法に基づき評価用基体の熱拡散率と熱容量を求め、これらの値に評価基体の密度を積算することによって熱伝導率（Ｗ／ｍ・Ｋ）を、またＴＭＡ法（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）により評価用基体を昇温させながら各温度に対する評価基体の伸び量を測定し、その値を温度上昇幅値で除算することによって線熱膨張係数（ｐｐｍ／℃）を測定する。
【００４４】
その結果を表１および図２に示す。
【００４５】
【表１】
表１および図２から判るようにいずれの評価用基体においても銅とモリブデンの比率が同じものは線熱膨張係数が略同じ値を示しているのに対し、熱伝導率は平均粒径が５０μｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを含有しないモリブデン粉末を用いた評価用基体（試料No.１〜１５：本発明品）のものは平均粒径が５μｍで２．５μｍ以下の粒子を１０重量％含有するモリブデン粉末を用いた評価用基体（試料No.１６〜２１：従来品）よりも１５％以上高い値を示し熱伝導率が大きく改善されていることが判る。
【００４７】
よって本発明品では、半導体素子が作動時に多量の熱を発した際、その熱を基体を介して外部に効率よく放散させることができ、半導体素子を常に適温として長期間にわたり安定かつ正常に作動させることが可能となる。
【００４８】
なお、本発明は上述の実施例、実験例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４９】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００５０】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００５１】
更に本発明の半導体素子収納用パッケージによれば、基体を平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末を焼成して焼結多孔体を得るとともに該モリブデンから成る焼結多孔体の空孔内に銅を含浸させて製作したことから基体の熱伝導率を従来品に比べ１５％以上改善した高いものとなすことができ、その結果、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体を介して外部に効率よく放散され、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００５２】
また更に本発明の半導体素子収納用パッケージによれば、基体を構成するモリブデンから成る焼結多孔体を７５乃至９５重量％、銅を５乃至２５重量％の範囲としたことから基体の線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収容する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージに用いる基体の特性図である。
【符号の説明】
１・・・・基体
１ａ・・・載置部
２・・・・枠状絶縁体
３・・・・蓋体
４・・・・半導体素子
５・・・・容器
６・・・・配線層
Claims (1)
- 上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、配線層は電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、基体は平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以下の粒子を含有しないモリブデン粉末から成る焼結多孔体に銅を含浸させて形成されているとともにモリブデンから成る焼結多孔体が７５乃至９５重量％、銅が５乃至２５重量％であることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193759A JP4562319B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193759A JP4562319B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007889A JP2003007889A (ja) | 2003-01-10 |
| JP4562319B2 true JP4562319B2 (ja) | 2010-10-13 |
Family
ID=19031982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193759A Expired - Fee Related JP4562319B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4562319B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141247A (ja) * | 1983-01-31 | 1984-08-13 | Sumitomo Electric Ind Ltd | 半導体基板材料 |
| JPH06181267A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH10209313A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2003007886A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
-
2001
- 2001-06-26 JP JP2001193759A patent/JP4562319B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141247A (ja) * | 1983-01-31 | 1984-08-13 | Sumitomo Electric Ind Ltd | 半導体基板材料 |
| JPH06181267A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH10209313A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2003007886A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007889A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4227610B2 (ja) | 放熱基体の製造方法 | |
| JP4562319B2 (ja) | 半導体素子収納用パッケージ | |
| JP3628280B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP4548978B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003007932A (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP2003100967A (ja) | 高熱伝導性基体 | |
| JP2003007890A (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735754B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JP2746841B2 (ja) | 配線基板 | |
| JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP2003037202A (ja) | 半導体素子収納用パッケージ | |
| JP2003110045A (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JP2003100932A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |