JP2003007886A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2003007886A JP2003007886A JP2001193765A JP2001193765A JP2003007886A JP 2003007886 A JP2003007886 A JP 2003007886A JP 2001193765 A JP2001193765 A JP 2001193765A JP 2001193765 A JP2001193765 A JP 2001193765A JP 2003007886 A JP2003007886 A JP 2003007886A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- molybdenum
- copper
- base
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
く放出することができず、半導体素子に熱破壊が発生す
る。 【解決手段】上面に半導体素子4が載置される載置部1
aを有する基体1と、前記基体1上に半導体素子載置部
1aを囲繞するようにして取着され、半導体素子4の各
電極が接続される配線層6を有するセラミックス製の枠
状絶縁体2と、前記枠状絶縁体2上に取着され、枠状絶
縁体2の内側を気密に封止する蓋体3とから成る半導体
素子収納用パッケージであって、前記基体1は平均粒径
が50μm乃至100μmで、粒径25μm以下の粒子
を含有しないモリブデン粉末から成る焼結多孔体に銅を
含浸させて形成されているとともにモリブデンから成る
焼結多孔体が80乃至95重量%、銅が5乃至20重量
%である。
Description
回路素子)や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【0002】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−モリブデン合金等の金属材料か
らなる基体と、該基体の上面に前記載置部を囲繞するよ
うにして取着された酸化アルミニウム質焼結体やガラス
セラミックス焼結体等の電気絶縁材料からなる枠状の絶
縁体と、該枠状絶縁体の内周部から外周部にかけて被着
導出されているタングステン、モリブデン、銅、銀等の
金属粉末からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
ガラス、樹脂、ロウ材等の接着剤を介して接着固定する
とともに該半導体素子の各電極をボンディングワイヤを
介して枠状絶縁体に形成した配線層に電気的に接続し、
しかる後、枠状絶縁体に蓋体を該絶縁体の内側の穴を塞
ぐようにしてガラス、樹脂、ロウ材等から封止材を介し
て接合させ、基体と枠状絶縁体と蓋体とからなる容器内
部に半導体素子を気密に収容することによって製品とし
ての半導体装置となる。 【0003】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−モリブデ
ン合金等の金属材料で形成されており、該銅−モリブデ
ン合金等は熱伝導率が高く、熱伝導性に優れていること
から基体は半導体素子の作動時に発する熱を良好に吸収
するとともに大気中に良好に放散させることができ、こ
れによって半導体素子を常に適温とし半導体素子に熱破
壊が発生したり、特性に熱劣化が発生したりするのを有
効に防止している。 【0004】また上述の半導体素子収納用パッケージの
基体として使用されている銅−モリブデン合金は銅とモ
リブデンの比率を制御することによって線熱膨張係数が
決定され、例えば、線熱膨張係数が約6ppm/℃の銅
−モリブデン合金からなる基体を作成する場合には、銅
を5重量%、モリブデンを95重量%とし、また線熱膨
張係数が約7.5ppm/℃の銅−モリブデン合金から
なる基体を作成する場合には、銅を20重量%、モリブ
デンを80重量%とすればよい。 【0005】更に前記銅−モリブデン合金は一般に平均
粒径が1μm乃至40μmのモリブデン粉末を焼成して
焼結多孔体を得、次に前記モリブデンから成る焼結多孔
体の空孔内に溶融させた銅を含浸させることによって製
作されている(特公平5−38457号公報参照)。 【0006】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、基体が平
均粒径1μm乃至40μmのモリブデン粉末を焼成して
焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融
させた銅を含浸させることによって形成されており、平
均粒径の1/2以下の粒径の粒子が10%程度含まれて
いるためにこの粒径の小さな粉末が粒径の大きな粉末間
に入り込んで得られるモリブデンから成る焼結多孔体の
空孔は細く狭いものとなり、その結果、空孔内に含浸さ
れる熱伝導が良好な銅もその線幅が細く狭いものとなっ
て基体の熱伝導率は線熱膨張係数が約6ppm/℃の銅
−モリブデン合金からなる基体(銅:5重量%、モリブ
デン:95重量%)の場合は約180W/m・K、線熱
膨張係数が約7.5ppm/℃の銅−モリブデン合金か
らなる基体(銅:20重量%、モリブデン:80重量
%)の場合は約255W/m・K程度であった。 【0007】そのためこの従来の半導体素子収納用パッ
ケージ内に近時の高密度化、高集積化が大きく進み、作
動時に多量の熱を発する半導体素子を収容した場合、半
導体素子が作動時に発する熱は基体を介して外部に完全
に放出させることができなくなり、その結果、半導体素
子が該素子自身の発する熱によって高温となり、半導体
素子に熱破壊を招来させたり、特性にばらつきを生じ安
定に作動させることができないという欠点を有してい
た。 【0008】本発明者等は上記欠点に鑑み種々の実験検
討を重ねた結果、銅−モリブデン合金のモリブデン粉末
の粒径を制御すれば銅−モリブデン合金からなる基体の
熱伝導率を従来品に対し15%以上改善できることを知
見した。 【0009】本発明は上記知見に基づき案出されたもの
で、その目的は高密度化、高集積化が進み、作動時に多
量の熱を発する半導体素子を常に適温に保持し、半導体
素子を長期間にわたり安定に機能させることができる半
導体素子収納用パッケージを提案することにある。 【0010】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有するセラミック
ス製の枠状絶縁体と、前記枠状絶縁体上に取着され、枠
状絶縁体の内側を気密に封止する蓋体とから成る半導体
素子収納用パッケージであって、前記基体は平均粒径が
50μm乃至100μmで、25μm以下の粒子を含有
しないモリブデン粉末から成る焼結多孔体に銅を含浸さ
せて形成されているとともにモリブデンから成る焼結多
孔体が80乃至95重量%、銅が5乃至20重量%であ
ることを特徴とするものである。 【0011】本発明の半導体素子収納用パッケージによ
れば、基体を平均粒径が50μm乃至100μmで、粒
径が25μm以下の粒子を含有しないモリブデン粉末を
焼成して焼結多孔体を得るとともに該モリブデンから成
る焼結多孔体の空孔内に銅を含浸させて製作したことか
ら基体の熱伝導率を従来品に比べ15%以上改善した高
いものとなすことができ、その結果、基体上に載置され
る半導体素子が作動時に多量の熱を発したとしてもその
熱は基体を介して外部に効率よく放散され、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【0012】また本発明の半導体素子収納用パッケージ
によれば、基体を構成するモリブデンから成る焼結多孔
体を80乃至95重量%、銅を5乃至20重量%の範囲
としたことから基体の線熱膨張係数を酸化アルミニウム
質焼結体やガラスセラミックス焼結体等のセラミックス
から成る枠状絶縁体の線熱膨張係数に近似させることが
でき、その結果、基体上に枠状絶縁体を取着させる際や
半導体素子が作動した際等において基体と枠状絶縁体の
両者に熱が作用したとしても基体と枠状絶縁体との間に
は両者の線熱膨張係数の相違に起因する大きな熱応力が
発生することはなく、これによって半導体素子を収容す
る空所の気密封止が常に完全となり、半導体素子を安定
かつ正常に作動させることが可能となる。 【0013】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。 【0014】図1は、本発明の半導体素子収納用パッケ
ージの一実施例を示す断面図であり、図1において、1
は基体、2は枠状絶縁体、3は蓋体である。この基体1
と枠状絶縁体2と蓋体3とにより内部に半導体素子4を
気密に収容する容器5が構成される。 【0015】前記基体1はその上面に半導体素子4が載
置される載置部1aを有するとともに上面外周部に該基
体1の上面に設けた半導体素子4が載置される載置部1
aを囲繞するようにして枠状絶縁体2がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【0016】前記基体1は半導体素子4を支持する支持
部材として作用するとともに半導体素子4が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子4を常に適温とする作用をなし、枠状
絶縁体2に囲まれた基体1の載置部1a上に半導体素子
4がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【0017】なお前記基体1はモリブデンと銅とから成
り、モリブデン粉末を焼成して得られる焼結多孔体の空
孔内に溶融させた銅を含浸させることによって製作され
ている。 【0018】また前記基体1の上面外周部には該基体1
の上面に設けた半導体素子4が載置される載置部1aを
囲繞するようにして枠状絶縁体2がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体1と枠状絶
縁体2とで半導体素子4を収容するための空所が内部に
形成される。 【0019】前記基体1に取着される枠状絶縁体2は酸
化アルミニウム質焼結体やガラスセラミックス焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、窒化珪
素質焼結体、炭化珪素質焼結体等の電気絶縁性のセラミ
ックスから成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、可塑剤、溶剤を添加混合して泥漿状となすと
ともに該泥漿物を従来周知のドクターブレード法やカレ
ンダーロール法を採用することによってセラミックグリ
ーンシート(セラミック生シート)を形成し、次に前記
セラミックグリーンシートに適当な打ち抜き加工を施
し、所定形状となすとともに必要に応じて複数枚を積層
して成形体となし、しかる後、これを1600℃の温度
で焼成することによって製作される。 【0020】前記枠状絶縁体2は更にその内周部から上
面にかけて導出する複数の配線層6が被着形成されてお
り、枠状絶縁体2の内周部に露出する配線層6の一端に
は半導体素子4の各電極がボンディングワイヤ7を介し
て電気的に接続され、また枠状絶縁体2の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
8が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【0021】前記配線層6は半導体素子4の各電極を外
部電気回路に接続する際の導電路として作用し、タング
ステン、モリブデン、マンガン、銅、銀等の金属粉末に
より形成されている。 【0022】前記配線層6はタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末に適当な有機バイン
ダー、溶剤等を添加混合して得られた金属ペーストを枠
状絶縁体2となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法等の印刷法を用いることにより
所定パターンに印刷塗布しておくことによって枠状絶縁
体2の内周部から上面にかけて被着形成される。 【0023】なお前記配線層6はその露出する表面にニ
ッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に
優れる金属を1μm〜20μmの厚みにメッキ法により
被着させておくと、配線層6の酸化腐蝕を有効に防止す
ることができるとともに配線層6への外部リードピン8
のロウ付けを強固となすことができる。従って、前記配
線層6はその露出する表面にニッケル、金等の耐蝕性に
優れ、かつロウ材との濡れ性に優れる金属を1μm〜2
0μmの厚みに被着させておくことが好ましい。 【0024】また前記配線層6には外部リードピン8が
銀ロウ等のロウ材を介してロウ付け取着されており、該
外部リードピン8は容器5内部に収容する半導体素子4
の各電極を外部電気回路に電気的に接続する作用をな
し、外部リードピン8を外部電気回路に接続することに
よって容器5内部に収容される半導体素子4は配線層6
および外部リードピン8を介して外部電気回路に電気的
に接続されることとなる。 【0025】前記外部リードピン8は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
例えば、鉄−ニッケル−コバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定形状に形成
される。 【0026】本発明の半導体素子収納用パッケージにお
いては、基体1を平均粒径が50μm乃至100μm
で、粒径が25μm以下の粒子を含有しないモリブデン
粉末を焼成して得られる焼結多孔体の空孔内に溶融させ
た銅を含浸させることによって製作しておくことが重要
である。 【0027】このように平均粒径が50μm乃至100
μmで、粒径が25μm以下の粒子を含有しないモリブ
デン粉末を焼成して得られる焼結多孔体は粒径の小さい
粉末が粒径の大きな粉末間に入り込んで空孔を小さくす
ることはなく、その結果、モリブデンから成る焼結多孔
体の空孔を大きなものとするとともに該空孔内に含浸さ
れる熱伝導が良好な銅の線幅も広いものとなり、これに
よって基体1の熱伝導率を極めて高い値となすことが可
能となる。 【0028】なお、前記モリブデン粉末を焼成して得ら
れる焼結多孔体はモリブデン粉末の平均粒径が50μm
未満となると形成される空孔が細く、狭いものとなって
基体1の熱伝導率を大幅に向上させることができず、ま
た100μmを越えると基体1の表面に大きな凹凸が形
成され半導体素子4を基体1の載置部1aに強固に取着
固定する事ができなくなってしまう。従って、前記モリ
ブデンから成る焼結多孔体は平均粒径が50μm乃至1
00μmのモリブデン粉末を焼成することによって形成
されたものに限定される。 【0029】また前記平均粒径が50μm乃至100μ
mのモリブデン粉末を焼成して得られる焼結多孔体は粒
径が25μm以下のものが含有されているとこの粒径の
小さなモリブデン粉末が粒径の大きなモリブデン粉末間
に入り込んで空孔を細く狭いものにしてしまい基体1の
熱伝導率を小さいものとなしてしまう。従って、前記モ
リブデンから成る焼結多孔体は平均粒径が50μm乃至
100μmのモリブデン粉末を焼成して形成する際、そ
の中に含まれている粒径25μm以下の粉末を除去して
おく必要がある。この粒径25μm以下の粉末が含有さ
れないようにするにはモリブデン粉末を粗さの異なる複
数のメッシュを用いて調整し、粒径25μm以下のもの
を除去することによって行われる。 【0030】更に本発明の半導体素子収納用パッケージ
においては、基体1を構成するモリブデンから成る焼結
多孔体を80乃至95重量%、銅を5乃至20重量%の
範囲としておくことが重要である。 【0031】前記モリブデンからなる焼結多孔体を80
乃至95重量%、銅を5乃至20重量%の範囲としてお
くと基体1の線熱膨張係数を5ppm/℃乃至8ppm
/℃(室温〜800℃)の任意の値として、酸化アルミ
ニウム質焼結体やガラスセラミックス焼結体、ムライト
質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結
体、炭化珪素質焼結体等から成る枠状絶縁体の線熱膨張
係数(4ppm/℃〜8ppm/℃)に近似させること
が可能となり、その結果、基体1上に枠状絶縁体2を取
着させる際や半導体素子4が作動した際において基体1
と枠状絶縁体2の両者に熱が作用したとしても基体1と
枠状絶縁体2との間には両者の線熱膨張係数差に起因す
る大きな熱応力が発生することはなく、これによって半
導体素子4と収容する容器5の気密封止が常に完全とな
り、半導体素子4を安定かつ正常に作動させることが可
能となる。 【0032】なお前記基体1はモリブデンから成る焼結
多孔体が80重量%未満、銅が20重量%を超えた場
合、或いはモリブデンから成る焼結多孔体が95重量%
を超え、銅が5重量%未満である場合、基体1の線熱膨
張係数が枠状絶縁体2の線熱膨張係数に対して大きく相
違することとなり、その結果、基体1に枠状絶縁体2を
強固に取着させておくことができなくなってしまう。従
って、前記基体1はそれを形成するモリブデンから成る
焼結多孔体の量は80乃至95重量%の範囲に、銅は5
乃至20重量%の範囲にそれぞれ特定される。 【0033】かくして上述の半導体素子収納用パッケー
ジによれば、基体1の半導体素子載置部1a上に半導体
素子4をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子4の各電極をボンディン
グワイヤ7を介して所定の配線層6に接続させ、しかる
後、前記枠状絶縁体2の上面に蓋体3をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体1、枠
状絶縁体2及び蓋体3とから成る容器5内部に半導体素
子4を気密に収容することによって製品としての半導体
装置となる。次に本発明の作用効果を下記に示す実験例
に基づき説明する。 【0034】[実験例]まず、銅と、平均粒径が50μ
m、75μm、100μmで粒径25μm以下のものを
含有しないモリブデン粉末と、平均粒径が5μmで2.
5μm以下の粒子を10重量%含有するモリブデン粉末
とを準備する。 【0035】次に上記銅およびモリブデン粉末を表1に
示す値に秤量するとともに1t/cm3の圧力で成形
し、該成形体を1500℃の温度で焼成して各種の焼結
多孔体を得る。 【0036】次に前記モリブデンから成る各種の焼結多
孔体の空孔内に1200℃の温度で溶融させた銅を含浸
させ、これによって銅−モリブデン合金から成る評価用
基体を製作する。 【0037】最後に前記各種の評価用基体をJIS R
1611に規定のファインセラミックスのレーザフラッ
シュ法による熱拡散率・比熱容量・熱伝導率試験方法に
基づき評価用基体の熱拡散率と熱容量を求め、これらの
値に評価基体の密度を積算することによって熱伝導率
(W/m・K)を、またTMA法(Thermomec
hanical Analysis)により評価用基体
を昇温させながら各温度に対する評価基体の伸び量を測
定し、その値を温度上昇幅値で除算することによって線
熱膨張係数(ppm/℃)を測定する。 【0038】その結果を表1および図2に示す。 【0039】 【表1】 【0040】表1および図2から判るようにいずれの評
価用基体においても銅とモリブデンの比率が同じものは
線熱膨張係数が略同じ値を示しているのに対し、熱伝導
率は平均粒径が50μm、75μm、100μmで25
μm以下のものを含有しないモリブデン粉末を用いた評
価用基体(試料No.1〜12:本発明品)のものは平均
粒径が5μmで2.5μm以下の粒子を10重量%含有
するモリブデン粉末を用いた評価用基体(試料No.13
〜18:従来品)よりも15%以上高い値を示し熱伝導
率が大きく改善されていることが判る。 【0041】よって本発明品では、半導体素子が作動時
に多量の熱を発した際、その熱を基体を介して外部に効
率よく放散させることができ、半導体素子を常に適温と
して長期間にわたり安定かつ正常に作動させることが可
能となる。 【0042】なお、本発明は上述の実施例、実験例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。 【0043】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、基体を平均粒径が50μm乃至100μmで、
粒径25μm以下の粒子を含有しないモリブデン粉末を
焼成して焼結多孔体を得るとともに該モリブデンから成
る焼結多孔体の空孔内に銅を含浸させて製作したことか
ら基体の熱伝導率を従来品に比べ15%以上改善した高
いものとなすことができ、その結果、基体上に載置され
る半導体素子が作動時に多量の熱を発したとしてもその
熱は基体を介して外部に効率よく放散され、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【0044】また本発明の半導体素子収納用パッケージ
によれば、基体を構成するモリブデンから成る焼結多孔
体を80乃至95重量%、銅を5乃至20重量%の範囲
としたことから基体の線熱膨張係数を酸化アルミニウム
質焼結体やガラスセラミックス焼結体等のセラミックス
から成る枠状絶縁体の線熱膨張係数に近似させることが
でき、その結果、基体上に枠状絶縁体を取着させる際や
半導体素子が作動した際等において基体と枠状絶縁体の
両者に熱が作用したとしても基体と枠状絶縁体との間に
は両者の線熱膨張係数の相違に起因する大きな熱応力が
発生することはなく、これによって半導体素子を収容す
る空所の気密封止が常に完全となり、半導体素子を安定
かつ正常に作動させることが可能となる。
例を示す断面図である。 【図2】本発明の半導体素子収納用パッケージに用いる
基体の特性図である。 【符号の説明】 1・・・・基体 1a・・・載置部 2・・・・枠状絶縁体 3・・・・蓋体 4・・・・半導体素子 5・・・・容器 6・・・・配線層
Claims (1)
- 【特許請求の範囲】 【請求項1】上面に半導体素子が載置される載置部を有
する基体と、前記基体上に半導体素子載置部を囲繞する
ようにして取着され、半導体素子の各電極が接続される
配線層を有するセラミックス製の枠状絶縁体と、前記枠
状絶縁体上に取着され、枠状絶縁体の内側を気密に封止
する蓋体とから成る半導体素子収納用パッケージであっ
て、前記基体は平均粒径が50μm乃至100μmで、
25μm以下の粒子を含有しないモリブデン粉末から成
る焼結多孔体に銅を含浸させて形成されているとともに
モリブデンから成る焼結多孔体が80乃至95重量%、
銅が5乃至20重量%であることを特徴とする半導体素
子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193765A JP3628280B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193765A JP3628280B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003007886A true JP2003007886A (ja) | 2003-01-10 |
JP3628280B2 JP3628280B2 (ja) | 2005-03-09 |
Family
ID=19031988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001193765A Expired - Fee Related JP3628280B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3628280B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007889A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
WO2016088687A1 (ja) * | 2014-12-05 | 2016-06-09 | 株式会社半導体熱研究所 | 放熱基板及び該放熱基板の製造方法 |
-
2001
- 2001-06-26 JP JP2001193765A patent/JP3628280B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007889A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
JP4562319B2 (ja) * | 2001-06-26 | 2010-10-13 | 京セラ株式会社 | 半導体素子収納用パッケージ |
WO2016088687A1 (ja) * | 2014-12-05 | 2016-06-09 | 株式会社半導体熱研究所 | 放熱基板及び該放熱基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3628280B2 (ja) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628280B2 (ja) | 半導体素子収納用パッケージ | |
JP2003007932A (ja) | 半導体素子収納用パッケージ | |
JP4548978B2 (ja) | 半導体素子収納用パッケージ | |
JP2003100967A (ja) | 高熱伝導性基体 | |
JP2003037204A (ja) | 半導体素子収納用パッケージ | |
JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
JP4562319B2 (ja) | 半導体素子収納用パッケージ | |
JP2003007885A (ja) | 半導体素子収納用パッケージ | |
JP2003007890A (ja) | 半導体素子収納用パッケージ | |
JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JPH06334077A (ja) | 半導体素子収納用パッケージ | |
JP2003008132A (ja) | 光半導体素子収納用パッケージ | |
JP3559457B2 (ja) | ロウ材 | |
JP2003105476A (ja) | 高熱伝導性基体 | |
JP2003008130A (ja) | 光半導体素子収納用パッケージ | |
JPH08316353A (ja) | 半導体素子収納用パッケージ | |
JP2003068911A (ja) | 半導体素子収納用パッケージ | |
JP2003100933A (ja) | 半導体素子収納用パッケージ | |
JP2003273266A (ja) | 半導体素子収納用パッケージ | |
JPH0864713A (ja) | 半導体素子収納用パッケージ | |
JPH09162324A (ja) | 半導体素子収納用パッケージ | |
JP2003100931A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121217 |
|
LAPS | Cancellation because of no payment of annual fees |