JP2003068911A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003068911A
JP2003068911A JP2001256494A JP2001256494A JP2003068911A JP 2003068911 A JP2003068911 A JP 2003068911A JP 2001256494 A JP2001256494 A JP 2001256494A JP 2001256494 A JP2001256494 A JP 2001256494A JP 2003068911 A JP2003068911 A JP 2003068911A
Authority
JP
Japan
Prior art keywords
semiconductor element
frame
copper
shaped insulator
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001256494A
Other languages
English (en)
Inventor
Yoshihiro Basho
義博 芭蕉
Shin Matsuda
伸 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001256494A priority Critical patent/JP2003068911A/ja
Publication of JP2003068911A publication Critical patent/JP2003068911A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】上面に半導体素子4が載置される載置部1
aを有する基体1と、該基体1の上面に取着され、前記
載置部1aを囲繞する枠状の絶縁体2と、該枠状絶縁体
2上に取着され、枠状絶縁体2の内側を気密に封止する
蓋体3とから成る半導体素子収納用パッケージであっ
て、前記枠状絶縁体2は熱膨張係数が6.0ppm/℃
乃至8.0ppm/℃(室温〜800℃)のセラミック
スからなり成り、かつ前記基体1は炭化珪素と銅とから
成り、炭化珪素が65乃至80重量%、銅が20乃至3
5重量%から成る中間層1cの上下両面に炭化珪素が3
0乃至60重量%、銅が40乃至70重量%から成る上
下層1b、1dを配した3層構造を有している。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。 【0002】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体やガラスセラミック焼結体等の電気絶縁
材料からなる枠状絶縁体と、該枠状絶縁体の内周部から
外周部にかけて被着導出されているタングステン、モリ
ブデン、銅、銀等の金属粉末からなる複数個の配線層
と、前記枠状絶縁体の上面に取着され、絶縁体の内側の
穴を塞ぐ蓋体とから構成されており、基体の半導体素子
載置部に半導体素子をガラス、樹脂、ロウ材等の接着剤
を介して接着固定するとともに該半導体素子の各電極を
ボンディングワイヤを介して枠状絶縁体に形成した配線
層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該
絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ
材等から封止材を介して接合させ、基体と枠状絶縁体と
蓋体とからなる容器内部に半導体素子を気密に収容する
ことによって製品としての半導体装置となる。 【0003】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約180W/m・Kと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。 【0004】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が75乃至90重量%、銅が10乃至25重
量%の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が80乃至90重量%、銅が
10乃至20重量%の範囲となっている。 【0005】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、基体がタ
ングステン粉末やモリブデン粉末を焼成して焼結多孔体
を得るとともに該焼結多孔体の空孔内に溶融させた銅を
含浸させることによって形成されており、前記銅の量を
増加させればさせるほど前記基体の熱伝導率は高くなる
が、それにつれて基体の線熱膨張係数も大きくなる。前
記基体は上面に取着される酸化アルミニウム質焼結体や
ガラスセラミック焼結体等から成る枠状絶縁体の線熱膨
張係数(6.0ppm/℃乃至8.0ppm/℃:室温
〜800℃)と大きく相違すると、両者の線熱膨張係数
の相違により発生する応力が両者の接合界面に働き、該
応力により前記接合界面にクラックがはいったり、ひど
い場合には両者の接合界面に剥離が発生したりして、半
導体素子収納用パッケージの気密封止の信頼性が損なわ
れ、内部に収容する半導体素子を信頼性よく正常に作動
させることができなくなると言う問題が発生してしまう
ことから、前記基体の線熱膨張係数は前記枠状絶縁体の
線熱膨張係数と近似させる必要があり、前記基体の銅の
含有率は10乃至25重量%(基体が銅−タングステン
合金から成る場合は銅の含有率は10乃至25重量%、
銅−モリブデン合金から成る場合は銅の含有率は10乃
至20重量%)の範囲に限定されることとなり、前記基
体の熱伝導率は最大でも約180W/m・K程度であっ
た。 【0006】そのためこの従来の半導体素子収納用パッ
ケージ内に近時の高密度化、高集積化が大きく進み、作
動時に多量の熱を発する半導体素子を収容した場合、半
導体素子が作動時に発する熱は基体を介して外部に完全
に放散させることができなくなり、その結果、半導体素
子が該素子自身の発する熱によって高温となり、半導体
素子に熱破壊を招来させたり、特性にばらつきを生じ安
定に作動させることができないという欠点を有してい
た。 【0007】本発明は上記欠点に鑑み案出されたもの
で、その目的は高密度化、高集積化が進み、作動時に多
量の熱を発する半導体素子を常に適温に保持し、半導体
素子を長期間にわたり安定に機能させることができる半
導体素子収納用パッケージを提案することにある。 【0008】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、該基体の上面
に取着され、前記載置部を囲繞する枠状絶縁体と、該枠
状絶縁体上に取着され、枠状絶縁体の内側を気密に封止
する蓋体とから成る半導体素子収納用パッケージであっ
て、前記枠状絶縁体は線熱膨張係数が6.0ppm/℃
乃至8.0ppm/℃(室温〜800℃)のセラミック
スからなり成り、かつ前記基体は炭化珪素と銅とから成
り、炭化珪素が65乃至80重量%、銅が20乃至35
重量%から成る中間層の上下両面に炭化珪素が30乃至
60重量%、銅が40乃至70重量%から成る上下層を
配した3層構造を有していることを特徴とするものであ
る。 【0009】本発明の半導体素子収納用パッケージによ
れば、基体を炭化珪素が65乃至80重量%、銅が20
乃至35重量%から成る中間層の上下両面に炭化珪素が
30乃至60重量%、銅が40乃至70重量%から成る
上下層を配した3層構造となしたことから基体の半導体
素子載置部である上層の熱伝導率を250W/m・K以
上の高いものとし、基体上に載置される半導体素子が作
動時に多量の熱を発したとしてもその熱は基体の半導体
素子載置部平面方向に素早く広がらせるとともに基体の
上層、中間層、下層を順次介して外部に効率よく確実に
放散させることができ、これによって半導体素子は常に
適温となり、半導体素子を長期間にわたり安定かつ正常
に作動させることが可能となる。 【0010】また本発明の半導体素子収納用パッケージ
によれば、基体を炭化珪素が65乃至80重量%、銅が
20乃至35重量%から成る中間層の上下両面に炭化珪
素が30乃至60重量%、銅が40乃至70重量%から
成る上下層を配した3層構造となし、線熱膨張係数が小
さい中間層を線熱膨張係数の大きい上下層で挟み込み、
基体全体の線熱膨張係数を枠状絶縁体の線熱膨張係数に
近似する6.0ppm/℃乃至8.0ppm/℃(室温
〜800℃)となしたことから基体上に枠状絶縁体を取
着させる際や半導体素子が作動した際等において基体と
枠状絶縁体の両者に熱が作用したとしても基体と枠状絶
縁体との間には両者の線熱膨張係数の相違に起因する大
きな熱応力が発生することはなく、これによって半導体
素子を収納する空所の気密封止が常に完全となり、半導
体素子を安定かつ正常に作動させることが可能となる。 【0011】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図1は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
1において、1は基体、2は枠状絶縁体、3は蓋体であ
る。この基体1と枠状絶縁体2と蓋体3とにより内部に
半導体素子4を気密に収容する容器5が構成される。 【0012】前記基体1はその上面に半導体素子4が載
置される載置部1aを有するとともに上面外周部に該基
体1の上面に設けた半導体素子4が載置される載置部1
aを囲繞するようにして枠状絶縁体2がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【0013】前記基体1は半導体素子4を支持する支持
部材として作用するとともに半導体素子4が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子4を常に適温とする作用をなし、枠状
絶縁体2に囲まれた基体1の載置部1a上に半導体素子
4がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【0014】なお前記基体1は炭化珪素と銅とから成
り、例えば、溶融させた銅に平均粒径5μm程度の炭化
珪素粉末を分散混入させることによって、或いは炭化珪
素粉末を焼成して多孔質の焼結体を得、しかる後焼結体
の空孔内に溶融させた銅を充填させることによって製作
されている。 【0015】また前記基体1の上面外周部には該基体1
の上面に設けた半導体素子4が載置される載置部1aを
囲繞するようにして枠状絶縁体2がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体1と枠状絶
縁体2とで半導体素子4を収容するための空所が内部に
形成される。 【0016】前記基体1に取着される枠状絶縁体2は酸
化アルミニウム質焼結体やガラスセラミック焼結体等、
線熱膨張係数が6.0ppm/℃〜8.0ppm/℃
(室温〜800℃)の電気絶縁性のセラミックスから成
り、例えば、酸化アルミニウム質焼結体から成る場合に
は酸化アルミニウム、酸化珪素、酸化マグネシウム、酸
化カルシウム等の原料粉末に適当な有機バインダー、可
塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿
物を従来周知のドクターブレード法やカレンダーロール
法を採用することによってセラミックグリーンシート
(セラミック生シート)を形成し、次に前記セラミック
グリーンシートに適当な打ち抜き加工を施し、所定形状
となすとともに必要に応じて複数枚を積層して成形体と
なし、しかる後、これを1600℃の温度で焼成するこ
とによって製作される。また、ガラスセラミック焼結体
から成る場合には、ホウ珪酸ガラス等のガラス粉末と酸
化アルミニウム等のセラミック粉末とから成る原料粉末
に適当な有機バインダ、溶剤等を添加混合して泥漿物を
作るとともに、この泥漿物をドクターブレード法やカレ
ンダーロール法を採用することによってセラミックグリ
ーンシート(セラミック生シート)を形成し、次に前記
セラミックグリーンシートに適当な打ち抜き加工を施し
て所定の形状に成形するとともに必要に応じて複数枚を
積層して成形体となし、しかる後、これを約900℃の
温度で焼成することによって製作される。 【0017】前記枠状絶縁体2は更にその内周部から上
面にかけて導出する複数の配線層6が被着形成されてお
り、枠状絶縁体2の内周部に露出する配線層6の一端に
は半導体素子4の各電極がボンディングワイヤ7を介し
て電気的に接続され、また枠状絶縁体2の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
8が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【0018】前記配線層6は半導体素子4の各電極を外
部電気回路に接続する際の導電路として作用し、タング
ステン、モリブデン、マンガン、銅、銀等の金属粉末に
より形成されている。 【0019】前記配線層6はタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末に適当な有機バイン
ダー、溶剤等を添加混合して得られた金属ペーストを枠
状絶縁体2となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法等の印刷法を用いることにより
所定パターンに印刷塗布しておくことによって枠状絶縁
体2の内周部から上面にかけて被着形成される。 【0020】なお前記配線層6はその露出する表面にニ
ッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に
優れる金属を1μm〜20μmの厚みにメッキ法により
被着させておくと、配線層6の酸化腐蝕を有効に防止す
ることができるとともに外部リードピン8を強固に取着
することが可能となり、前記配線層6はその露出する表
面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡
れ性に優れる金属を1μm〜20μmの厚みに被着させ
ておくことが好ましい。 【0021】また前記配線層6には外部リードピン8が
銀ロウ等のロウ材を介してロウ付け取着されており、該
外部リードピン8は容器5内部に収容する半導体素子の
各電極を外部電気回路に電気的に接続する作用をなし、
外部リードピン8を外部電気回路に接続することによっ
て容器5内部に収容される半導体素子4は配線層6およ
び外部リードピン8を介して外部電気回路に電気的に接
続されることとなる。 【0022】前記外部リードピン8は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
例えば、鉄−ニッケル−コバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定形状に形成
される。 【0023】本発明の半導体素子収納用パッケージにお
いては、前記基体1を炭化珪素が65乃至80重量%、
銅が20乃至35重量%から成る中間層1cの上下両面
に炭化珪素が30乃至60重量%、銅が40乃至70重
量%から成る上下層1b、1dを配した3層構造として
おくことが重要である。 【0024】前記基体1を炭化珪素が65乃至80重量
%、銅が20乃至35重量%から成る中間層1cの上下
両面に炭化珪素が30乃至60重量%、銅が40乃至7
0重量%から成る上下層1b、1dを配した3層構造と
したことから基体1の半導体素子載置部1aである上層
1bの熱伝導率を250W/m・K以上の高いものと
し、基体1上に載置される半導体素子4が作動時に多量
の熱を発したとしてもその熱は基体1の半導体素子載置
部1a平面方向に素早く広がらせるとともに基体1の上
層1b、中間層1c、下層1dを順次介して外部に効率
よく確実に放散させることができ、これによって半導体
素子4は常に適温となり、半導体素子4を長期間にわた
り安定かつ正常に作動させることが可能となる。 【0025】また前記基体1は炭化珪素が65乃至80
重量%、銅が20乃至35重量%から成る中間層1cの
上下両面に炭化珪素が30乃至60重量%、銅が40乃
至70重量%から成る上下層1b、1dを配した3層構
造となし、線熱膨張係数が小さい中間層1cを線熱膨張
係数の大きい上下層1b、1dで挟み込み、基体1全体
の線熱膨張係数を枠状絶縁体2の線熱膨張係数に近似す
る6.0ppm/℃乃至8.0ppm/℃(室温〜80
0℃)となしたことから基体1上に枠状絶縁体2を取着
させる際や半導体素子4が作動した際において基体1と
枠状絶縁体2の両者に熱が作用したとしても基体1と枠
状絶縁体2との間には両者の線熱膨張係数の相違に起因
する大きな熱応力が発生することはなく、これによって
半導体素子4を収納する空所の気密封止が常に完全とな
り、半導体素子4を安定かつ正常に作動させることが可
能となる。 【0026】なお前記基体1はその中間層1cの炭化珪
素の量が65重量%未満の場合、或いは80重量%を超
えた場合、基体1の線熱膨張係数が枠状絶縁体2の線熱
膨張係数に対して大きく相違することとなり、その結
果、基体1に枠状絶縁体2を強固に取着させておくこと
ができなくなってしまう。従って、前記基体1の中間層
1cはそれを形成する炭化珪素の量は65乃至80重量
%の範囲に特定される。 【0027】また前記上下層1b、1dの炭化珪素の量
が30重量%未満となると、言い換えれば銅が70重量
%を超えると、基体1の線熱膨張係数が枠状絶縁体2の
線熱膨張係数に対し大きく相違して基体1に枠状絶縁体
2を強固に取着させておくことができなくなってしま
い、また炭化珪素の量が60重量%を超えると、言い換
えれば銅が40重量%未満となると上下層1b、1dの
熱伝導率を250W/m・K以上の高いものと成すこと
ができず、半導体素子4が作動時に多量の熱を発した場
合、その熱を基体1を介して外部に完全に放散させるこ
とができなくなり、その結果、半導体素子4を高温とし
て半導体素子4に熱破壊を招来させたり、特性にばらつ
きが生じ安定に作動させることができなくなってしま
う。従って、前記基体1の上下層1b、1dは炭化珪素
が30乃至60重量%、銅が40乃至70重量%に特定
される。 【0028】更に前記上下層1b、1dはその組成、厚
みを略同一に形成しておくと上層1bと中間層1cの間
に発生する応力と、下層1dと中間層1cの間に発生す
る応力が相殺されて基体1の平坦度が良好となり、その
結果、基体1に枠状絶縁体2を極めて強固に接合させる
ことができ、容器5の気密封止の信頼性をより確実なも
のとして容器5内部に収納する半導体素子4の作動信頼
性を安定、確実なものと成すことができる。 【0029】また更に前記上下層1b、1dと中間層1
cの厚みは前記上下層1b、1dの厚みをX、中間層1
cの厚みをYとした場合、0.5Y≦X≦Yの範囲とし
ておくと基体1を介して半導体素子4の発する熱をより
良好に外部に放散することができる。前記上下層1b、
1dの厚みをX、中間層1cの厚みをYとした場合、
0.5Y>Xとなると250W/m・K以上の高熱伝導
率である上下層1b、1dが薄くなり半導体素子4の発
する熱を外部に効率よく放散させることができなくなる
危険性があり、Y<Xとなると線熱膨張係数の大きな上
下層の基体1全体に及ぼす影響が大きくなり、基体1の
線熱膨張係数を前記枠状絶縁体2の線熱膨張係数と近似
させることが困難となる危険性があることから、前記上
下層1b、1dと中間層1cの厚みは前記上下層1b、
1dの厚みをX、中間層1cの厚みをYとした場合、
0.5Y≦X≦Yの範囲が望ましい。 【0030】なお前記3層構造の基体1は、中間層1c
となる炭化珪素−銅の板体と、上下層1b、1dとなる
炭化珪素−銅の板体とを各々準備し、前記中間層1cと
なる板体の上下を上下層1b、1dとなる板体で挟み込
んだ後、銅の溶融温度(1083℃)より若干高い温度
で加熱しながら加圧することによって製作される。 【0031】かくして上述の半導体素子収納用パッケー
ジによれば、基体1の半導体素子載置部1a上に半導体
素子4をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子4の各電極をボンディン
グワイヤ7を介して所定の配線層6に接続させ、しかる
後、前記枠状絶縁体2の上面に蓋体3をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体1、枠
状絶縁体2及び蓋体3とから成る容器5内部に半導体素
子4を気密に収容することによって製品としての半導体
装置となる。 【0032】なお本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。 【0033】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、基体を炭化珪素が65乃至80重量%、銅が2
0乃至35重量%から成る中間層の上下両面に炭化珪素
が30乃至60重量%、銅が40乃至70重量%から成
る上下層を配した3層構造となしたことから基体の半導
体素子載置部である上層の熱伝導率を250W/m・K
以上の高いものとし、基体上に載置される半導体素子が
作動時に多量の熱を発したとしてもその熱は基体の半導
体素子載置部平面方向に素早く広がらせるとともに基体
の上層、中間層、下層を順次介して外部に効率よく確実
に放散させることができ、これによって半導体素子は常
に適温となり、半導体素子を長期間にわたり安定かつ正
常に作動させることが可能となる。 【0034】また本発明の半導体素子収納用パッケージ
によれば、基体を炭化珪素が65乃至80重量%、銅が
20乃至35重量%から成る中間層の上下両面に炭化珪
素が30乃至60重量%、銅が40乃至70重量%から
成る上下層を配した3層構造となし、線熱膨張係数が小
さい中間層を線熱膨張係数の大きい上下層で挟み込み、
基体全体の線熱膨張係数を枠状絶縁体の線熱膨張係数に
近似する6.0ppm/℃乃至8.0ppm/℃(室温
〜800℃)となしたことから基体上に枠状絶縁体を取
着させる際や半導体素子が作動した際等において基体と
枠状絶縁体の両者に熱が作用したとしても基体と枠状絶
縁体との間には両者の線熱膨張係数の相違に起因する大
きな熱応力が発生することはなく、これによって半導体
素子を収納する空所の気密封止が常に完全となり、半導
体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】 【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 【符号の説明】 1・・・・・基体 1a・・・・載置部 1b・・・・上層 1c・・・・中間層 1d・・・・下層 2・・・・・枠状絶縁体 3・・・・・蓋体 4・・・・・半導体素子 5・・・・・容器 6・・・・・配線層 7・・・・・ボンディングワイヤ 8・・・・・外部リードピン

Claims (1)

  1. 【特許請求の範囲】 【請求項1】上面に半導体素子が載置される載置部を有
    する基体と、該基体の上面に取着され、前記載置部を囲
    繞する枠状絶縁体と、該枠状絶縁体上に取着され、枠状
    絶縁体の内側を気密に封止する蓋体とから成る半導体素
    子収納用パッケージであって、前記枠状絶縁体は線熱膨
    張係数が6.0ppm/℃乃至8.0ppm/℃(室温
    〜800℃)のセラミックスから成り、かつ前記基体は
    炭化珪素と銅とから成り、炭化珪素が65乃至80重量
    %、銅が20乃至35重量%から成る中間層の上下両面
    に炭化珪素が30乃至60重量%、銅が40乃至70重
    量%から成る上下層を配した3層構造を有していること
    を特徴とする半導体素子収納用パッケージ。
JP2001256494A 2001-08-27 2001-08-27 半導体素子収納用パッケージ Pending JP2003068911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001256494A JP2003068911A (ja) 2001-08-27 2001-08-27 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001256494A JP2003068911A (ja) 2001-08-27 2001-08-27 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003068911A true JP2003068911A (ja) 2003-03-07

Family

ID=19084302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256494A Pending JP2003068911A (ja) 2001-08-27 2001-08-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003068911A (ja)

Similar Documents

Publication Publication Date Title
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2003068911A (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP2003100931A (ja) 半導体素子収納用パッケージ
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP3659305B2 (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP2003037229A (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2003037200A (ja) 半導体素子収納用パッケージ
JP2003007886A (ja) 半導体素子収納用パッケージ
JP2003100933A (ja) 半導体素子収納用パッケージ
JP2003101123A (ja) 光半導体素子収納用パッケージ
JP2003068904A (ja) 半導体素子収納用パッケージ
JPH08316353A (ja) 半導体素子収納用パッケージ
JP2003124376A (ja) 半導体素子収納用パッケージ
JP2003007932A (ja) 半導体素子収納用パッケージ
JP2003100934A (ja) 半導体素子収納用パッケージ
JP2003100930A (ja) 半導体素子収納用パッケージ
JP2003068950A (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ