JP2003100930A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003100930A
JP2003100930A JP2001287703A JP2001287703A JP2003100930A JP 2003100930 A JP2003100930 A JP 2003100930A JP 2001287703 A JP2001287703 A JP 2001287703A JP 2001287703 A JP2001287703 A JP 2001287703A JP 2003100930 A JP2003100930 A JP 2003100930A
Authority
JP
Japan
Prior art keywords
semiconductor element
weight
copper
frame
shaped insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001287703A
Other languages
English (en)
Inventor
Shin Matsuda
伸 松田
Masaaki Iguchi
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001287703A priority Critical patent/JP2003100930A/ja
Publication of JP2003100930A publication Critical patent/JP2003100930A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体1と、配線層6を有する枠状絶縁体2
と、蓋体3とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体2は10〜68mol%のBaO
と、9〜50mol%のSnO2と、13〜72mol
%のB23とから成る酸化物焼結体で形成されており、
かつ前記基体1はタングステンと銅とから成り、タング
ステンが35乃至65重量%、銅が35乃至65重量%
から成る中間層1cの上下両面にタングステンが70乃
至95重量%、銅が5乃至30重量%から成る上下層1
b、1dを配した3層構造を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。
【0003】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約180W/m・Kと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。
【0004】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が75乃至90重量%、銅が10乃至25重
量%の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が80乃至90重量%、銅が
10乃至20重量%の範囲となっている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、枠状絶縁
体に形成されている配線層はタングステンやモリブデ
ン、マンガン等の高融点金属材料により形成されてお
り、該タングステン等はその比電気抵抗が5.4μΩ・
cm(20℃)以上と高いことから配線層に電気信号を
伝搬させた場合、電気信号に大きな減衰が生じ、半導体
素子と外部電気回路との間で電気信号を正確、かつ確実
に入出力せることができないという欠点を有していた。
【0006】またこの従来の半導体素子収納用パッケー
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約180
W/m・K程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。
【0007】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子に外部電気回
路から供給される電気信号を正確に入力することがで
き、同時に半導体素子が出力する電気信号を外部電気回
路に正確に供給することができる半導体素子収納用パッ
ケージを提供することにある。
【0008】
【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は10〜68mol%の
BaOと、9〜50mol%のSnO2と、13〜72
mol%のB23とから成る酸化物焼結体で形成されて
おり、かつ前記基体はタングステンと銅とから成り、タ
ングステンが35乃至65重量%、銅が35乃至65重
量%から成る中間層の上下両面にタングステンが70乃
至95重量%、銅が5乃至30重量%から成る上下層を
配した3層構造を有していることを特徴とするものであ
る。
【0009】また本発明は、上面に半導体素子が載置さ
れる載置部を有する基体と、前記基体上に半導体素子載
置部を囲繞するようにして取着され、半導体素子の各電
極が接続される配線層を有する枠状絶縁体と、前記枠状
絶縁体上に取着され、枠状絶縁体の内側を気密に封止す
る蓋体とから成る半導体素子収納用パッケージであっ
て、前記枠状絶縁体は10〜68mol%のBaOと、
9〜50mol%のSnO2と、13〜72mol%の
23とから成る酸化物焼結体で形成されており、かつ
前記基体はモリブデンと銅とから成り、モリブデンが4
0乃至60重量%、銅が40乃至60重量%から成る中
間層の上下両面にモリブデンが65乃至95重量%、銅
が5乃至35重量%から成る上下層を配した3層構造を
有していることを特徴とするものである。
【0010】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体を10〜68mol%のBaOと、9
〜50mol%のSnO2と、13〜72mol%のB2
3とから成る酸化物焼結体で形成し、かかる酸化物焼
結体の焼成温度が800℃〜1200℃と低いことから
枠状絶縁体と同時焼成により形成される配線層を比電気
抵抗が2.5μΩ・cm(20℃)以下と低い銅や銀、
金で形成することができ、その結果、配線層に電気信号
を伝搬させた場合、電気信号に大きな減衰が生じること
はなく、電気信号を正確、かつ確実に伝搬させることが
可能となる。
【0011】また本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが35乃至65重量%、
銅が35乃至65重量%から成る中間層の上下両面にタ
ングステンが70乃至95重量%、銅が5乃至30重量
%から成る上下層を配した3層構造、またはモリブデン
が40乃至60重量%、銅が40乃至60重量%から成
る中間層の上下両面にモリブデンが65乃至95重量
%、銅が5乃至35重量%から成る上下層を配した3層
構造となしたことから基体の中間層の熱伝導率を250
W/m・K以上の高いものとし、基体上に載置される半
導体素子が作動時に多量の熱を発したとしてもその熱は
基体の上層を介して前記中間層に伝達されると同時に該
中間層平面方向に素早く広がらせるとともに該中間層、
下層を順次介して外部に効率よく確実に放散させること
ができ、これによって半導体素子は常に適温となり、半
導体素子を長期間にわたり安定かつ正常に作動させるこ
とが可能となる。
【0012】更に本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが35乃至65重量%、
銅が35乃至65重量%から成る中間層の上下両面にタ
ングステンが70乃至95重量%、銅が5乃至30重量
%から成る上下層を配した3層構造、またはモリブデン
が40乃至60重量%、銅が40乃至60重量%から成
る中間層の上下両面にモリブデンが65乃至95重量
%、銅が5乃至35重量%から成る上下層を配した3層
構造となし、線熱膨張係数が大きい中間層を線熱膨張係
数の小さい上下層で挟み込むことにより基体全体の線熱
膨張係数を枠状絶縁体の線熱膨張係数(4〜8ppm/
℃)に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
【0013】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図1は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
1において、1は基体、2は枠状絶縁体、3は蓋体であ
る。この基体1と枠状絶縁体2と蓋体3とにより内部に
半導体素子4を気密に収容する容器5が構成される。
【0014】前記基体1はその上面に半導体素子4が載
置される載置部1aを有するとともに上面外周部に該基
体1の上面に設けた半導体素子4が載置される載置部1
aを囲繞するようにして枠状絶縁体2がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。
【0015】前記基体1は半導体素子4を支持する支持
部材として作用するとともに半導体素子4が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子4を常に適温とする作用をなし、枠状
絶縁体2に囲まれた基体1の載置部1a上に半導体素子
4がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。
【0016】なお前記基体1はタングステンと銅とから
成り、タングステン粉末を焼成して得られる焼結多孔体
の空孔内に溶融させた銅を含浸させることによって製作
されている。
【0017】また前記基体1の上面外周部には該基体1
の上面に設けた半導体素子4が載置される載置部1aを
囲繞するようにして枠状絶縁体2がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体1と枠状絶
縁体2とで半導体素子4を収容するための空所が内部に
形成される。
【0018】前記基体1に取着される枠状絶縁体2は酸
化物焼結体から成り、BaO、SnO2、B23等の原
料粉末にアクリル樹脂を主成分とするバインダー及び分
散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってグリーンシート(生シート)とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約800℃〜1
200℃の温度で焼成することによって製作される。
【0019】また前記枠状絶縁体2はその内周部から上
部にかけて導出する複数の配線層6が被着形成されてお
り、枠状絶縁体2の内周部に露出する配線層6の一端に
は半導体素子4の各電極がボンディングワイヤ7を介し
て電気的に接続され、また枠状絶縁体2の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
8が銀ロウ等のロウ材を介してロウ付け取着されてい
る。
【0020】前記配線層6は半導体素子4の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。
【0021】前記配線層6は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体2となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体2の内周部から上面にかけて被着形成される。
【0022】なお、前記配線層6は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り1μm〜20μmの厚みに被着させておくと、配線層
6の酸化腐蝕を有効に防止することができるとともに配
線層6とボンディングワイヤ7との接続及び配線層6へ
の外部リードピン8の取着を強固となすことができる。
従って、前記配線層6は銅や銀からなる場合、配線層6
の酸化腐蝕を防止し、配線層6とボンディングワイヤ7
及び外部リードピン8との取着を強固とするには配線層
6の露出表面に金等の耐蝕性に優れる金属を1μm〜2
0μmの厚みに被着させておくことが好ましい。
【0023】また前記枠状絶縁体2に被着した配線層6
にロウ付けされる外部リードピン8は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子4の各電極を外部電気回路に電気的に接続す
る作用をなす。
【0024】前記外部リードピン8は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
(塊)に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。
【0025】本発明においては、枠状絶縁体2を10〜
68mol%のBaOと、9〜50mol%のSnO2
と、13〜72mol%のB23とから成る酸化物焼結
体で形成しておくことが重要である。
【0026】前記枠状絶縁体2を10〜68mol%の
BaOと、9〜50mol%のSnO2と、13〜72
mol%のB23とから成る酸化物焼結体で形成する
と、該酸化物焼結体の焼成温度は800〜1200℃と
低いことから枠状絶縁体2と同時焼成により形成される
配線層6を比抵抗が2.5Ω・cm(20℃)以下と低
い銅や銀、金で形成することができ、その結果、配線層
6に電気信号を伝搬させた場合、電気信号に大きな減衰
が生じることはなく、電気信号を正確かつ確実に伝搬さ
せることが可能となる。
【0027】前記10〜68mol%のBaOと、9〜
50mol%のSnO2と、13〜72mol%のB2
3とから成る酸化物焼結体から成る枠状絶縁体2は所定
量に秤量されたBaO、SnO2、B23の各原料粉末
にアクリル樹脂を主成分とするバインダー及び分散剤、
可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿
物をドクターブレード法やカレンダーロール法を採用す
ることによってグリーンシート(生シート)となし、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約800℃〜1200
℃の温度で焼成することによって製作される。
【0028】なお、前記酸化物焼結体は、BaOが10
mol%未満であると誘電損失が大きくなって配線層6
を伝搬する電気信号に減衰や遅延を招来してしまい、ま
た68mol%を超えると枠状絶縁体2の機械的強度が
大きく低下してしまう。従って、BaOの量は10〜6
8mol%に特定される。
【0029】また前記酸化物焼結体は、SnO2が9m
ol%未満であると線熱膨張係数が半導体素子の線熱膨
張係数に近似させた基体1の線熱膨張係数に対して大き
く相違し、基体1に枠状絶縁体2を強固に取着させるこ
とができなくなる。また50mol%を超えると誘電損
失が大きくなって配線層6を伝搬する電気信号に減衰や
遅延を招来してしまう。従って、SnO2の量は9〜5
0mol%に特定される。
【0030】更に前記酸化物焼結体は、B23が13m
ol%未満となると焼成温度が高いものとなって銅等の
金属材料からなる配線層6と同時焼成するのが困難とな
り、また72mol%を超えると線熱膨張係数が半導体
素子の線熱膨張係数に近似させた基体1の線熱膨張係数
に対して大きく相違し、基体1に枠状絶縁体2を強固に
取着させることができなくなる。従って、B23の量は
13〜72mol%に特定される。
【0031】また更に本発明においては、前記基体1を
タングステンが35乃至65重量%、銅が35乃至65
重量%から成る中間層1cの上下両面にタングステンが
70乃至95重量%、銅が5乃至30重量%から成る上
下層1b、1dを配した3層構造としておくことが重要
である。
【0032】前記基体1をタングステンが35乃至65
重量%、銅が35乃至65重量%から成る中間層1cの
上下両面にタングステンが70乃至95重量%、銅が5
乃至30重量%から成る上下層1b、1dを配した3層
構造としたことから基体1の中間層1cの熱伝導率を2
50W/m・K以上の高いものとし、基体1上に載置さ
れる半導体素子4が作動時に多量の熱を発したとしても
その熱は基体1の半導体素子載置部1aである上層1b
を介して前記中間層1cに伝達されると同時に該中間層
1c平面方向に素早く広がらせるとともに該中間層1
c、下層1dを順次介して外部に効率よく確実に放散さ
せることができ、これによって半導体素子4は常に適温
となり、半導体素子4を長期間にわたり安定かつ正常に
作動させることが可能となる。
【0033】また前記基体1はタングステンが35乃至
65重量%、銅が35乃至65重量%から成る中間層1
cの上下両面にタングステンが70乃至95重量%、銅
が5乃至30重量%から成る上下層1b、1dを配した
3層構造となし、線熱膨張係数が大きい中間層1cを線
熱膨張係数の小さい上下層1b、1dで挟み込み基体1
全体の線熱膨張係数を枠状絶縁体2の線熱膨張係数(4
〜8ppm/℃)に近似させたことから、基体1上に枠
状絶縁体2を取着させる際や半導体素子4が作動した際
において基体1と枠状絶縁体2の両者に熱が作用したと
しても基体1と枠状絶縁体2との間には両者の線熱膨張
係数の相違に起因する大きな熱応力が発生することはな
く、これによって半導体素子4を収納する空所の気密封
止が常に完全となり、半導体素子4を安定かつ正常に作
動させることが可能となる。
【0034】なお前記基体1はその上下層1b、1dの
タングステンの量が70重量%未満の場合、或いは95
重量%を超えた場合、基体1の線熱膨張係数が枠状絶縁
体2の線熱膨張係数に対して大きく相違することとな
り、その結果、基体1に枠状絶縁体2を強固に取着させ
ておくことができなくなってしまう。従って、前記基体
1の上下層1b、1dはそれを形成するタングステンの
量は70乃至95重量%の範囲に特定される。
【0035】また前記中間層1cのタングステンの量が
35重量%未満となると、言い換えれば銅が65重量%
を超えると、基体1の線熱膨張係数が枠状絶縁体2の線
熱膨張係数に対して大きく相違して基体1に枠状絶縁体
2を強固に取着させておくことができなくなってしま
い、またタングステンの量が65重量%を超えると、言
い換えれば銅が35重量%未満となると中間層1cの熱
伝導率を250W/m・K以上の高いものと成すことが
できず、半導体素子4が作動時に多量の熱を発した場
合、その熱を基体1を介して外部に完全に放散させるこ
とができなくなり、その結果、半導体素子4を高温とし
て、半導体素子4に熱破壊を招来させたり、特性にばら
つきが生じ安定に作動させることができなくなってしま
う。従って、前記基体1の中間層1cはタングステンが
35乃至65重量%、銅が35乃至65重量%に特定さ
れる。
【0036】更に前記上下層1b、1dはその組成、厚
みを略同一に形成しておくと上層1bと中間層1cの間
に発生する応力と、下層1dと中間層1cとの間に発生
する応力が相殺されて基体1の平坦度が良好となり、そ
の結果、基体1に枠状絶縁体2を極めて強固に接合させ
ることができ、容器5の気密封止の信頼性をより確実な
ものとして、容器5内部に収納する半導体素子4の作動
信頼性を安定、確実なものと成すことができる。
【0037】また更に前記上下層1b、1dと中間層1
cの厚みは前記上下層1b、1dの厚みをX、中間層1
cの厚みをYとした場合、0.25Y≦X≦0.5Yの
範囲としておくと基体1を介して半導体素子4の発する
熱をより良好に外部に放散することができる。前記上下
層1b、1dの厚みをX、中間層1cの厚みをYとした
場合、0.5Y<Xとなると250W/m・K以上の高
熱伝導率である中間層1cが薄くなり半導体素子4の発
する熱を外部に効率よく放散させることができなくなる
危険性があり、0.25Y>Xとなると線熱膨張係数の
大きな中間層1cの基体1全体に及ぼす影響が大きくな
り、基体1の線熱膨張係数を前記枠状絶縁体2の線熱膨
張係数と近似させることが困難となる危険性があること
から、前記上下層1b、1dと中間層1cの厚みは前記
上下層1b、1dの厚みをX、中間層1cの厚みをYと
した場合、0.25Y≦X≦0.5Yの範囲が望まし
い。
【0038】なお前記3層構造の基体1は、中間層1c
となる所定量のタングステン焼結体に所定量の銅を含浸
させた所定厚みの板体と、上下層1b、1dとなる所定
量のタングステン焼結体に所定量の銅を含浸させた所定
厚みの板体とを準備し、前記中間層1cとなる板体の上
下を上下層となる板体で挟み込んだ後、銅の溶融温度
(1083℃)より20℃程度高い温度にて真空中もし
くは中性、還元雰囲気中で加圧しながら積層することに
よって製作される。
【0039】かくして上述の半導体素子収納用パッケー
ジによれば、基体1の半導体素子載置部1a上に半導体
素子4をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子4の各電極をボンディン
グワイヤ7を介して所定の配線層6に接続させ、しかる
後、前記枠状絶縁体2の上面に蓋体3をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体1、枠
状絶縁体2及び蓋体3とから成る容器5内部に半導体素
子4を気密に収容することによって製品としての半導体
装置となる。
【0040】次に本発明の他の実施例について説明す
る。
【0041】上述の半導体素子収納用パッケージでは基
体1をタングステンが35乃至65重量%、銅が35乃
至65重量%から成る中間層1bの上下両面にタングス
テンが70乃至95重量%、銅が5乃至30重量%から
成る上下層1b、1dを配した3層構造としたが、これ
をモリブデンが40乃至60重量%、銅が40乃至60
重量%から成る中間層1cの上下両面にモリブデンが6
5乃至95重量%、銅が5乃至35重量%から成る上下
層1b、1dを配した3層構造としてもよい。
【0042】前記基体1をモリブデンが40乃至60重
量%、銅が40乃至60重量%から成る中間層1cの上
下両面にモリブデンが65乃至95重量%、銅が5乃至
35重量%から成る上下層1b、1dを配した3層構造
とした場合、基体1の中間層1cの熱伝導率を250W
/m・K以上の高いものとし、基体1上に載置される半
導体素子4が作動時に多量の熱を発したとしてもその熱
は基体1の半導体素子載置部1aである上層1bを介し
て前記中間層1cに伝達されると同時に該中間層1c平
面方向に素早く広がらせるとともに該中間層1c、下層
1dを順次介して外部に効率よく確実に放散させること
ができ、これによって半導体素子4は常に適温となり、
半導体素子4を長期間にわたり安定かつ正常に作動させ
ることが可能となる。
【0043】また前記モリブデンが40乃至60重量
%、銅が40乃至60重量%から成る中間層1cの上下
両面にモリブデンが65乃至95重量%、銅が5乃至3
5重量%から成る上下層1b、1dを配した3層構造の
基体1は線熱膨張係数が大きい中間層1cを線熱膨張係
数の小さい上下層1b、1dで挟み込み基体1全体の線
熱膨張係数を枠状絶縁体2の線熱膨張係数(4〜8pp
m/℃)に近似させたことから基体1上に枠状絶縁体2
を取着させる際や半導体素子4が作動した際において基
体1と枠状絶縁体2の両者に熱が作用したとしても基体
1と枠状絶縁体2との間には両者の線熱膨張係数の相違
に起因する大きな熱応力が発生することはなく、これに
よって半導体素子4を収納する空所の気密封止が常に完
全となり、半導体素子4を安定かつ正常に作動させるこ
とが可能となる。
【0044】なお前記基体1はその上下層1b、1dの
モリブデンの量が65重量%未満の場合、或いは95重
量%を超えた場合、基体1の線熱膨張係数が枠状絶縁体
2の線熱膨張係数に対して大きく相違することとなり、
その結果、基体1に枠状絶縁体2を強固に取着させてお
くことができなくなってしまう。従って、前記基体1の
上下層1b、1dはそれを形成するモリブデンの量は6
5乃至95重量%の範囲に特定される。
【0045】また前記中間層1cのモリブデンの量が4
0重量%未満となると、言い換えれば銅が60重量%を
超えると、基体1の線熱膨張係数が枠状絶縁体2の線熱
膨張係数に対して大きく相違して、基体1に枠状絶縁体
2を強固に取着させておくことができなくなってしま
い、またモリブデンの量が60重量%を超えると、言い
換えれば銅が40重量%未満となると中間層1cの熱伝
導率を250W/m・K以上の高いものと成すことがで
きず、半導体素子4が作動時に多量の熱を発した場合、
その熱を基体1を介して外部に完全に放散させることが
できなくなり、その結果、半導体素子4を高温として、
半導体素子4に熱破壊を招来させたり、特性にばらつき
が生じ安定に作動させることができなくなってしまう。
従って、前記基体1の中間層1cはモリブデンが40乃
至60重量%、銅が40乃至60重量%に特定される。
【0046】更に前記上下層1b、1dはその組成、厚
みを略同一に形成しておくと上層1bと中間層1cの間
に発生する応力と、下層1dと中間層1cとの間に発生
する応力が相殺されて、基体1の平坦度が良好となり、
その結果、基体1に枠状絶縁体2を極めて強固に接合さ
せることができ、容器5の気密封止の信頼性をより確実
なものとして、容器5内部に収納する半導体素子4の作
動信頼性を安定、確実なものと成すことができる。
【0047】また更に前記上下層1b、1dと中間層1
cの厚みは前記上下層1b、1dの厚みをX、中間層1
cの厚みをYとした場合、0.25Y≦X≦0.5Yの
範囲としておくと基体1を介して半導体素子4の発する
熱をより良好に外部に放散することができる。前記上下
層1b、1dの厚みをX、中間層1cの厚みをYとした
場合、0.5Y<Xとなると250W/m・K以上の高
熱伝導率である中間層1cが薄くなり半導体素子4の発
する熱を外部に効率よく放散させることができなくなる
危険性があり、0.25Y>Xとなると線熱膨張係数の
大きな中間層1cの基体1全体に及ぼす影響が大きくな
り、基体1の線熱膨張係数を前記枠状絶縁体2の線熱膨
張係数と近似させることが困難となる危険性があること
から、前記上下層1b、1dと中間層1cの厚みは前記
上下層1b、1dの厚みをX、中間層1cの厚みをYと
した場合、0.25Y≦X≦0.5Yの範囲が望まし
い。
【0048】なお前記3層構造の基体1は、中間層1c
となる所定量のモリブデン焼結体に所定量の銅を含浸さ
せた所定厚みの板体と、上下層1b、1dとなる所定量
のモリブデン焼結体に所定量の銅を含浸させた所定厚み
の板体とを準備し、前記中間層となる板体の上下を上下
層となる板体で挟み込んだ後、銅の溶融温度(1083
℃)より20℃程度高い温度にて真空中もしくは中性、
還元雰囲気中で加圧しながら積層することによって製作
される。
【0049】また、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【0050】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体を10〜68mol%のBaOと、
9〜50mol%のSnO2と、13〜72mol%の
23とから成る酸化物焼結体で形成し、かかる酸化物
焼結体の焼成温度が800℃〜1200℃と低いことか
ら枠状絶縁体と同時焼成により形成される配線層を比電
気抵抗が2.5μΩ・cm(20℃)以下と低い銅や
銀、金で形成することができ、その結果、配線層に電気
信号を伝搬させた場合、電気信号に大きな減衰が生じる
ことはなく、電気信号を正確、かつ確実に伝搬させるこ
とが可能となる。
【0051】また本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが35乃至65重量%、
銅が35乃至65重量%から成る中間層の上下両面にタ
ングステンが70乃至95重量%、銅が5乃至30重量
%から成る上下層を配した3層構造、またはモリブデン
が40乃至60重量%、銅が40乃至60重量%から成
る中間層の上下両面にモリブデンが65乃至95重量
%、銅が5乃至35重量%から成る上下層を配した3層
構造となしたことから基体の中間層の熱伝導率を250
W/m・K以上の高いものとし、基体上に載置される半
導体素子が作動時に多量の熱を発したとしてもその熱は
基体の上層を介して前記中間層に伝達されると同時に該
中間層平面方向に素早く広がらせるとともに該中間層、
下層を順次介して外部に効率よく確実に放散させること
ができ、これによって半導体素子は常に適温となり、半
導体素子を長期間にわたり安定かつ正常に作動させるこ
とが可能となる。
【0052】更に本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが35乃至65重量%、
銅が35乃至65重量%から成る中間層の上下両面にタ
ングステンが70乃至95重量%、銅が5乃至30重量
%から成る上下層を配した3層構造、またはモリブデン
が40乃至60重量%、銅が40乃至60重量%から成
る中間層の上下両面にモリブデンが65乃至95重量
%、銅が5乃至35重量%から成る上下層を配した3層
構造となし、線熱膨張係数が大きい中間層を線熱膨張係
数の小さい上下層で挟み込むことにより基体全体の線熱
膨張係数を枠状絶縁体の線熱膨張係数(4〜8ppm/
℃)に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・・・基体 1a・・・・載置部 1b・・・・上層 1c・・・・中間層 1d・・・・下層 2・・・・・枠状絶縁体 3・・・・・蓋体 4・・・・・半導体素子 5・・・・・容器 6・・・・・配線層 7・・・・・ボンディングワイヤ 8・・・・・外部リードピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が載置される載置部を有
    する基体と、前記基体上に半導体素子載置部を囲繞する
    ようにして取着され、半導体素子の各電極が接続される
    配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
    され、枠状絶縁体の内側を気密に封止する蓋体とから成
    る半導体素子収納用パッケージであって、前記枠状絶縁
    体は10〜68mol%のBaOと、9〜50mol%
    のSnO2と、13〜72mol%のB23とから成る
    酸化物焼結体で形成されており、かつ前記基体はタング
    ステンと銅とから成り、タングステンが35乃至65重
    量%、銅が35乃至65重量%から成る中間層の上下両
    面にタングステンが70乃至95重量%、銅が5乃至3
    0重量%から成る上下層を配した3層構造を有している
    ことを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】上面に半導体素子が載置される載置部を有
    する基体と、前記基体上に半導体素子載置部を囲繞する
    ようにして取着され、半導体素子の各電極が接続される
    配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
    され、枠状絶縁体の内側を気密に封止する蓋体とから成
    る半導体素子収納用パッケージであって、前記枠状絶縁
    体は10〜68mol%のBaOと、9〜50mol%
    のSnO2と、13〜72mol%のB23とから成る
    酸化物焼結体で形成されており、かつ前記基体はモリブ
    デンと銅とから成り、モリブデンが40乃至60重量
    %、銅が40乃至60重量%から成る中間層の上下両面
    にモリブデンが65乃至95重量%、銅が5乃至35重
    量%から成る上下層を配した3層構造を有していること
    を特徴とする半導体素子収納用パッケージ。
JP2001287703A 2001-09-20 2001-09-20 半導体素子収納用パッケージ Pending JP2003100930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001287703A JP2003100930A (ja) 2001-09-20 2001-09-20 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287703A JP2003100930A (ja) 2001-09-20 2001-09-20 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003100930A true JP2003100930A (ja) 2003-04-04

Family

ID=19110470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287703A Pending JP2003100930A (ja) 2001-09-20 2001-09-20 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003100930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190042676A (ko) * 2016-08-31 2019-04-24 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190042676A (ko) * 2016-08-31 2019-04-24 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법
KR102324373B1 (ko) * 2016-08-31 2021-11-09 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법
US11270926B2 (en) 2016-08-31 2022-03-08 Jfe Precision Corporation Heat sink and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JPH11233660A (ja) 電子部品収納用パッケージ
JP2003100930A (ja) 半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH03196664A (ja) 半導体素子収納用パッケージ
JP2003068914A (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP2003110066A (ja) 半導体素子収納用パッケージ
JP2003068918A (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2003037196A (ja) 光半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP2003037230A (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP2003037200A (ja) 半導体素子収納用パッケージ
JPH06334077A (ja) 半導体素子収納用パッケージ
JP2003100932A (ja) 半導体素子収納用パッケージ
JP2003037229A (ja) 半導体素子収納用パッケージ
JP2003037202A (ja) 半導体素子収納用パッケージ
JP3748399B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP2001168220A (ja) 半導体素子収納用パッケージ
JP2003068904A (ja) 半導体素子収納用パッケージ
JP2003124376A (ja) 半導体素子収納用パッケージ