JP2003068914A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2003068914A JP2003068914A JP2001256885A JP2001256885A JP2003068914A JP 2003068914 A JP2003068914 A JP 2003068914A JP 2001256885 A JP2001256885 A JP 2001256885A JP 2001256885 A JP2001256885 A JP 2001256885A JP 2003068914 A JP2003068914 A JP 2003068914A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- weight
- copper
- frame
- shaped insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体１と、配線層６を有する枠状絶縁体２
と、蓋体３とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体２は１０〜６８ｍｏｌ％のＢａＯ
と、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ
％のＢ2Ｏ3とから成る酸化物焼結体で形成されており、
かつ前記基体１はタングステンと銅とから成り、タング
ステンが７０乃至９５重量％、銅が５乃至３０重量％か
ら成る中間層１ｃの上下両面にタングステンが３５乃至
６５重量％、銅が３５乃至６５重量％から成る上下層１
ｂ、１ｄを配した３層構造を有している。
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体１と、配線層６を有する枠状絶縁体２
と、蓋体３とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体２は１０〜６８ｍｏｌ％のＢａＯ
と、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ
％のＢ2Ｏ3とから成る酸化物焼結体で形成されており、
かつ前記基体１はタングステンと銅とから成り、タング
ステンが７０乃至９５重量％、銅が５乃至３０重量％か
ら成る中間層１ｃの上下両面にタングステンが３５乃至
６５重量％、銅が３５乃至６５重量％から成る上下層１
ｂ、１ｄを配した３層構造を有している。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ（大規模集積
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。
【０００３】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。
【０００４】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重
量％の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が８０乃至９０重量％、銅が
１０乃至２０重量％の範囲となっている。
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重
量％の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が８０乃至９０重量％、銅が
１０乃至２０重量％の範囲となっている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、枠状絶縁
体に形成されている配線層はタングステンやモリブデ
ン、マンガン等の高融点金属材料により形成されてお
り、該タングステン等はその比電気抵抗が５．４μΩ・
ｃｍ（２０℃）以上と高いことから配線層に電気信号を
伝搬させた場合、電気信号に大きな減衰が生じ、半導体
素子と外部電気回路との間で電気信号を正確、かつ確実
に入出力せることができないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、枠状絶縁
体に形成されている配線層はタングステンやモリブデ
ン、マンガン等の高融点金属材料により形成されてお
り、該タングステン等はその比電気抵抗が５．４μΩ・
ｃｍ（２０℃）以上と高いことから配線層に電気信号を
伝搬させた場合、電気信号に大きな減衰が生じ、半導体
素子と外部電気回路との間で電気信号を正確、かつ確実
に入出力せることができないという欠点を有していた。
【０００６】またこの従来の半導体素子収納用パッケー
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約１８０
Ｗ／ｍ・Ｋ程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約１８０
Ｗ／ｍ・Ｋ程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。
【０００７】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子に外部電気回
路から供給される電気信号を正確に入力することがで
き、同時に半導体素子が出力する電気信号を外部電気回
路に正確に供給することができる半導体素子収納用パッ
ケージを提供することにある。
で、その目的は内部に収容する半導体素子に外部電気回
路から供給される電気信号を正確に入力することがで
き、同時に半導体素子が出力する電気信号を外部電気回
路に正確に供給することができる半導体素子収納用パッ
ケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は１０〜６８ｍｏｌ％の
ＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２
ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結体で形成されて
おり、かつ前記基体はタングステンと銅とから成り、タ
ングステンが７０乃至９５重量％、銅が５乃至３０重量
％から成る中間層の上下両面にタングステンが３５乃至
６５重量％、銅が３５乃至６５重量％から成る上下層を
配した３層構造を有していることを特徴とするものであ
る。
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は１０〜６８ｍｏｌ％の
ＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２
ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結体で形成されて
おり、かつ前記基体はタングステンと銅とから成り、タ
ングステンが７０乃至９５重量％、銅が５乃至３０重量
％から成る中間層の上下両面にタングステンが３５乃至
６５重量％、銅が３５乃至６５重量％から成る上下層を
配した３層構造を有していることを特徴とするものであ
る。
【０００９】また本発明は、上面に半導体素子が載置さ
れる載置部を有する基体と、前記基体上に半導体素子載
置部を囲繞するようにして取着され、半導体素子の各電
極が接続される配線層を有する枠状絶縁体と、前記枠状
絶縁体上に取着され、枠状絶縁体の内側を気密に封止す
る蓋体とから成る半導体素子収納用パッケージであっ
て、前記枠状絶縁体は１０〜６８ｍｏｌ％のＢａＯと、
９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％の
Ｂ2Ｏ3とから成る酸化物焼結体で形成されており、かつ
前記基体はモリブデンと銅とから成り、モリブデンが６
５乃至９５重量％、銅が５乃至３５重量％から成る中間
層の上下両面にモリブデンが４０乃至６０重量％、銅が
４０乃至６０重量％から成る上下層を配した３層構造を
有していることを特徴とするものである。
れる載置部を有する基体と、前記基体上に半導体素子載
置部を囲繞するようにして取着され、半導体素子の各電
極が接続される配線層を有する枠状絶縁体と、前記枠状
絶縁体上に取着され、枠状絶縁体の内側を気密に封止す
る蓋体とから成る半導体素子収納用パッケージであっ
て、前記枠状絶縁体は１０〜６８ｍｏｌ％のＢａＯと、
９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％の
Ｂ2Ｏ3とから成る酸化物焼結体で形成されており、かつ
前記基体はモリブデンと銅とから成り、モリブデンが６
５乃至９５重量％、銅が５乃至３５重量％から成る中間
層の上下両面にモリブデンが４０乃至６０重量％、銅が
４０乃至６０重量％から成る上下層を配した３層構造を
有していることを特徴とするものである。
【００１０】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体を１０〜６８ｍｏｌ％のＢａＯと、９
〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2
Ｏ3とから成る酸化物焼結体で形成し、かかる酸化物焼
結体の焼成温度が８００℃〜１２００℃と低いことから
枠状絶縁体と同時焼成により形成される配線層を比電気
抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、
金で形成することができ、その結果、配線層に電気信号
を伝搬させた場合、電気信号に大きな減衰が生じること
はなく、電気信号を正確、かつ確実に伝搬させることが
可能となる。
れば、枠状絶縁体を１０〜６８ｍｏｌ％のＢａＯと、９
〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2
Ｏ3とから成る酸化物焼結体で形成し、かかる酸化物焼
結体の焼成温度が８００℃〜１２００℃と低いことから
枠状絶縁体と同時焼成により形成される配線層を比電気
抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、
金で形成することができ、その結果、配線層に電気信号
を伝搬させた場合、電気信号に大きな減衰が生じること
はなく、電気信号を正確、かつ確実に伝搬させることが
可能となる。
【００１１】また本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となしたことから基体の半導体素子載置部である上層
の熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものとし、基
体上に載置される半導体素子が作動時に多量の熱を発し
たとしてもその熱は基体の半導体素子載置部平面方向に
素早く広がらせるとともに基体の上層、中間層、下層を
順次介して外部に効率よく確実に放散させることがで
き、これによって半導体素子は常に適温となり、半導体
素子を長期間にわたり安定かつ正常に作動させることが
可能となる。
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となしたことから基体の半導体素子載置部である上層
の熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものとし、基
体上に載置される半導体素子が作動時に多量の熱を発し
たとしてもその熱は基体の半導体素子載置部平面方向に
素早く広がらせるとともに基体の上層、中間層、下層を
順次介して外部に効率よく確実に放散させることがで
き、これによって半導体素子は常に適温となり、半導体
素子を長期間にわたり安定かつ正常に作動させることが
可能となる。
【００１２】更に本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となし、線熱膨張係数が小さい中間層を線熱膨張係数
の大きい上下層で挟み込むことにより基体全体の線熱膨
張係数を枠状絶縁体の線熱膨張係数（４〜８ｐｐｍ／
℃）に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となし、線熱膨張係数が小さい中間層を線熱膨張係数
の大きい上下層で挟み込むことにより基体全体の線熱膨
張係数を枠状絶縁体の線熱膨張係数（４〜８ｐｐｍ／
℃）に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
【００１３】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
１において、１は基体、２は枠状絶縁体、３は蓋体であ
る。この基体１と枠状絶縁体２と蓋体３とにより内部に
半導体素子４を気密に収容する容器５が構成される。
施例に基づき詳細に説明する。図１は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
１において、１は基体、２は枠状絶縁体、３は蓋体であ
る。この基体１と枠状絶縁体２と蓋体３とにより内部に
半導体素子４を気密に収容する容器５が構成される。
【００１４】前記基体１はその上面に半導体素子４が載
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。
【００１５】前記基体１は半導体素子４を支持する支持
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。
【００１６】なお前記基体１はタングステンと銅とから
成り、タングステン粉末を焼成して得られる焼結多孔体
の空孔内に溶融させた銅を含浸させることによって製作
されている。
成り、タングステン粉末を焼成して得られる焼結多孔体
の空孔内に溶融させた銅を含浸させることによって製作
されている。
【００１７】また前記基体１の上面外周部には該基体１
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。
【００１８】前記基体１に取着される枠状絶縁体２は酸
化物焼結体から成り、ＢａＯ、ＳｎＯ2、Ｂ2Ｏ3等の原
料粉末にアクリル樹脂を主成分とするバインダー及び分
散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜１
２００℃の温度で焼成することによって製作される。
化物焼結体から成り、ＢａＯ、ＳｎＯ2、Ｂ2Ｏ3等の原
料粉末にアクリル樹脂を主成分とするバインダー及び分
散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜１
２００℃の温度で焼成することによって製作される。
【００１９】また前記枠状絶縁体２はその内周部から上
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。
【００２０】前記配線層６は半導体素子４の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。
【００２１】前記配線層６は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。
【００２２】なお、前記配線層６は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。
【００２３】また前記枠状絶縁体２に被着した配線層６
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子４の各電極を外部電気回路に電気的に接続す
る作用をなす。
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子４の各電極を外部電気回路に電気的に接続す
る作用をなす。
【００２４】前記外部リードピン８は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。
【００２５】本発明においては、枠状絶縁体２を１０〜
６８ｍｏｌ％のＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2
と、１３〜７２ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結
体で形成しておくことが重要である。
６８ｍｏｌ％のＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2
と、１３〜７２ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結
体で形成しておくことが重要である。
【００２６】前記枠状絶縁体２を１０〜６８ｍｏｌ％の
ＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２
ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結体で形成する
と、該酸化物焼結体の焼成温度は８００〜１２００℃と
低いことから枠状絶縁体２と同時焼成により形成される
配線層６を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低
い銅や銀、金で形成することができ、その結果、配線層
６に電気信号を伝搬させた場合、電気信号に大きな減衰
が生じることはなく、電気信号を正確かつ確実に伝搬さ
せることが可能となる。
ＢａＯと、９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２
ｍｏｌ％のＢ2Ｏ3とから成る酸化物焼結体で形成する
と、該酸化物焼結体の焼成温度は８００〜１２００℃と
低いことから枠状絶縁体２と同時焼成により形成される
配線層６を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低
い銅や銀、金で形成することができ、その結果、配線層
６に電気信号を伝搬させた場合、電気信号に大きな減衰
が生じることはなく、電気信号を正確かつ確実に伝搬さ
せることが可能となる。
【００２７】前記１０〜６８ｍｏｌ％のＢａＯと、９〜
５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2Ｏ
3とから成る酸化物焼結体から成る枠状絶縁体２は所定
量に秤量されたＢａＯ、ＳｎＯ2、Ｂ2Ｏ3の各原料粉末
にアクリル樹脂を主成分とするバインダー及び分散剤、
可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿
物をドクターブレード法やカレンダーロール法を採用す
ることによってグリーンシート（生シート）となし、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約８００℃〜１２００
℃の温度で焼成することによって製作される。
５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2Ｏ
3とから成る酸化物焼結体から成る枠状絶縁体２は所定
量に秤量されたＢａＯ、ＳｎＯ2、Ｂ2Ｏ3の各原料粉末
にアクリル樹脂を主成分とするバインダー及び分散剤、
可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿
物をドクターブレード法やカレンダーロール法を採用す
ることによってグリーンシート（生シート）となし、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約８００℃〜１２００
℃の温度で焼成することによって製作される。
【００２８】なお、前記酸化物焼結体は、ＢａＯが１０
ｍｏｌ％未満であると誘電損失が大きくなって配線層６
を伝搬する電気信号に減衰や遅延を招来してしまい、ま
た６８ｍｏｌ％を超えると枠状絶縁体２の機械的強度が
大きく低下してしまう。従って、ＢａＯの量は１０〜６
８ｍｏｌ％に特定される。
ｍｏｌ％未満であると誘電損失が大きくなって配線層６
を伝搬する電気信号に減衰や遅延を招来してしまい、ま
た６８ｍｏｌ％を超えると枠状絶縁体２の機械的強度が
大きく低下してしまう。従って、ＢａＯの量は１０〜６
８ｍｏｌ％に特定される。
【００２９】また前記酸化物焼結体は、ＳｎＯ2が９ｍ
ｏｌ％未満であると線熱膨張係数が半導体素子の線熱膨
張係数に近似させた基体１の線熱膨張係数に対して大き
く相違し、基体１に枠状絶縁体２を強固に取着させるこ
とができなくなる。また５０ｍｏｌ％を超えると誘電損
失が大きくなって配線層６を伝搬する電気信号に減衰や
遅延を招来してしまう。従って、ＳｎＯ2の量は９〜５
０ｍｏｌ％に特定される。
ｏｌ％未満であると線熱膨張係数が半導体素子の線熱膨
張係数に近似させた基体１の線熱膨張係数に対して大き
く相違し、基体１に枠状絶縁体２を強固に取着させるこ
とができなくなる。また５０ｍｏｌ％を超えると誘電損
失が大きくなって配線層６を伝搬する電気信号に減衰や
遅延を招来してしまう。従って、ＳｎＯ2の量は９〜５
０ｍｏｌ％に特定される。
【００３０】更に前記酸化物焼結体は、Ｂ2Ｏ3が１３ｍ
ｏｌ％未満となると焼成温度が高いものとなって銅等の
金属材料からなる配線層６と同時焼成するのが困難とな
り、また７２ｍｏｌ％を超えると線熱膨張係数が半導体
素子の線熱膨張係数に近似させた基体１の線熱膨張係数
に対して大きく相違し、基体１に枠状絶縁体２を強固に
取着させることができなくなる。従って、Ｂ2Ｏ3の量は
１３〜７２ｍｏｌ％に特定される。
ｏｌ％未満となると焼成温度が高いものとなって銅等の
金属材料からなる配線層６と同時焼成するのが困難とな
り、また７２ｍｏｌ％を超えると線熱膨張係数が半導体
素子の線熱膨張係数に近似させた基体１の線熱膨張係数
に対して大きく相違し、基体１に枠状絶縁体２を強固に
取着させることができなくなる。従って、Ｂ2Ｏ3の量は
１３〜７２ｍｏｌ％に特定される。
【００３１】また更に本発明においては、前記基体１を
タングステンが７０乃至９５重量％、銅が５乃至３０重
量％から成る中間層１ｃの上下両面にタングステンが３
５乃至６５重量％、銅が３５乃至６５重量％から成る上
下層１ｂ、１ｄを配した３層構造としておくことが重要
である。
タングステンが７０乃至９５重量％、銅が５乃至３０重
量％から成る中間層１ｃの上下両面にタングステンが３
５乃至６５重量％、銅が３５乃至６５重量％から成る上
下層１ｂ、１ｄを配した３層構造としておくことが重要
である。
【００３２】前記基体１をタングステンが７０乃至９５
重量％、銅が５乃至３０重量％から成る中間層１ｃの上
下両面にタングステンが３５乃至６５重量％、銅が３５
乃至６５重量％から成る上下層１ｂ、１ｄを配した３層
構造としたことから基体１の半導体素子載置部１ａであ
る上層１ｂの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いも
のとし、基体１上に載置される半導体素子４が作動時に
多量の熱を発したとしてもその熱は基体１の半導体素子
載置部１ａ平面方向に素早く広がらせるとともに基体１
の上層１ｂ、中間層１ｃ、下層１ｄを順次介して外部に
効率よく確実に放散させることができ、これによって半
導体素子４は常に適温となり、半導体素子４を長期間に
わたり安定かつ正常に作動させることが可能となる。
重量％、銅が５乃至３０重量％から成る中間層１ｃの上
下両面にタングステンが３５乃至６５重量％、銅が３５
乃至６５重量％から成る上下層１ｂ、１ｄを配した３層
構造としたことから基体１の半導体素子載置部１ａであ
る上層１ｂの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いも
のとし、基体１上に載置される半導体素子４が作動時に
多量の熱を発したとしてもその熱は基体１の半導体素子
載置部１ａ平面方向に素早く広がらせるとともに基体１
の上層１ｂ、中間層１ｃ、下層１ｄを順次介して外部に
効率よく確実に放散させることができ、これによって半
導体素子４は常に適温となり、半導体素子４を長期間に
わたり安定かつ正常に作動させることが可能となる。
【００３３】また前記基体１はタングステンが７０乃至
９５重量％、銅が５乃至３０重量％から成る中間層１ｃ
の上下両面にタングステンが３５乃至６５重量％、銅が
３５乃至６５重量％から成る上下層１ｂ、１ｄを配した
３層構造となし、線熱膨張係数が小さい中間層１ｃを線
熱膨張係数の大きい上下層１ｂ、１ｄで挟み込み基体１
全体の線熱膨張係数を枠状絶縁体２の線熱膨張係数（４
〜８ｐｐｍ／℃）に近似させたことから、基体１上に枠
状絶縁体２を取着させる際や半導体素子４が作動した際
において基体１と枠状絶縁体２の両者に熱が作用したと
しても基体１と枠状絶縁体２との間には両者の線熱膨張
係数の相違に起因する大きな熱応力が発生することはな
く、これによって半導体素子４を収納する空所の気密封
止が常に完全となり、半導体素子４を安定かつ正常に作
動させることが可能となる。
９５重量％、銅が５乃至３０重量％から成る中間層１ｃ
の上下両面にタングステンが３５乃至６５重量％、銅が
３５乃至６５重量％から成る上下層１ｂ、１ｄを配した
３層構造となし、線熱膨張係数が小さい中間層１ｃを線
熱膨張係数の大きい上下層１ｂ、１ｄで挟み込み基体１
全体の線熱膨張係数を枠状絶縁体２の線熱膨張係数（４
〜８ｐｐｍ／℃）に近似させたことから、基体１上に枠
状絶縁体２を取着させる際や半導体素子４が作動した際
において基体１と枠状絶縁体２の両者に熱が作用したと
しても基体１と枠状絶縁体２との間には両者の線熱膨張
係数の相違に起因する大きな熱応力が発生することはな
く、これによって半導体素子４を収納する空所の気密封
止が常に完全となり、半導体素子４を安定かつ正常に作
動させることが可能となる。
【００３４】なお前記基体１はその中間層１ｃのタング
ステンの量が７０重量％未満の場合、或いは９５重量％
を超えた場合、基体１の線熱膨張係数が枠状絶縁体２の
線熱膨張係数に対して大きく相違することとなり、その
結果、基体１に枠状絶縁体２を強固に取着させておくこ
とができなくなってしまう。従って、前記基体１の中間
層１ｃはそれを形成するタングステンの量は７０乃至９
５重量％の範囲に特定される。
ステンの量が７０重量％未満の場合、或いは９５重量％
を超えた場合、基体１の線熱膨張係数が枠状絶縁体２の
線熱膨張係数に対して大きく相違することとなり、その
結果、基体１に枠状絶縁体２を強固に取着させておくこ
とができなくなってしまう。従って、前記基体１の中間
層１ｃはそれを形成するタングステンの量は７０乃至９
５重量％の範囲に特定される。
【００３５】また前記上下層１ｂ、１ｄのタングステン
の量が３５重量％未満となると、言い換えれば銅が６５
重量％を超えると、基体１の線熱膨張係数が枠状絶縁体
２の線熱膨張係数に対して大きく相違して基体１に枠状
絶縁体２を強固に取着させておくことができなくなって
しまい、またタングステンの量が６５重量％を超える
と、言い換えれば銅が３５重量％未満となると上下層１
ｂ、１ｄの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いもの
と成すことができず、半導体素子４が作動時に多量の熱
を発した場合、その熱を基体１を介して外部に完全に放
散させることができなくなり、その結果、半導体素子４
を高温として、半導体素子４に熱破壊を招来させたり、
特性にばらつきが生じ安定に作動させることができなく
なってしまう。従って、前記基体１の上下層１ｂ、１ｄ
はタングステンが３５乃至６５重量％、銅が３５乃至６
５重量％に特定される。
の量が３５重量％未満となると、言い換えれば銅が６５
重量％を超えると、基体１の線熱膨張係数が枠状絶縁体
２の線熱膨張係数に対して大きく相違して基体１に枠状
絶縁体２を強固に取着させておくことができなくなって
しまい、またタングステンの量が６５重量％を超える
と、言い換えれば銅が３５重量％未満となると上下層１
ｂ、１ｄの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いもの
と成すことができず、半導体素子４が作動時に多量の熱
を発した場合、その熱を基体１を介して外部に完全に放
散させることができなくなり、その結果、半導体素子４
を高温として、半導体素子４に熱破壊を招来させたり、
特性にばらつきが生じ安定に作動させることができなく
なってしまう。従って、前記基体１の上下層１ｂ、１ｄ
はタングステンが３５乃至６５重量％、銅が３５乃至６
５重量％に特定される。
【００３６】更に前記上下層１ｂ、１ｄはその組成、厚
みを略同一に形成しておくと上層１ｂと中間層１ｃの間
に発生する応力と、下層１ｄと中間層１ｃとの間に発生
する応力が相殺されて基体１の平坦度が良好となり、そ
の結果、基体１に枠状絶縁体２を極めて強固に接合させ
ることができ、容器５の気密封止の信頼性をより確実な
ものとして、容器５内部に収納する半導体素子４の作動
信頼性を安定、確実なものと成すことができる。
みを略同一に形成しておくと上層１ｂと中間層１ｃの間
に発生する応力と、下層１ｄと中間層１ｃとの間に発生
する応力が相殺されて基体１の平坦度が良好となり、そ
の結果、基体１に枠状絶縁体２を極めて強固に接合させ
ることができ、容器５の気密封止の信頼性をより確実な
ものとして、容器５内部に収納する半導体素子４の作動
信頼性を安定、確実なものと成すことができる。
【００３７】また更に前記上下層１ｂ、１ｄと中間層１
ｃの厚みは前記上下層１ｂ、１ｄの厚みをＸ、中間層１
ｃの厚みをＹとした場合、０．５Ｙ≦Ｘ≦Ｙの範囲とし
ておくと基体１を介して半導体素子４の発する熱をより
良好に外部に放散することができる。前記上下層１ｂ、
１ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、
０．５Ｙ＞Ｘとなると２５０Ｗ／ｍ・Ｋ以上の高熱伝導
率である上下層１ｂ、１ｄが薄くなり半導体素子４の発
する熱を外部に効率よく放散することができなくなる危
険性があり、Ｙ＜Ｘとなると線熱膨張係数の大きな上下
層の基体１全体に及ぼす影響が大きくなり、基体１の線
熱膨張係数を前記枠状絶縁体２の線熱膨張係数と近似さ
せることが困難となる危険性があることから、前記上下
層１ｂ、１ｄと中間層１ｃの厚みは前記上下層１ｂ、１
ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、０．
５Ｙ≦Ｘ≦Ｙの範囲が望ましい。
ｃの厚みは前記上下層１ｂ、１ｄの厚みをＸ、中間層１
ｃの厚みをＹとした場合、０．５Ｙ≦Ｘ≦Ｙの範囲とし
ておくと基体１を介して半導体素子４の発する熱をより
良好に外部に放散することができる。前記上下層１ｂ、
１ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、
０．５Ｙ＞Ｘとなると２５０Ｗ／ｍ・Ｋ以上の高熱伝導
率である上下層１ｂ、１ｄが薄くなり半導体素子４の発
する熱を外部に効率よく放散することができなくなる危
険性があり、Ｙ＜Ｘとなると線熱膨張係数の大きな上下
層の基体１全体に及ぼす影響が大きくなり、基体１の線
熱膨張係数を前記枠状絶縁体２の線熱膨張係数と近似さ
せることが困難となる危険性があることから、前記上下
層１ｂ、１ｄと中間層１ｃの厚みは前記上下層１ｂ、１
ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、０．
５Ｙ≦Ｘ≦Ｙの範囲が望ましい。
【００３８】なお前記３層構造の基体１は、中間層１ｃ
となる所定量のタングステン焼結体に所定量の銅を含浸
させた所定厚みの板体と、上下層１ｂ、１ｄとなる所定
量のタングステン焼結体に所定量の銅を含浸させた所定
厚みの板体とを準備し、前記中間層１ｃとなる板体の上
下を上下層となる板体で挟み込んだ後、銅の溶融温度
（１０８３℃）より２０℃程度高い温度にて真空中もし
くは中性、還元雰囲気中で加圧しながら積層することに
よって製作される。
となる所定量のタングステン焼結体に所定量の銅を含浸
させた所定厚みの板体と、上下層１ｂ、１ｄとなる所定
量のタングステン焼結体に所定量の銅を含浸させた所定
厚みの板体とを準備し、前記中間層１ｃとなる板体の上
下を上下層となる板体で挟み込んだ後、銅の溶融温度
（１０８３℃）より２０℃程度高い温度にて真空中もし
くは中性、還元雰囲気中で加圧しながら積層することに
よって製作される。
【００３９】かくして上述の半導体素子収納用パッケー
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。
【００４０】次に本発明の他の実施例について説明す
る。
る。
【００４１】上述の半導体素子収納用パッケージでは基
体１をタングステンが７０乃至９５重量％、銅が５乃至
３０重量％から成る中間層１ｂの上下両面にタングステ
ンが３５乃至６５重量％、銅が３５乃至６５重量％から
成る上下層１ｂ、１ｄを配した３層構造としたが、これ
をモリブデンが６５乃至９５重量％、銅が５乃至３５重
量％から成る中間層１ｃの上下両面にモリブデンが４０
乃至６０重量％、銅が４０乃至６０重量％から成る上下
層１ｂ、１ｄを配した３層構造としてもよい。
体１をタングステンが７０乃至９５重量％、銅が５乃至
３０重量％から成る中間層１ｂの上下両面にタングステ
ンが３５乃至６５重量％、銅が３５乃至６５重量％から
成る上下層１ｂ、１ｄを配した３層構造としたが、これ
をモリブデンが６５乃至９５重量％、銅が５乃至３５重
量％から成る中間層１ｃの上下両面にモリブデンが４０
乃至６０重量％、銅が４０乃至６０重量％から成る上下
層１ｂ、１ｄを配した３層構造としてもよい。
【００４２】前記基体１をモリブデンが６５乃至９５重
量％、銅が５乃至３５重量％から成る中間層１ｃの上下
両面にモリブデンが４０乃至６０重量％、銅が４０乃至
６０重量％から成る上下層１ｂ、１ｄを配した３層構造
とした場合、基体１の半導体素子載置部１ａである上層
１ｂの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものと
し、基体１上に載置される半導体素子４が作動時に多量
の熱を発したとしてもその熱は基体１の半導体素子載置
部１ａ平面方向に素早く広がらせるとともに基体１の上
層１ｂ、中間層１ｃ、下層１ｄを順次介して外部に効率
よく確実に放散させることができ、これによって半導体
素子４は常に適温となり、半導体素子４を長期間にわた
り安定かつ正常に作動させることが可能となる。
量％、銅が５乃至３５重量％から成る中間層１ｃの上下
両面にモリブデンが４０乃至６０重量％、銅が４０乃至
６０重量％から成る上下層１ｂ、１ｄを配した３層構造
とした場合、基体１の半導体素子載置部１ａである上層
１ｂの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものと
し、基体１上に載置される半導体素子４が作動時に多量
の熱を発したとしてもその熱は基体１の半導体素子載置
部１ａ平面方向に素早く広がらせるとともに基体１の上
層１ｂ、中間層１ｃ、下層１ｄを順次介して外部に効率
よく確実に放散させることができ、これによって半導体
素子４は常に適温となり、半導体素子４を長期間にわた
り安定かつ正常に作動させることが可能となる。
【００４３】また前記モリブデンが６５乃至９５重量
％、銅が５乃至３５重量％から成る中間層１ｃの上下両
面にモリブデンが４０乃至６０重量％、銅が４０乃至６
０重量％から成る上下層１ｂ、１ｄを配した３層構造の
基体１は線熱膨張係数が小さい中間層１ｃを線熱膨張係
数の大きい上下層１ｂ、１ｄで挟み込み基体１全体の線
熱膨張係数を枠状絶縁体２の線熱膨張係数（４〜８ｐｐ
ｍ／℃）に近似させたことから基体１上に枠状絶縁体２
を取着させる際や半導体素子４が作動した際において基
体１と枠状絶縁体２の両者に熱が作用したとしても基体
１と枠状絶縁体２との間には両者の線熱膨張係数の相違
に起因する大きな熱応力が発生することはなく、これに
よって半導体素子４を収納する空所の気密封止が常に完
全となり、半導体素子４を安定かつ正常に作動させるこ
とが可能となる。
％、銅が５乃至３５重量％から成る中間層１ｃの上下両
面にモリブデンが４０乃至６０重量％、銅が４０乃至６
０重量％から成る上下層１ｂ、１ｄを配した３層構造の
基体１は線熱膨張係数が小さい中間層１ｃを線熱膨張係
数の大きい上下層１ｂ、１ｄで挟み込み基体１全体の線
熱膨張係数を枠状絶縁体２の線熱膨張係数（４〜８ｐｐ
ｍ／℃）に近似させたことから基体１上に枠状絶縁体２
を取着させる際や半導体素子４が作動した際において基
体１と枠状絶縁体２の両者に熱が作用したとしても基体
１と枠状絶縁体２との間には両者の線熱膨張係数の相違
に起因する大きな熱応力が発生することはなく、これに
よって半導体素子４を収納する空所の気密封止が常に完
全となり、半導体素子４を安定かつ正常に作動させるこ
とが可能となる。
【００４４】なお前記基体１はその中間層１ｃのモリブ
デンの量が６５重量％未満の場合、或いは９５重量％を
超えた場合、基体１の線熱膨張係数が枠状絶縁体２の線
熱膨張係数に対して大きく相違することとなり、その結
果、基体１に枠状絶縁体２を強固に取着させておくこと
ができなくなってしまう。従って、前記基体１の中間層
１ｃはそれを形成するモリブデンの量は６５乃至９５重
量％の範囲に特定される。
デンの量が６５重量％未満の場合、或いは９５重量％を
超えた場合、基体１の線熱膨張係数が枠状絶縁体２の線
熱膨張係数に対して大きく相違することとなり、その結
果、基体１に枠状絶縁体２を強固に取着させておくこと
ができなくなってしまう。従って、前記基体１の中間層
１ｃはそれを形成するモリブデンの量は６５乃至９５重
量％の範囲に特定される。
【００４５】また前記上下層１ｂ、１ｄのモリブデンの
量が４０重量％未満となると、言い換えれば銅が６０重
量％を超えると、基体１の線熱膨張係数が枠状絶縁体２
の線熱膨張係数に対して大きく相違して、基体１に枠状
絶縁体２を強固に取着させておくことができなくなって
しまい、またモリブデンの量が６０重量％を超えると、
言い換えれば銅が４０重量％未満となると上下層１ｂ、
１ｄの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものと成
すことができず、半導体素子４が作動時に多量の熱を発
した場合、その熱を基体１を介して外部に完全に放散さ
せることができなくなり、その結果、半導体素子４を高
温として、半導体素子４に熱破壊を招来させたり、特性
にばらつきが生じ安定に作動させることができなくなっ
てしまう。従って、前記基体１の上下層１ｂ、１ｄはモ
リブデンが４０乃至６０重量％、銅が４０乃至６０重量
％に特定される。
量が４０重量％未満となると、言い換えれば銅が６０重
量％を超えると、基体１の線熱膨張係数が枠状絶縁体２
の線熱膨張係数に対して大きく相違して、基体１に枠状
絶縁体２を強固に取着させておくことができなくなって
しまい、またモリブデンの量が６０重量％を超えると、
言い換えれば銅が４０重量％未満となると上下層１ｂ、
１ｄの熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものと成
すことができず、半導体素子４が作動時に多量の熱を発
した場合、その熱を基体１を介して外部に完全に放散さ
せることができなくなり、その結果、半導体素子４を高
温として、半導体素子４に熱破壊を招来させたり、特性
にばらつきが生じ安定に作動させることができなくなっ
てしまう。従って、前記基体１の上下層１ｂ、１ｄはモ
リブデンが４０乃至６０重量％、銅が４０乃至６０重量
％に特定される。
【００４６】更に前記上下層１ｂ、１ｄはその組成、厚
みを略同一に形成しておくと上層１ｂと中間層１ｃの間
に発生する応力と、下層１ｄと中間層１ｃとの間に発生
する応力が相殺されて、基体１の平坦度が良好となり、
その結果、基体１に枠状絶縁体２を極めて強固に接合さ
せることができ、容器５の気密封止の信頼性をより確実
なものとして、容器５内部に収納する半導体素子４の作
動信頼性を安定、確実なものと成すことができる。
みを略同一に形成しておくと上層１ｂと中間層１ｃの間
に発生する応力と、下層１ｄと中間層１ｃとの間に発生
する応力が相殺されて、基体１の平坦度が良好となり、
その結果、基体１に枠状絶縁体２を極めて強固に接合さ
せることができ、容器５の気密封止の信頼性をより確実
なものとして、容器５内部に収納する半導体素子４の作
動信頼性を安定、確実なものと成すことができる。
【００４７】また更に前記上下層１ｂ、１ｄと中間層１
ｃの厚みは前記上下層１ｂ、１ｄの厚みをＸ、中間層１
ｃの厚みをＹとした場合、０．５Ｙ≦Ｘ≦Ｙの範囲とし
ておくと基体１を介して半導体素子４の発する熱をより
良好に外部に放散することができる。前記上下層１ｂ、
１ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、
０．５Ｙ＞Ｘとなると２５０Ｗ／ｍ・Ｋ以上の高熱伝導
率である上下層１ｂ、１ｄが薄くなり半導体素子４の発
する熱を外部に効率よく放散することができなくなる危
険性があり、Ｙ＜Ｘとなると線熱膨張係数の大きな上下
層の基体１全体に及ぼす影響が大きくなり、基体１の線
熱膨張係数を前記枠状絶縁体２の線熱膨張係数と近似さ
せることが困難となる危険性があることから、前記上下
層１ｂ、１ｄと中間層１ｃの厚みは前記上下層１ｂ、１
ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、０．
５Ｙ≦Ｘ≦Ｙの範囲が望ましい。
ｃの厚みは前記上下層１ｂ、１ｄの厚みをＸ、中間層１
ｃの厚みをＹとした場合、０．５Ｙ≦Ｘ≦Ｙの範囲とし
ておくと基体１を介して半導体素子４の発する熱をより
良好に外部に放散することができる。前記上下層１ｂ、
１ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、
０．５Ｙ＞Ｘとなると２５０Ｗ／ｍ・Ｋ以上の高熱伝導
率である上下層１ｂ、１ｄが薄くなり半導体素子４の発
する熱を外部に効率よく放散することができなくなる危
険性があり、Ｙ＜Ｘとなると線熱膨張係数の大きな上下
層の基体１全体に及ぼす影響が大きくなり、基体１の線
熱膨張係数を前記枠状絶縁体２の線熱膨張係数と近似さ
せることが困難となる危険性があることから、前記上下
層１ｂ、１ｄと中間層１ｃの厚みは前記上下層１ｂ、１
ｄの厚みをＸ、中間層１ｃの厚みをＹとした場合、０．
５Ｙ≦Ｘ≦Ｙの範囲が望ましい。
【００４８】なお前記３層構造の基体１は、中間層１ｃ
となる所定量のモリブデン焼結体に所定量の銅を含浸さ
せた所定厚みの板体と、上下層１ｂ、１ｄとなる所定量
のモリブデン焼結体に所定量の銅を含浸させた所定厚み
の板体とを準備し、前記中間層となる板体の上下を上下
層となる板体で挟み込んだ後、銅の溶融温度（１０８３
℃）より２０℃程度高い温度にて真空中もしくは中性、
還元雰囲気中で加圧しながら積層することによって製作
される。
となる所定量のモリブデン焼結体に所定量の銅を含浸さ
せた所定厚みの板体と、上下層１ｂ、１ｄとなる所定量
のモリブデン焼結体に所定量の銅を含浸させた所定厚み
の板体とを準備し、前記中間層となる板体の上下を上下
層となる板体で挟み込んだ後、銅の溶融温度（１０８３
℃）より２０℃程度高い温度にて真空中もしくは中性、
還元雰囲気中で加圧しながら積層することによって製作
される。
【００４９】また、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００５０】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体を１０〜６８ｍｏｌ％のＢａＯと、
９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％の
Ｂ2Ｏ3とから成る酸化物焼結体で形成し、かかる酸化物
焼結体の焼成温度が８００℃〜１２００℃と低いことか
ら枠状絶縁体と同時焼成により形成される配線層を比電
気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や
銀、金で形成することができ、その結果、配線層に電気
信号を伝搬させた場合、電気信号に大きな減衰が生じる
ことはなく、電気信号を正確、かつ確実に伝搬させるこ
とが可能となる。
よれば、枠状絶縁体を１０〜６８ｍｏｌ％のＢａＯと、
９〜５０ｍｏｌ％のＳｎＯ2と、１３〜７２ｍｏｌ％の
Ｂ2Ｏ3とから成る酸化物焼結体で形成し、かかる酸化物
焼結体の焼成温度が８００℃〜１２００℃と低いことか
ら枠状絶縁体と同時焼成により形成される配線層を比電
気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や
銀、金で形成することができ、その結果、配線層に電気
信号を伝搬させた場合、電気信号に大きな減衰が生じる
ことはなく、電気信号を正確、かつ確実に伝搬させるこ
とが可能となる。
【００５１】また本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となしたことから基体の半導体素子載置部である上層
の熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものとし、基
体上に載置される半導体素子が作動時に多量の熱を発し
たとしてもその熱は基体の半導体素子載置部平面方向に
素早く広がらせるとともに基体の上層、中間層、下層を
順次介して外部に効率よく確実に放散させることがで
き、これによって半導体素子は常に適温となり、半導体
素子を長期間にわたり安定かつ正常に作動させることが
可能となる。
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となしたことから基体の半導体素子載置部である上層
の熱伝導率を２５０Ｗ／ｍ・Ｋ以上の高いものとし、基
体上に載置される半導体素子が作動時に多量の熱を発し
たとしてもその熱は基体の半導体素子載置部平面方向に
素早く広がらせるとともに基体の上層、中間層、下層を
順次介して外部に効率よく確実に放散させることがで
き、これによって半導体素子は常に適温となり、半導体
素子を長期間にわたり安定かつ正常に作動させることが
可能となる。
【００５２】更に本発明の半導体素子収納用パッケージ
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となし、線熱膨張係数が小さい中間層を線熱膨張係数
の大きい上下層で挟み込むことにより基体全体の線熱膨
張係数を枠状絶縁体の線熱膨張係数（４〜８ｐｐｍ／
℃）に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
によれば、基体をタングステンが７０乃至９５重量％、
銅が５乃至３０重量％から成る中間層の上下両面にタン
グステンが３５乃至６５重量％、銅が３５乃至６５重量
％から成る上下層を配した３層構造、またはモリブデン
が６５乃至９５重量％、銅が５乃至３５重量％から成る
中間層の上下両面にモリブデンが４０乃至６０重量％、
銅が４０乃至６０重量％から成る上下層を配した３層構
造となし、線熱膨張係数が小さい中間層を線熱膨張係数
の大きい上下層で挟み込むことにより基体全体の線熱膨
張係数を枠状絶縁体の線熱膨張係数（４〜８ｐｐｍ／
℃）に近似させることができ、その結果、基体上に枠状
絶縁体を取着させる際や半導体素子が作動した際等にお
いて基体と枠状絶縁体の両者に熱が作用したとしても基
体と枠状絶縁体との間には両者の線熱膨張係数の相違に
起因する大きな熱応力が発生することはなく、これによ
って半導体素子を収納する空所の気密封止が常に完全と
なり、半導体素子を安定かつ正常に作動させることが可
能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・基体
１ａ・・・・載置部
１ｂ・・・・上層
１ｃ・・・・中間層
１ｄ・・・・下層
２・・・・・枠状絶縁体
３・・・・・蓋体
４・・・・・半導体素子
５・・・・・容器
６・・・・・配線層
７・・・・・ボンディングワイヤ
８・・・・・外部リードピン
Claims (2)
- 【請求項１】上面に半導体素子が載置される載置部を有
する基体と、前記基体上に半導体素子載置部を囲繞する
ようにして取着され、半導体素子の各電極が接続される
配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
され、枠状絶縁体の内側を気密に封止する蓋体とから成
る半導体素子収納用パッケージであって、前記枠状絶縁
体は１０〜６８ｍｏｌ％のＢａＯと、９〜５０ｍｏｌ％
のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2Ｏ3とから成る
酸化物焼結体で形成されており、かつ前記基体はタング
ステンと銅とから成り、タングステンが７０乃至９５重
量％、銅が５乃至３０重量％から成る中間層の上下両面
にタングステンが３５乃至６５重量％、銅が３５乃至６
５重量％から成る上下層を配した３層構造を有している
ことを特徴とする半導体素子収納用パッケージ。 - 【請求項２】上面に半導体素子が載置される載置部を有
する基体と、前記基体上に半導体素子載置部を囲繞する
ようにして取着され、半導体素子の各電極が接続される
配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
され、枠状絶縁体の内側を気密に封止する蓋体とから成
る半導体素子収納用パッケージであって、前記枠状絶縁
体は１０〜６８ｍｏｌ％のＢａＯと、９〜５０ｍｏｌ％
のＳｎＯ2と、１３〜７２ｍｏｌ％のＢ2Ｏ3とから成る
酸化物焼結体で形成されており、かつ前記基体はモリブ
デンと銅とから成り、モリブデンが６５乃至９５重量
％、銅が５乃至３５重量％から成る中間層の上下両面に
モリブデンが４０乃至６０重量％、銅が４０乃至６０重
量％から成る上下層を配した３層構造を有していること
を特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256885A JP2003068914A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256885A JP2003068914A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068914A true JP2003068914A (ja) | 2003-03-07 |
Family
ID=19084643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001256885A Pending JP2003068914A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068914A (ja) |
-
2001
- 2001-08-27 JP JP2001256885A patent/JP2003068914A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP2003100930A (ja) | 半導体素子収納用パッケージ | |
| JP2003068914A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068918A (ja) | 半導体素子収納用パッケージ | |
| JP2003037204A (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003110066A (ja) | 半導体素子収納用パッケージ | |
| JP2003037196A (ja) | 光半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP2003100932A (ja) | 半導体素子収納用パッケージ | |
| JP2003037200A (ja) | 半導体素子収納用パッケージ | |
| JP2003037229A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JP2003068913A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003037202A (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP2003068911A (ja) | 半導体素子収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP2003100935A (ja) | 半導体素子収納用パッケージ |