JP2003100934A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2003100934A JP2003100934A JP2001289876A JP2001289876A JP2003100934A JP 2003100934 A JP2003100934 A JP 2003100934A JP 2001289876 A JP2001289876 A JP 2001289876A JP 2001289876 A JP2001289876 A JP 2001289876A JP 2003100934 A JP2003100934 A JP 2003100934A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- weight
- base
- terms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体１と、配線層６を有する枠状絶縁体２
と、蓋体３とから成る半導体素子収納用パッケージであ
って、枠状絶縁体２はＳｉ成分がＳｉＯ2に換算して２
５〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７
０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量
％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃ
ａ成分がＣａＯに換算して０重量％を超えて３０重量％
以下含まれる焼結体で形成されており、かつ前記基体１
は６５乃至８０重量％の炭化珪素と、２０乃至３５重量
％の銅とから成る。
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体１と、配線層６を有する枠状絶縁体２
と、蓋体３とから成る半導体素子収納用パッケージであ
って、枠状絶縁体２はＳｉ成分がＳｉＯ2に換算して２
５〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７
０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量
％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃ
ａ成分がＣａＯに換算して０重量％を超えて３０重量％
以下含まれる焼結体で形成されており、かつ前記基体１
は６５乃至８０重量％の炭化珪素と、２０乃至３５重量
％の銅とから成る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＳＩ（大規模集積
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【０００２】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。 【０００３】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。 【０００４】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重
量％の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が８０乃至９０重量％、銅が
１０乃至２０重量％の範囲となっている。 【０００５】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、枠状絶縁
体に形成されている配線層はタングステンやモリブデ
ン、マンガン等の高融点金属材料により形成されてお
り、該タングステン等はその比電気抵抗が５．４μΩ・
ｃｍ（２０℃）以上と高いことから配線層に電気信号を
伝搬させた場合、電気信号に大きな減衰が生じ、半導体
素子と外部電気回路との間で電気信号を正確、かつ確実
に入出力せることができないという欠点を有していた。 【０００６】またこの従来の半導体素子収納用パッケー
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約１８０
Ｗ／ｍ・Ｋ程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。 【０００７】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子に外部電気回
路から供給される電気信号を正確に入力することがで
き、同時に半導体素子が出力する電気信号を外部電気回
路に正確に供給することができる半導体素子収納用パッ
ケージを提供することにある。 【０００８】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体はＳｉ成分がＳｉＯ2に
換算して２５〜８０重量％、Ｂａ成分がＢａＯに換算し
て１５〜７０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５
〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重
量％、Ｃａ成分がＣａＯに換算して０重量％を超えて３
０重量％以下含まれる焼結体で形成されており、かつ前
記基体は６５乃至８０重量％の炭化珪素と、２０乃至３
５重量％の銅とから成ることを特徴とするものである。 【０００９】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体をＳｉ成分がＳｉＯ2に換算して２５
〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７０
重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量％、
Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃａ成
分がＣａＯに換算して０重量％を超えて３０重量％以下
含まれる焼結体で形成し、かかる酸化物焼結体の焼成温
度が８００℃〜１０００℃と低いことから枠状絶縁体と
同時焼成により形成される配線層を比電気抵抗が２．５
μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成する
ことができ、その結果、配線層に電気信号を伝搬させた
場合、電気信号に大きな減衰が生じることはなく、電気
信号を正確、かつ確実に伝搬させることが可能となる。 【００１０】また本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ
／ｍ・Ｋ以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【００１１】更に本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、その線熱膨張係数を
枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ
／℃：室温〜８００℃）に近似するものとなしたことか
ら基体上に枠状絶縁体を取着させる際や半導体素子が作
動した際等において基体と枠状絶縁体の両者に熱が作用
したとしても基体と枠状絶縁体との間には両者の線熱膨
張係数の相違に起因する大きな熱応力が発生することは
なく、これによって半導体素子を収納する空所の気密封
止が常に完全となり、半導体素子を安定かつ正常に作動
させることが可能となる。 【００１２】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
１において、１は基体、２は枠状絶縁体、３は蓋体であ
る。この基体１と枠状絶縁体２と蓋体３とにより内部に
半導体素子４を気密に収容する容器５が構成される。 【００１３】前記基体１はその上面に半導体素子４が載
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【００１４】前記基体１は半導体素子４を支持する支持
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【００１５】なお前記基体１は炭化珪素と銅とから成
り、例えば溶融させた銅に平均粒径５μｍ程度の炭化珪
素粉末を分散混入させることによって、或いは炭化珪素
粉末を焼成して多孔質の焼結体を得、しかる後、焼結体
の空孔内に溶融させた銅を充填させることによって製作
されている。 【００１６】また前記基体１の上面外周部には該基体１
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。 【００１７】前記基体１に取着される枠状絶縁体２はＳ
ｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉
末にアクリル樹脂を主成分とするバインダー及び分散
剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜１
０００℃の温度で焼成することによって製作される。 【００１８】また前記枠状絶縁体２はその内周部から上
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【００１９】前記配線層６は半導体素子４の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。 【００２０】前記配線層６は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。 【００２１】なお、前記配線層６は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。 【００２２】また前記枠状絶縁体２に被着した配線層６
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子４の各電極を外部電気回路に電気的に接続す
る作用をなす。 【００２３】前記外部リードピン８は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。 【００２４】本発明においては、枠状絶縁体２をＳｉ成
分がＳｉＯ2に換算して２５〜８０重量％、Ｂａ成分が
ＢａＯに換算して１５〜７０重量％、Ｂ成分がＢ2Ｏ3に
換算して１．５〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算
して１〜３０重量％、Ｃａ成分がＣａＯに換算して０重
量％を超えて３０重量％以下含まれる焼結体（線熱膨張
係数：６ｐｐｍ／℃乃至８ｐｐｍ／℃）で形成しておく
ことが重要である。 【００２５】前記枠状絶縁体２をＳｉ成分がＳｉＯ2に
換算して２５〜８０重量％、Ｂａ成分がＢａＯに換算し
て１５〜７０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５
〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重
量％、Ｃａ成分がＣａＯに換算して０重量％を超えて３
０重量％以下含まれる焼結体で形成すると、該焼結体の
焼成温度は８００〜１０００℃と低いことから枠状絶縁
体２と同時焼成により形成される配線層６を比抵抗が
２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成
することができ、その結果、配線層６に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確かつ確実に伝搬させることが可能と
なる。 【００２６】前記焼結体から成る枠状絶縁体２は所定量
に秤量されたＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、Ｃ
ａＯの各原料粉末にアクリル樹脂を主成分とするバイン
ダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）となし、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともにこれを複数枚積層し、約８
００℃〜１０００℃の温度で焼成することによって製作
される。 【００２７】なお、前記枠状絶縁体２を構成する焼結体
は、ＳｉＯ2が２５重量％未満であると誘電損失が大き
くなって配線層６を伝搬する電気信号に減衰や遅延を招
来してしまい、また８０重量％を超えると枠状絶縁体２
の機械的強度が大きく低下してしまうと同時に焼成温度
が高いものとなって銅等の金属材料からなる配線層６と
同時焼成するのが困難となる。従って、ＳｉＯ2の量は
２５〜８０重量％の範囲に特定される。 【００２８】また前記枠状絶縁体２を構成する焼結体
は、ＢａＯが１５重量％未満であると焼成温度が高いも
のとなって銅等の金属材料からなる配線層６と同時焼成
するのが困難となる。また７０重量％を超えると誘電損
失が大きくなって配線層６を伝搬する電気信号に減衰や
遅延を招来してしまう。従って、ＢａＯの量は１５〜７
０重量％の範囲に特定される。 【００２９】更に前記枠状絶縁体２を構成する焼結体
は、Ｂ2Ｏ3が１．５重量％未満となると焼成温度が高い
ものとなって銅等の金属材料からなる配線層６と同時焼
成するのが困難となり、また５重量％を超えると枠状絶
縁体２の機械的強度が大きく低下してしまう。従って、
Ｂ2Ｏ3の量は１．５〜５重量％の範囲に特定される。 【００３０】また更に前記枠状絶縁体２を構成する焼結
体は、Ａｌ2Ｏ3が１重量％未満となると焼成温度が高い
ものとなって銅等の金属材料からなる配線層６と同時焼
成するのが困難となり、また３０重量％を超えると誘電
損失が大きくなって配線層６を伝搬する電気信号に減衰
や遅延を招来してしまう。従って、Ａｌ2Ｏ3の量は１〜
３０重量％の範囲に特定される。 【００３１】更にまた前記枠状絶縁体２を構成する焼結
体は、ＣａＯが含有されない時には線熱膨張係数が半導
体素子の線熱膨張係数に近似させた基体１の線熱膨張係
数に対して大きく相違し、基体１に枠状絶縁体２を強固
に取着させることができなくなり、また３０重量％を超
えると焼成温度が高いものとなって銅等の金属材料から
なる配線層６と同時焼成するのが困難となる。従って、
ＣａＯの量は０重量％を超えて３０重量％以下の範囲に
特定される。 【００３２】また本発明の半導体素子収納用パッケージ
においては、基体１を６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とで形成しておくことが重
要である。 【００３３】前記基体１を６５乃至８０重量％の炭化珪
素と、２０乃至３５重量％の銅とで形成しておくと基体
１の熱伝導率が２７０Ｗ／ｍ・Ｋ以上の高いものとな
り、その結果、基体１上に載置される半導体素子４が作
動時に多量の熱を発したとしてもその熱は基体１の半導
体素子載置部１ａ平面方向に素早く広がらせるとともに
基体１の厚さ方向を良好に伝搬させて外部に効率よく確
実に放散させることができ、これによって半導体素子４
は常に適温となり、半導体素子４を長期間にわたり安定
かつ正常に作動させることが可能となる。 【００３４】また上述の６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とからなる基体１はその線
熱膨張係数が枠状絶縁体２の線熱膨張係数（６ｐｐｍ／
℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するもの
となり、その結果、基体１上に枠状絶縁体２を取着させ
る際や半導体素子４が作動した際において基体１と枠状
絶縁体２の両者に熱が作用したとしても基体１と枠状絶
縁体２との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子４を収納する空所の気密封止が常に完全となり、
半導体素子４を安定かつ正常に作動させることが可能と
なる。 【００３５】なお前記基体１は炭化珪素の量が６５重量
％未満となると、言い換えれば銅の量が３５重量％を超
えると、基体１の線熱膨張係数が枠状絶縁体２の線熱膨
張係数に対して大きく相違することとなり、その結果、
基体１に枠状絶縁体２を強固に取着させておくことがで
きなくなってしまい、また炭化珪素の量が８０重量％を
超える、言い換えれば銅の量が２０重量％未満となると
基体１の熱伝導率が大きく劣化し、半導体素子４が作動
時に多量の熱を発した場合、その熱を基体１を介して外
部に完全に放散させることができなくなり、その結果、
半導体素子４を高温として、半導体素子４に熱破壊を招
来させたり、特性にばらつきが生じ安定に作動させるこ
とができなくなってしまう。従って、前記基体１は炭化
珪素の量が６５乃至８０重量％、銅の量が２０乃至６５
重量％の範囲に特定される。 【００３６】また前記６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とから成る基体１は炭化珪
素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５
μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素
と銅との密着強度が大きく向上して基体１としての信頼
性が大幅に向上する。従って前記基体１は表面に酸化物
膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪
素と銅とで形成しておくことが好ましい。 【００３７】前記炭化珪素の表面に酸化物膜を被着させ
る方法としては、例えば、炭化珪素の粉末を大気中で約
１２００℃の温度で加熱することによって行われる。 【００３８】更に、前記基体１は溶融させた銅に炭化珪
素粉末を分散混入させて形成した場合、基体１のヤング
率が銅のヤング率に依存する１００ＧＰａ程度の軟質な
ものとなり、その結果基体１上に半導体素子４を載置さ
せた後、基体１と半導体素子４に熱が作用して両者間に
熱応力が発生したとしても、その熱応力は基体１を若干
変形させることによって効率よく吸収され、半導体素子
４が基体１より剥離したり、半導体素子４に割れやクラ
ックを発生したりすることがなく、半導体素子４を常に
正常かつ安定に作動させることができる。 【００３９】かくして上述の半導体素子収納用パッケー
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。 【００４０】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。 【００４１】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体をＳｉ成分がＳｉＯ2に換算して２
５〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７
０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量
％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃ
ａ成分がＣａＯに換算して０重量％を超えて３０重量％
以下含まれる焼結体で形成し、かかる酸化物焼結体の焼
成温度が８００℃〜１０００℃と低いことから枠状絶縁
体と同時焼成により形成される配線層を比電気抵抗が
２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。 【００４２】また本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ
／ｍ・Ｋ以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【００４３】更に本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、その線熱膨張係数を
枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ
／℃：室温〜８００℃）に近似するものとなしたことか
ら基体上に枠状絶縁体を取着させる際や半導体素子が作
動した際等において基体と枠状絶縁体の両者に熱が作用
したとしても基体と枠状絶縁体との間には両者の線熱膨
張係数の相違に起因する大きな熱応力が発生することは
なく、これによって半導体素子を収納する空所の気密封
止が常に完全となり、半導体素子を安定かつ正常に作動
させることが可能となる。
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【０００２】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。 【０００３】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。 【０００４】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重
量％の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が８０乃至９０重量％、銅が
１０乃至２０重量％の範囲となっている。 【０００５】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、枠状絶縁
体に形成されている配線層はタングステンやモリブデ
ン、マンガン等の高融点金属材料により形成されてお
り、該タングステン等はその比電気抵抗が５．４μΩ・
ｃｍ（２０℃）以上と高いことから配線層に電気信号を
伝搬させた場合、電気信号に大きな減衰が生じ、半導体
素子と外部電気回路との間で電気信号を正確、かつ確実
に入出力せることができないという欠点を有していた。 【０００６】またこの従来の半導体素子収納用パッケー
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約１８０
Ｗ／ｍ・Ｋ程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。 【０００７】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子に外部電気回
路から供給される電気信号を正確に入力することがで
き、同時に半導体素子が出力する電気信号を外部電気回
路に正確に供給することができる半導体素子収納用パッ
ケージを提供することにある。 【０００８】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体はＳｉ成分がＳｉＯ2に
換算して２５〜８０重量％、Ｂａ成分がＢａＯに換算し
て１５〜７０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５
〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重
量％、Ｃａ成分がＣａＯに換算して０重量％を超えて３
０重量％以下含まれる焼結体で形成されており、かつ前
記基体は６５乃至８０重量％の炭化珪素と、２０乃至３
５重量％の銅とから成ることを特徴とするものである。 【０００９】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体をＳｉ成分がＳｉＯ2に換算して２５
〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７０
重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量％、
Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃａ成
分がＣａＯに換算して０重量％を超えて３０重量％以下
含まれる焼結体で形成し、かかる酸化物焼結体の焼成温
度が８００℃〜１０００℃と低いことから枠状絶縁体と
同時焼成により形成される配線層を比電気抵抗が２．５
μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成する
ことができ、その結果、配線層に電気信号を伝搬させた
場合、電気信号に大きな減衰が生じることはなく、電気
信号を正確、かつ確実に伝搬させることが可能となる。 【００１０】また本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ
／ｍ・Ｋ以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【００１１】更に本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、その線熱膨張係数を
枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ
／℃：室温〜８００℃）に近似するものとなしたことか
ら基体上に枠状絶縁体を取着させる際や半導体素子が作
動した際等において基体と枠状絶縁体の両者に熱が作用
したとしても基体と枠状絶縁体との間には両者の線熱膨
張係数の相違に起因する大きな熱応力が発生することは
なく、これによって半導体素子を収納する空所の気密封
止が常に完全となり、半導体素子を安定かつ正常に作動
させることが可能となる。 【００１２】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
１において、１は基体、２は枠状絶縁体、３は蓋体であ
る。この基体１と枠状絶縁体２と蓋体３とにより内部に
半導体素子４を気密に収容する容器５が構成される。 【００１３】前記基体１はその上面に半導体素子４が載
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【００１４】前記基体１は半導体素子４を支持する支持
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【００１５】なお前記基体１は炭化珪素と銅とから成
り、例えば溶融させた銅に平均粒径５μｍ程度の炭化珪
素粉末を分散混入させることによって、或いは炭化珪素
粉末を焼成して多孔質の焼結体を得、しかる後、焼結体
の空孔内に溶融させた銅を充填させることによって製作
されている。 【００１６】また前記基体１の上面外周部には該基体１
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。 【００１７】前記基体１に取着される枠状絶縁体２はＳ
ｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉
末にアクリル樹脂を主成分とするバインダー及び分散
剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜１
０００℃の温度で焼成することによって製作される。 【００１８】また前記枠状絶縁体２はその内周部から上
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【００１９】前記配線層６は半導体素子４の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。 【００２０】前記配線層６は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。 【００２１】なお、前記配線層６は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。 【００２２】また前記枠状絶縁体２に被着した配線層６
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子４の各電極を外部電気回路に電気的に接続す
る作用をなす。 【００２３】前記外部リードピン８は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。 【００２４】本発明においては、枠状絶縁体２をＳｉ成
分がＳｉＯ2に換算して２５〜８０重量％、Ｂａ成分が
ＢａＯに換算して１５〜７０重量％、Ｂ成分がＢ2Ｏ3に
換算して１．５〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算
して１〜３０重量％、Ｃａ成分がＣａＯに換算して０重
量％を超えて３０重量％以下含まれる焼結体（線熱膨張
係数：６ｐｐｍ／℃乃至８ｐｐｍ／℃）で形成しておく
ことが重要である。 【００２５】前記枠状絶縁体２をＳｉ成分がＳｉＯ2に
換算して２５〜８０重量％、Ｂａ成分がＢａＯに換算し
て１５〜７０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５
〜５重量％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重
量％、Ｃａ成分がＣａＯに換算して０重量％を超えて３
０重量％以下含まれる焼結体で形成すると、該焼結体の
焼成温度は８００〜１０００℃と低いことから枠状絶縁
体２と同時焼成により形成される配線層６を比抵抗が
２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成
することができ、その結果、配線層６に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確かつ確実に伝搬させることが可能と
なる。 【００２６】前記焼結体から成る枠状絶縁体２は所定量
に秤量されたＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、Ｃ
ａＯの各原料粉末にアクリル樹脂を主成分とするバイン
ダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）となし、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともにこれを複数枚積層し、約８
００℃〜１０００℃の温度で焼成することによって製作
される。 【００２７】なお、前記枠状絶縁体２を構成する焼結体
は、ＳｉＯ2が２５重量％未満であると誘電損失が大き
くなって配線層６を伝搬する電気信号に減衰や遅延を招
来してしまい、また８０重量％を超えると枠状絶縁体２
の機械的強度が大きく低下してしまうと同時に焼成温度
が高いものとなって銅等の金属材料からなる配線層６と
同時焼成するのが困難となる。従って、ＳｉＯ2の量は
２５〜８０重量％の範囲に特定される。 【００２８】また前記枠状絶縁体２を構成する焼結体
は、ＢａＯが１５重量％未満であると焼成温度が高いも
のとなって銅等の金属材料からなる配線層６と同時焼成
するのが困難となる。また７０重量％を超えると誘電損
失が大きくなって配線層６を伝搬する電気信号に減衰や
遅延を招来してしまう。従って、ＢａＯの量は１５〜７
０重量％の範囲に特定される。 【００２９】更に前記枠状絶縁体２を構成する焼結体
は、Ｂ2Ｏ3が１．５重量％未満となると焼成温度が高い
ものとなって銅等の金属材料からなる配線層６と同時焼
成するのが困難となり、また５重量％を超えると枠状絶
縁体２の機械的強度が大きく低下してしまう。従って、
Ｂ2Ｏ3の量は１．５〜５重量％の範囲に特定される。 【００３０】また更に前記枠状絶縁体２を構成する焼結
体は、Ａｌ2Ｏ3が１重量％未満となると焼成温度が高い
ものとなって銅等の金属材料からなる配線層６と同時焼
成するのが困難となり、また３０重量％を超えると誘電
損失が大きくなって配線層６を伝搬する電気信号に減衰
や遅延を招来してしまう。従って、Ａｌ2Ｏ3の量は１〜
３０重量％の範囲に特定される。 【００３１】更にまた前記枠状絶縁体２を構成する焼結
体は、ＣａＯが含有されない時には線熱膨張係数が半導
体素子の線熱膨張係数に近似させた基体１の線熱膨張係
数に対して大きく相違し、基体１に枠状絶縁体２を強固
に取着させることができなくなり、また３０重量％を超
えると焼成温度が高いものとなって銅等の金属材料から
なる配線層６と同時焼成するのが困難となる。従って、
ＣａＯの量は０重量％を超えて３０重量％以下の範囲に
特定される。 【００３２】また本発明の半導体素子収納用パッケージ
においては、基体１を６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とで形成しておくことが重
要である。 【００３３】前記基体１を６５乃至８０重量％の炭化珪
素と、２０乃至３５重量％の銅とで形成しておくと基体
１の熱伝導率が２７０Ｗ／ｍ・Ｋ以上の高いものとな
り、その結果、基体１上に載置される半導体素子４が作
動時に多量の熱を発したとしてもその熱は基体１の半導
体素子載置部１ａ平面方向に素早く広がらせるとともに
基体１の厚さ方向を良好に伝搬させて外部に効率よく確
実に放散させることができ、これによって半導体素子４
は常に適温となり、半導体素子４を長期間にわたり安定
かつ正常に作動させることが可能となる。 【００３４】また上述の６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とからなる基体１はその線
熱膨張係数が枠状絶縁体２の線熱膨張係数（６ｐｐｍ／
℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するもの
となり、その結果、基体１上に枠状絶縁体２を取着させ
る際や半導体素子４が作動した際において基体１と枠状
絶縁体２の両者に熱が作用したとしても基体１と枠状絶
縁体２との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子４を収納する空所の気密封止が常に完全となり、
半導体素子４を安定かつ正常に作動させることが可能と
なる。 【００３５】なお前記基体１は炭化珪素の量が６５重量
％未満となると、言い換えれば銅の量が３５重量％を超
えると、基体１の線熱膨張係数が枠状絶縁体２の線熱膨
張係数に対して大きく相違することとなり、その結果、
基体１に枠状絶縁体２を強固に取着させておくことがで
きなくなってしまい、また炭化珪素の量が８０重量％を
超える、言い換えれば銅の量が２０重量％未満となると
基体１の熱伝導率が大きく劣化し、半導体素子４が作動
時に多量の熱を発した場合、その熱を基体１を介して外
部に完全に放散させることができなくなり、その結果、
半導体素子４を高温として、半導体素子４に熱破壊を招
来させたり、特性にばらつきが生じ安定に作動させるこ
とができなくなってしまう。従って、前記基体１は炭化
珪素の量が６５乃至８０重量％、銅の量が２０乃至６５
重量％の範囲に特定される。 【００３６】また前記６５乃至８０重量％の炭化珪素
と、２０乃至３５重量％の銅とから成る基体１は炭化珪
素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５
μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素
と銅との密着強度が大きく向上して基体１としての信頼
性が大幅に向上する。従って前記基体１は表面に酸化物
膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪
素と銅とで形成しておくことが好ましい。 【００３７】前記炭化珪素の表面に酸化物膜を被着させ
る方法としては、例えば、炭化珪素の粉末を大気中で約
１２００℃の温度で加熱することによって行われる。 【００３８】更に、前記基体１は溶融させた銅に炭化珪
素粉末を分散混入させて形成した場合、基体１のヤング
率が銅のヤング率に依存する１００ＧＰａ程度の軟質な
ものとなり、その結果基体１上に半導体素子４を載置さ
せた後、基体１と半導体素子４に熱が作用して両者間に
熱応力が発生したとしても、その熱応力は基体１を若干
変形させることによって効率よく吸収され、半導体素子
４が基体１より剥離したり、半導体素子４に割れやクラ
ックを発生したりすることがなく、半導体素子４を常に
正常かつ安定に作動させることができる。 【００３９】かくして上述の半導体素子収納用パッケー
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。 【００４０】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。 【００４１】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体をＳｉ成分がＳｉＯ2に換算して２
５〜８０重量％、Ｂａ成分がＢａＯに換算して１５〜７
０重量％、Ｂ成分がＢ2Ｏ3に換算して１．５〜５重量
％、Ａｌ成分がＡｌ2Ｏ3に換算して１〜３０重量％、Ｃ
ａ成分がＣａＯに換算して０重量％を超えて３０重量％
以下含まれる焼結体で形成し、かかる酸化物焼結体の焼
成温度が８００℃〜１０００℃と低いことから枠状絶縁
体と同時焼成により形成される配線層を比電気抵抗が
２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。 【００４２】また本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ
／ｍ・Ｋ以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【００４３】更に本発明の半導体素子収納用パッケージ
によれば、基体を６５乃至８０重量％の炭化珪素と、２
０乃至３５重量％の銅とで形成し、その線熱膨張係数を
枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ
／℃：室温〜８００℃）に近似するものとなしたことか
ら基体上に枠状絶縁体を取着させる際や半導体素子が作
動した際等において基体と枠状絶縁体の両者に熱が作用
したとしても基体と枠状絶縁体との間には両者の線熱膨
張係数の相違に起因する大きな熱応力が発生することは
なく、これによって半導体素子を収納する空所の気密封
止が常に完全となり、半導体素子を安定かつ正常に作動
させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 【符号の説明】 １・・・・・基体 １ａ・・・・載置部 １ｂ・・・・上層 １ｃ・・・・中間層 １ｄ・・・・下層 ２・・・・・枠状絶縁体 ３・・・・・蓋体 ４・・・・・半導体素子 ５・・・・・容器 ６・・・・・配線層 ７・・・・・ボンディングワイヤ ８・・・・・外部リードピン
例を示す断面図である。 【符号の説明】 １・・・・・基体 １ａ・・・・載置部 １ｂ・・・・上層 １ｃ・・・・中間層 １ｄ・・・・下層 ２・・・・・枠状絶縁体 ３・・・・・蓋体 ４・・・・・半導体素子 ５・・・・・容器 ６・・・・・配線層 ７・・・・・ボンディングワイヤ ８・・・・・外部リードピン
Claims (1)
- 【特許請求の範囲】 【請求項１】上面に半導体素子が載置される載置部を有
する基体と、前記基体上に半導体素子載置部を囲繞する
ようにして取着され、半導体素子の各電極が接続される
配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
され、枠状絶縁体の内側を気密に封止する蓋体とから成
る半導体素子収納用パッケージであって、前記枠状絶縁
体はＳｉ成分がＳｉＯ2に換算して２５〜８０重量％、
Ｂａ成分がＢａＯに換算して１５〜７０重量％、Ｂ成分
がＢ2Ｏ3に換算して１．５〜５重量％、Ａｌ成分がＡｌ
2Ｏ3に換算して１〜３０重量％、Ｃａ成分がＣａＯに換
算して０重量％を超えて３０重量％以下含まれる焼結体
で形成されており、かつ前記基体は６５乃至８０重量％
の炭化珪素と、２０乃至３５重量％の銅とから成ること
を特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289876A JP2003100934A (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289876A JP2003100934A (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100934A true JP2003100934A (ja) | 2003-04-04 |
Family
ID=19112308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289876A Pending JP2003100934A (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100934A (ja) |
-
2001
- 2001-09-21 JP JP2001289876A patent/JP2003100934A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003100934A (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP2003100935A (ja) | 半導体素子収納用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP2000183215A (ja) | 半導体素子収納用パッケージ | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003137642A (ja) | 半導体素子収納用パッケージ | |
| JP2003068911A (ja) | 半導体素子収納用パッケージ | |
| JP2003100932A (ja) | 半導体素子収納用パッケージ | |
| JP2003100931A (ja) | 半導体素子収納用パッケージ | |
| JP2003110045A (ja) | 半導体素子収納用パッケージ | |
| JP2003068918A (ja) | 半導体素子収納用パッケージ | |
| JP2003152128A (ja) | 半導体素子収納用パッケージ | |
| JP2003249586A (ja) | 半導体素子収納用パッケージ |