JP3830429B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3830429B2 JP3830429B2 JP2002198484A JP2002198484A JP3830429B2 JP 3830429 B2 JP3830429 B2 JP 3830429B2 JP 2002198484 A JP2002198484 A JP 2002198484A JP 2002198484 A JP2002198484 A JP 2002198484A JP 3830429 B2 JP3830429 B2 JP 3830429B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor element
- metal layer
- package
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【発明の属する技術分野】
本発明はLSI(大規模集積回路素子)等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、一般に、図4、図5に示すように、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミック焼結体等の電気絶縁材料から成り、上面に半導体素子を収容するための凹部21aを有する絶縁基体21と、該絶縁基体21の凹部21aから外表面にかけて被着導出されたタングステン、モリブデン、マンガン、銅、銀等の金属粉末から成る複数個の配線導体22と、蓋体23とから構成されており、絶縁基体21の凹部21a底面に半導体素子24をガラス、樹脂等の接着材を介して接着固定するとともに該半導体素子24の各電極をボンディングワイヤ25を介して配線導体22に電気的に接続し、しかる後、絶縁基体21に蓋体23をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体21と蓋体23とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。なお、半導体素子24の凹部21a底面への接着は、例えば、配線導体22が形成された凹部21aを取り囲む絶縁基体21の上面に位置決め用のマーク26を形成しておき、このマーク26を基準として半導体素子を凹部21a底面に接着材を介して位置決め載置することにより行われる。
【0003】
しかしながら、この従来の半導体素子収納用パッケージは、絶縁基体を構成する酸化アルミニウム質焼結体等の熱伝導率が低い(約20W/m・K)ため、絶縁基体に収容される半導体素子が作動時に多量の熱を発生した場合、その熱を大気中に良好に放散させることができず、その結果、半導体素子は該半導体素子の発する熱によって高温となり、半導体素子に熱破壊を起こさせたり、特性に熱変化を与え、誤作動を生じさせるという欠点を有していた。
【0004】
また特に、絶縁基体がガラスセラミック焼結体で形成されている場合、ガラスセラミック焼結体の熱伝導率が約2.5〜5W/m・Kと非常に低いことから、上記半導体素子の熱破壊や誤作動等の欠点が顕著なものとなっていた。
【0005】
この問題点を解決するため、図6に示すように、絶縁基体21の凹部21a底面から下面に貫通する複数の円柱状の貫通孔27を形成するとともにこの貫通孔27内にタングステン、モリブデン、マンガン、銅、銀等の金属粉末から成る貫通金属層を充填することによって絶縁基体21中における熱伝導率を高め、半導体素子24の発する熱を大気中に良好に放熱させるように工夫された半導体素子収納用パッケージが提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、この半導体素子収納用パッケージにおいては、貫通金属層が円柱状であるため、半導体素子の高集積化にともなう発熱量の増大や絶縁基体を熱伝導率が低いガラスセラミック焼結体で形成した場合等に対応して、絶縁基体中における熱伝導率を向上させるために貫通金属層の体積を大きくすると、これに比例して貫通金属層の横断面積も増加し、凹部底面での貫通金属層の横断面の面積の凹部底面面積に占める割合が大きくなってしまい、その結果、半導体素子を凹部底面に接着するガラス、樹脂等の接着材と絶縁基体との接着面積が減少して接着材等の絶縁基体に対する被着強度が低下し、半導体素子を凹部底面に強固に接着固定することができなくなるという問題が誘発する。
【0007】
また、半導体素子収納用パッケージの小型化に伴い、凹部底面に半導体素子を接着固定するとき等に使用する位置決め用マークを設けるスペースの確保が難しく、認識の容易な位置決め用マークを形成できなくなってきているという問題があった。
【0008】
本発明は上記従来の問題に鑑み案出されたものであり、その目的は、半導体素子を凹部底面に容易、確実に位置決め載置することができ、かつ、半導体素子の発した熱を大気中に良好に放散させることができ、かつ半導体素子を凹部底面に強固に接着固定させることが可能な半導体素子収納用パッケージを提供することにある。
【0009】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が搭載収容される凹部および該凹部から外表面にかけて導出される配線導体を有する絶縁基体と蓋体とから成り、絶縁基体の凹部内部に半導体素子を気密に収容するようになした半導体素子収納用パッケージであって、前記絶縁基体に凹部底面から下面に貫通する複数の貫通金属層を設けるとともに該貫通金属層の横断面の面積を凹部底面から絶縁基体下面にかけて漸次広くしてなり、かつ前記凹部底面に前記貫通金属層の露出端部間を連接するような網目状の伝熱層を被着させ、該伝熱層の外周の一部に突出部または切り欠き部を形成したことを特徴とするものである。
【0010】
また本発明の半導体素子収納用パッケージは、前記貫通金属層の凹部底面での横断面の面積をS1、絶縁基体下面での横断面の面積をS2としたとき、1.2≦S2/S1≦1.5であることを特徴とするものである。
【0011】
また本発明の半導体素子収納用パッケージは、前記貫通金属層は、凹部底面での横断面の面積が0.004mm2〜0.1mm2の範囲であることを特徴とするものである。
【0012】
また本発明の半導体素子収納用パッケージは、前記貫通金属層は、前記凹部底面のうち少なくとも半導体素子が接着固定される領域での隣接間隔が、0.1mm〜0.3mmの範囲であることを特徴とするものである。
【0013】
本発明の半導体素子収納用パッケージによれば、絶縁基体に凹部底面から下面に貫通する複数の貫通金属層を設けるとともに該貫通金属層の横断面の面積を凹部底面から下面にかけて漸次広くしたことから、絶縁基体中における熱伝導率を向上させるために貫通金属層の体積を増加させたとしても、貫通金属層の凹部底面での横断面の面積を広くすることはほとんどない。
【0014】
また本発明の半導体素子収納用パッケージによれば、凹部底面に、貫通金属層の露出端部を連接するような伝熱層を被着させたことから、半導体素子で発生した熱を網目状の金属層を介して貫通金属層に効率良く伝導させることができるとともに、網目状の電熱層の隙間に露出する絶縁基体と接着材との間で接着面積を確保することができ、その結果、半導体素子は、凹部底面にガラス、樹脂等の接着材を介して強固に接着することが可能で、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0015】
また本発明の半導体素子収納用パッケージによれば、凹部底面に形成した網目状の伝熱層の外周の一部に突出部または切り欠き部を形成し、この突出部または切り欠き部が位置決め用のマークとして作用することから、半導体素子を凹部底面に接着固定するときの位置決めを容易、確実なものとすることができる。
【0016】
【発明の実施の形態】
次に本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体素子収納用パッケージの一実施例を示し、1は絶縁基体、2は蓋体である。この絶縁基体1と蓋体2とで半導体素子3を収容する容器4が構成される。
【0017】
前記絶縁基体1は、ガラスセラミック焼結体、酸化アルミニウム質焼結体、ムライト質焼結体等から成り、その上面に半導体素子3を搭載収容するための凹部1aを有し、該凹部1a底面に半導体素子3がガラス、樹脂、ロウ材等の接着材5を介して接着固定される。
【0018】
前記絶縁基体1は、例えば、ガラスセラミック焼結体から成る場合、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とから成る原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1000℃の温度で焼成することによって製作される。
【0019】
また前記絶縁基体1には凹部1aから外表面にかけて導出する配線導体6が形成されており、凹部1a内に露出する配線導体6の一端には半導体素子3の各電極がボンディングワイヤ7を介して電気的に接続され、また外表面に導出させた部位は外部の電気回路に接続される。
【0020】
前記配線導体6は半導体素子3の各電極を外部電気回路基板に接続する際の導電路として作用し、銅、銀、タングステン、モリブデン、マンガン等の金属粉末により形成されている。
【0021】
前記配線導体6は、例えば、銅、銀等の低電気抵抗の金属粉末から成る場合であれば、銅、銀等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁基体の凹部1aから外表面にかけて被着形成される。
【0022】
前記配線導体6はまたその露出する表面にニッケル、金等の耐食性に優れ、かつボンディングワイヤ7のボンディング性に優れる金属を1μm〜20μmの厚みにめっき法により被着させておくと、配線導体6の酸化腐食を有効に防止することができるとともに配線導体6へのボンディングワイヤ7の接合を強固となすことができる。従って、前記配線導体6は、その露出する表面にニッケル、金等の耐蝕性に優れ、かつボンディング性に優れる金属を1μm〜20μmの厚みに被着させておくとが好ましい。
【0023】
更に前記絶縁基体1は、凹部1a底面から下面に貫通する複数の貫通金属層8が形成されている。
【0024】
前記貫通金属層8は、半導体素子3の作動にともない発生する熱を吸収するとともに絶縁基体1の下面から大気中に放散させる作用をなし、絶縁基体1となるセラミックグリーンシートに、予め、レーザー光線を照射するレーザー加工や、金属ピンを用いた打抜き加工等により貫通孔を形成しておき、貫通孔内に配線導体を形成する場合と同様の銅、銀等の金属ペーストをスクリーン印刷法により印刷充填しておくことにより形成される。
【0025】
本発明においては、前記貫通金属層8の横断面の面積を凹部1a底面から絶縁基体1下面にかけて漸次広くしておくことが重要である。
【0026】
前記貫通金属層8の横断面の面積を凹部1a底面から絶縁基体1下面にかけて漸次広くしておくと、凹部1a底面での貫通金属層8の横断面の面積を増加させることなく貫通金属層8の体積を増加させることができ、その結果、接着材5やロウ付け用金属層と絶縁基体1との被着面積が減少して接着材5の絶縁基体1に対する被着強度が低下する、ということはほとんどなく、半導体素子3を凹部1a底面に強固に接着固定することができ、かつ、絶縁基体1中の熱伝導率を向上させて半導体素子3の作動時に発する熱を大気中に良好に放散させることを可能として、容器4内部に収容する半導体素子3を長期間にわたり、正常、かつ安定に作動させることができる。
【0027】
なお、前記各貫通金属層8は、凹部1a底面での横断面の面積をS1、絶縁基体1下面での横断面の面積をS2としたとき、S2/S1が1.2未満となると凹部1a底面での貫通金属層8の横断面の面積を増大させることなく貫通金属層8の体積を増加させることが困難となり、絶縁基体1中の熱伝導率を向上させることが難しく、1.5を超えると、貫通金属層8の絶縁基体1下面に露出する面積が大きくなりすぎ、絶縁基体1と貫通金属層8との熱膨張係数の差に起因する熱応力により貫通金属層8の剥離や絶縁基体1のクラック等の不具合を生じやすくなる傾向がある。従って、前記貫通金属層8は、凹部1a底面での横断面の面積をS1、絶縁基体1下面での横断面の面積をS2としたとき、1.2≦S2/S1≦1.5の関係式を満足させる範囲とすることが好ましい。
【0028】
また前記貫通金属層8は、凹部1a底面での横断面の面積が0.004mm2未満となると半導体素子3の発する熱を効果的に吸収することが困難となり、0.1mm2を超えると絶縁基体1と貫通金属層8との熱膨張係数の差に起因して生じる熱応力により貫通金属層8や絶縁基体1にクラック等の不具合を発生させるおそれがある。従って、前記貫通金属層8は、凹部1a底面での横断面の面積を0.004mm2〜0.1mm2の範囲としておくことが好ましい。
【0029】
更に前記貫通金属層8は、凹部1a底面のうち少なくとも半導体素子3が接着固定される領域で隣接間隔を0.1mm〜0.3mmとしておくと、半導体素子3の発する熱を貫通金属層8で効果的に吸収して大気中に放散させることができるとともに、絶縁基体1と貫通金属層8との熱膨張係数の差に起因して生じる熱応力により絶縁基体1や貫通金属層8にクラック等の不具合が発生することを効果的に防止することができる。従って、前記貫通金属層8は、凹部1a底面のうち少なくとも半導体素子3が接着固定される領域での隣接間隔を0.1mm〜0.3mmとしておくことが好ましい。
【0030】
特に、絶縁基体1がガラスセラミック焼結体等の熱伝導率が低い(約2.5〜5W/m・K)材料で形成される場合、各貫通金属層8は、凹部1a底面での横断面の面積を0.007mm2〜0.1mm2と大きくするとともに、隣接間隔を0.1mm〜0.2mmと狭くすることが好ましい。また、凹部1a底面での横断面の面積を0.007mm2〜0.08mm2、隣接間隔を約0.15mm〜0.2mmとすると、ガラスセラミック焼結体で形成された絶縁基体1と貫通金属層8との熱膨張係数の差に起因する熱応力による絶縁基体のクラック等の不具合も効果的に防止することができより一層好ましい。
【0031】
また更に本発明の半導体素子収納用パッケージにおいては、半導体素子3が接着固定される凹部1a底面に、貫通金属層8の露出端部を連接するような網目状の伝熱層9を被着させておくことが重要である。
【0032】
前記半導体素子3が接着固定される凹部1a底面に、貫通金属層8の露出端部を連接するような網目状の伝熱層9を被着させておくと、網目状の伝熱層9が半導体素子3の発する熱を全ての貫通金属層8に効率よく伝導し、貫通金属層8から外部に熱が良好に放熱されて半導体素子を常に適温とし、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0033】
前記網目状の伝熱層9は、銅、銀、金等の熱伝導率の高い金属材料や、銅、銀、アルミニウム、窒化アルミニウム、窒化ホウ素等の熱伝導率が約30W/m・K以上と高い材料から成る伝熱性のフィラー粒子をエポキシ樹脂やポリイミド樹脂等の有機樹脂中に分散させた伝熱性の組成物等により形成され、例えば、銅等の金属材料から成る場合であれば、銅ペーストを絶縁基体1となるグリーンシートのうち凹部底面となる部位に印刷塗布しておくことにより形成され、伝熱性の組成物から成る場合であれば、銅粉末等の伝熱性フィラー粒子を適当な分散剤等の添加物とともに未硬化のエポキシ樹脂に添加混練して得た混練物を、絶縁基体1の凹部1a底面に網目状に印刷塗布し、エポキシ樹脂を加熱硬化させること等により形成される。
【0034】
なお、前記網目状の伝熱層9は、銅等の腐食し易い金属材料から成る場合、その酸化腐蝕を防止するため、露出表面を金めっき層(不図示)により被覆しておくことが好ましい。
【0035】
また前記網目状の伝熱層9は、伝熱性のフィラー粒子を有機樹脂中に分散させて成る伝熱性の組成物により形成される場合、フィラー粒子の含有量が40質量%未満(有機樹脂の含有量が60質量%を超える場合)では、熱伝導率が低くなって半導体素子3の発する熱を貫通金属層8に効率よく伝導することが困難となる傾向があり、フィラー粒子の含有量が80質量%を超える(有機樹脂の含有量が20質量%未満の場合)と、網目状の金属層の凹部1a底面に対する被着強度が劣化する傾向がある。従って、前記網目状の金属層9は、銅等の伝熱性フィラー粒子の含有量を40〜80質量%の範囲(有機樹脂の含有量を20〜60質量%の範囲)とすることが好ましい。
【0036】
前記網目状の伝熱層9が被着された凹部1a底面に半導体素子3が樹脂、ガラス等の接着材を介して接着固定される。この場合、網目状の伝熱層9は、その隙間から絶縁基体1(凹部1a底面)が露出するため、接着材の絶縁基体1表面に対する接着面積を確保することができ、また、網目状の部分に接着材が入り込むことによるアンカー効果も得られるため、例えば、網目状の伝熱層9が銅から成りその表面が滑らかで不活性な金めっき層で被覆され、接着材と伝熱層9との間のアンカー効果や水素結合等等による接着力が低いものとなっていたとしても、半導体素子3を凹部1a底面に対して強固に接着させることができる。
【0037】
また本発明の半導体素子収納用パッケージにおいては、図3(a)(b)に示すように、前記凹部1a底面の伝熱層9の外周の一部に、突出部9aまたは切り欠き部9bを設けておくことが重要である。
【0038】
前記突出部9aまたは切り欠き部9bは、凹部1a底面に半導体素子3を接着するときの位置決め用マークとして作用し、このような突出部9aや切り欠き部9bは、隣接する絶縁基体1や伝熱層9との間に大きなコントラストを生じるため、半導体素子3を接着固定するときの位置決めを容易、確実とすることができる。
【0039】
前記突出部9aは、例えば、伝熱層9となる金属ペーストをグリーンシート表面に印刷したり、混練物を絶縁基体1に印刷したりする際に使用する印刷用の製版に、所定の突出部の形状に印刷用のパターンを追加形成し、この製版を用いて金属ペーストや混練物の印刷塗布を行なうことにより伝熱層9と一体的に形成することができる。
【0040】
また前記切り欠き部9bは、伝熱層9となる金属ペーストや混練物の印刷用製版の一部に切り欠き部となるような非印刷部を形成しておくことや、伝熱層9となる金属ペーストや混練物を所定の伝熱層のパターンに印刷塗布した後、その外周の一部を機械的な切削等の方法で除去すること等により形成される。
【0041】
なお、前記突出部9aおよび切り欠き部9bは、その一辺の長さが0.2mm未満では、画像認識装置等による認識が難しくなるおそれがある。従って、前記突出部9aおよび切り欠き部9bは、その一辺の長さが0.2mm以上となるように形成しておくことが好ましく、例えば、約0.2mm×約0.4mmの寸法で四角形状としておくと、画像認識装置等による認識を容易・確実とすることができるとともに、その形成を非常に容易なものとすることができる。
【0042】
かくして上述の半導体素子収納用パッケージによれば、絶縁基体1の凹部1a底面に半導体素子3を樹脂、ガラス等から成る接着材を介して接着固定するとともに該半導体素子3の各電極をボンディングワイヤ7を介して所定の配線導体6に接続させ、しかる後、前記絶縁基体1の上面に蓋体2をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体1と蓋体2とから成る容器4内部に半導体素子3を気密に収容することによって製品としての半導体装置となる。
【0043】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、絶縁基体1の下面にメタライズ層や金属板等の放熱部材を被着させて絶縁基体1からの熱の放散をより一層促進させるようにしてもよい。
【0044】
また上述の実施例の図3では、伝熱層9の角部近くに突出部9aや切り欠き部9bを形成した例を図示したが、これを伝熱層9の外辺の中央部付近に形成してもよい。
【0045】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、絶縁基体に凹部底面から下面に貫通する複数の貫通金属層を設けるとともに該貫通金属層の横断面の面積を凹部底面から下面にかけて漸次広くしたことから、絶縁基体中における熱伝導率を向上させるために貫通金属層の体積を増加させたとしても、貫通金属層の凹部底面での横断面の面積を広くすることはほとんどない。
【0046】
また本発明の半導体素子収納用パッケージによれば、凹部底面に、貫通金属層の露出端部を連接するような伝熱層を被着させたことから、半導体素子で発生した熱を網目状の伝熱層を介して貫通金属層に効率良く伝導させることができるとともに、網目状の伝熱層の隙間に露出する絶縁基体と接着材との間で接着面積を確保することができ、その結果、半導体素子は、凹部底面にガラス、樹脂等の接着材を介して強固に接着することが可能で、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0047】
また本発明の半導体素子収納用パッケージによれば、凹部底面に形成した網目状の伝熱層の外周の一部に突出部または切り欠き部を形成し、この突出部または切り欠き部が位置決め用のマークとして作用することから、半導体素子を凹部底面に接着固定するときの位置決めを容易、確実なものとすることができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図2】本発明の半導体素子収納用パッケージの一実施例を示す平面図である。
【図3】(a)(b)は本発明の半導体素子収納用パッケージの要部拡大平面図である。
【図4】従来の半導体素子収納用パッケージの一例を示す断面図である。
【図5】従来の半導体素子収納用パッケージの一例を示す平面図である。
【図6】従来の半導体素子収納用パッケージの他の例を示す断面図である。
【符号の説明】
1・・・・絶縁基体
1a・・・凹部
2・・・・蓋体
3・・・・半導体素子
4・・・・容器
5・・・・接着材
6・・・・配線導体
7・・・・ボンディングワイヤ
8・・・・貫通金属層
9・・・・伝熱層
9a・・・突出部
9b・・・切り欠き部
Claims (4)
- 上面に半導体素子が搭載収容される凹部および該凹部から外表面にかけて導出される配線導体を有する絶縁基体と蓋体とから成り、絶縁基体の凹部内部に半導体素子を気密に収容するようになした半導体素子収納用パッケージであって、
前記絶縁基体に凹部底面から下面に貫通する複数の貫通金属層を設けるとともに該貫通金属層の横断面の面積を凹部底面から絶縁基体下面にかけて漸次広くしてなり、かつ前記凹部底面に前記貫通金属層の露出端部間を連接するような網目状の伝熱層を被着させ、該伝熱層の外周の一部に突出部または切り欠き部を形成したことを特徴とする半導体素子収納用パッケージ。 - 前記貫通金属層の凹部底面での横断面の面積をS1、絶縁基体下面での横断面の面積をS2としたとき、1.2≦S2/S1≦1.5であることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
- 前記貫通金属層は、凹部底面での横断面の面積が0.004mm2〜0.1mm2の範囲であることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
- 前記貫通金属層は、前記凹部底面のうち少なくとも半導体素子が接着固定される領域での隣接間隔が、0.1mm〜0.3mmの範囲であることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198484A JP3830429B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198484A JP3830429B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004040027A JP2004040027A (ja) | 2004-02-05 |
JP3830429B2 true JP3830429B2 (ja) | 2006-10-04 |
Family
ID=31705919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002198484A Expired - Lifetime JP3830429B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3830429B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593937B1 (ko) | 2005-03-30 | 2006-06-30 | 삼성전기주식회사 | Si기판을 이용한 LED 패키지 및 그 제조방법 |
KR100759076B1 (ko) | 2005-06-14 | 2007-09-19 | (주)로암 | Led 램프 장치 |
CN100461387C (zh) * | 2006-08-17 | 2009-02-11 | 朱宇辉 | 具有散热功能的led像素模组壳体 |
JP4809264B2 (ja) * | 2007-02-22 | 2011-11-09 | 京セラ株式会社 | コイル内蔵基板 |
JP5645245B2 (ja) * | 2010-02-23 | 2014-12-24 | パナソニックIpマネジメント株式会社 | 赤外線センサモジュール |
TWI483438B (zh) * | 2010-08-16 | 2015-05-01 | Harvatek Corp | 用於提升散熱效能之發光二極體封裝結構及其製作方法 |
CN106287325A (zh) * | 2015-05-29 | 2017-01-04 | 广州武宏科技股份有限公司 | 一种散热一体化led灯 |
CN110010563B (zh) * | 2018-10-10 | 2021-01-15 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
-
2002
- 2002-07-08 JP JP2002198484A patent/JP3830429B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004040027A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5687345B2 (ja) | 配線基板および電子装置 | |
JP2006303400A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP3830429B2 (ja) | 半導体素子収納用パッケージ | |
JP6046421B2 (ja) | 配線基板および電子装置 | |
JP3683859B2 (ja) | 半導体素子収納用パッケージ | |
JP4459031B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3766639B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3667130B2 (ja) | 配線基板モジュール | |
JP2003110044A (ja) | 半導体素子収納用パッケージ | |
JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
JP6166094B2 (ja) | 配線基板および電子装置 | |
JP2013045900A (ja) | 配線基板 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPH0883872A (ja) | 半導体素子収納用パッケージ | |
JP5631268B2 (ja) | 配線基板 | |
JP2002076209A (ja) | 半導体素子収納用パッケージ | |
JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP3401089B2 (ja) | 半導体素子収納用パッケージ | |
JP2005277382A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
JP2002110837A (ja) | 半導体素子収納用パッケージ | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JP2005159130A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Effective date: 20050629 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |