JPS63155795A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS63155795A JPS63155795A JP61303001A JP30300186A JPS63155795A JP S63155795 A JPS63155795 A JP S63155795A JP 61303001 A JP61303001 A JP 61303001A JP 30300186 A JP30300186 A JP 30300186A JP S63155795 A JPS63155795 A JP S63155795A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- wiring
- semiconductor chip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体チップ搭載用の配線基板に関し、特にＬ
ＳＩ（高密度集積回路）チップを搭載する配線基板に関
する。
ＳＩ（高密度集積回路）チップを搭載する配線基板に関
する。
［従来の技術］
従来、この種の配線基板としては、エポキシ樹脂等を利
用したプリント配線基板、又はセラミックを利用したセ
ラミック配線基板等がある。
用したプリント配線基板、又はセラミックを利用したセ
ラミック配線基板等がある。
［解決すべき問題点］
上述した従来のプリント配線基板は、銅箔と樹脂の積層
によって構成されているが、配線の微細化が難しく、Ｌ
ＳＩの多端子化、高密度配線への対応が難しいという欠
点がある。
によって構成されているが、配線の微細化が難しく、Ｌ
ＳＩの多端子化、高密度配線への対応が難しいという欠
点がある。
又、セラミック配線基板はセラミック基板上に導電材料
と絶縁材料を使って厚膜又は薄膜印刷、エツチング等の
製造プロセスを採るが、やはり配線の超微細化が難しい
という欠点がある。
と絶縁材料を使って厚膜又は薄膜印刷、エツチング等の
製造プロセスを採るが、やはり配線の超微細化が難しい
という欠点がある。
さらに、ＬＳＩの多端子化及びチップサイズの拡大に伴
ない、ＬＳＩと配線基板の熱膨張率の違いがクラック等
の障害を誘発するという欠点がある。
ない、ＬＳＩと配線基板の熱膨張率の違いがクラック等
の障害を誘発するという欠点がある。
［問題点の解決手段］
上記従来の問題点を解決する本発明は、半導体チップを
搭載する配線基板において、基板本体を前記半導体チッ
プと同材料で形成し、この基板本体に、複数の半導体チ
ップ搭載領域、他の電子部品との接続を行う入出力端子
部及び前記半導体チップ搭載領域と前記入出力端子部と
を接続する配線層とを設けた構成となっている。
搭載する配線基板において、基板本体を前記半導体チッ
プと同材料で形成し、この基板本体に、複数の半導体チ
ップ搭載領域、他の電子部品との接続を行う入出力端子
部及び前記半導体チップ搭載領域と前記入出力端子部と
を接続する配線層とを設けた構成となっている。
［実施例］
以下、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例に係る配線基板の平面図で
ある。第２図は第１因のＡ−Ａ部の拡大断面図で、ＬＳ
Ｉチップを装着した状態を示すものである。
。第１図は本発明の一実施例に係る配線基板の平面図で
ある。第２図は第１因のＡ−Ａ部の拡大断面図で、ＬＳ
Ｉチップを装着した状態を示すものである。
図中、基板本体２はシリコンウェハ１の周部を切離して
形成される。この基板本体２の表面には複数、例えば１
２個のチップ搭載領域３を設けると共に、一端部に外部
信号引出し用の多数の挿抜用入出力端子４を設けている
。
形成される。この基板本体２の表面には複数、例えば１
２個のチップ搭載領域３を設けると共に、一端部に外部
信号引出し用の多数の挿抜用入出力端子４を設けている
。
チップ搭載領域３には例えばＬＳＩチップ５をポンディ
ングにより接続するものであり、ＬＳＩチップ５装着用
のマウント部６とその周囲にポンディングパッド７を多
数設けている。なお、ＬＳＩチップ５はシリコンにより
形成されている。
ングにより接続するものであり、ＬＳＩチップ５装着用
のマウント部６とその周囲にポンディングパッド７を多
数設けている。なお、ＬＳＩチップ５はシリコンにより
形成されている。
上記配線基板は、３層配線構造となっており、第１配線
層８、第２配線層９及びマウント部６とポンディングパ
ッド７と挿抜用入出力端子４を有する第３配線層１０−
ｒ構成している。ＬＳＩチップ５のパッドはポンディン
グワイヤ１工により第３配線層ｌＯ側のポンディングパ
ッド７に接続される。ＬＳＩチップ５相互間の接続及び
挿抜用入出力端子４に挿入接続されたコネクタとの接続
は、第１配線層８と第２配線層９で行われる。
層８、第２配線層９及びマウント部６とポンディングパ
ッド７と挿抜用入出力端子４を有する第３配線層１０−
ｒ構成している。ＬＳＩチップ５のパッドはポンディン
グワイヤ１工により第３配線層ｌＯ側のポンディングパ
ッド７に接続される。ＬＳＩチップ５相互間の接続及び
挿抜用入出力端子４に挿入接続されたコネクタとの接続
は、第１配線層８と第２配線層９で行われる。
このように上記配線基板は、基板本体２の材質をＬＳＩ
チップ５の材質と同じシリコンとしたものであり、した
がってＬＳＩチップ５の製造技術と同等の微細化技術を
配線基板の製造に適用できる。
チップ５の材質と同じシリコンとしたものであり、した
がってＬＳＩチップ５の製造技術と同等の微細化技術を
配線基板の製造に適用できる。
又、基板本体２に外部引出し用の挿抜用入出力端子４を
設けているので、交換可能な保守単位として取扱えるも
のである。
設けているので、交換可能な保守単位として取扱えるも
のである。
尚、上記実施例においては、基板本体２の材質をシリコ
ン製のＬＳＩチップ６に合わせてシリコンとしたが、チ
ップの材質がシリコン以外の材質、例えばガリウムヒ素
（ＧａＡｓ）であればそれに合わせた材質とすることは
言うまでもない。
ン製のＬＳＩチップ６に合わせてシリコンとしたが、チ
ップの材質がシリコン以外の材質、例えばガリウムヒ素
（ＧａＡｓ）であればそれに合わせた材質とすることは
言うまでもない。
Ｕ発明の効果］
以上説明したように、本発明の配線基板は、基板本体の
材質をシリコン等半導体チップの材質と同一としたので
、集積回路製造技術と同等の微細化製造技術を利用する
ことができ、高密度配線が可能となり、さらに、半導体
チップと配線基板の熱膨張係数が同一となり、熱サイク
ルに対するチップ取付部の接続強度劣化が軽減されると
いう効果がある。
材質をシリコン等半導体チップの材質と同一としたので
、集積回路製造技術と同等の微細化製造技術を利用する
ことができ、高密度配線が可能となり、さらに、半導体
チップと配線基板の熱膨張係数が同一となり、熱サイク
ルに対するチップ取付部の接続強度劣化が軽減されると
いう効果がある。
又、外部信号引出し用入出力端子部を設けるようにした
ので、交換可能な保守単位として扱うことが可能となる
。
ので、交換可能な保守単位として扱うことが可能となる
。
第１図は本発明の一実施例に係る配線基板の平面図、
第２図は第１図のＡ−Ａ断面で、チップ搭載状態を示す
図である。 １：シリコンウェハ ２：基板本体 ３：チップ搭載領域 ４：挿抜用入出力端子 ５：ＬＳＩチップ ８：第１配線層 ９：第２配線層 １０：第３配線層
図である。 １：シリコンウェハ ２：基板本体 ３：チップ搭載領域 ４：挿抜用入出力端子 ５：ＬＳＩチップ ８：第１配線層 ９：第２配線層 １０：第３配線層
Claims (1)
- 半導体チップを搭載する配線基板において、基板本体
を前記半導体チップと同材料で形成し、この基板本体に
、複数の半導体チップ搭載領域、他の電子部品との接続
を行う入出力端子部及び前記半導体チップ搭載領域と前
記入出力端子部とを接続する配線層とを具備したことを
特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303001A JPS63155795A (ja) | 1986-12-19 | 1986-12-19 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303001A JPS63155795A (ja) | 1986-12-19 | 1986-12-19 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155795A true JPS63155795A (ja) | 1988-06-28 |
Family
ID=17915741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61303001A Pending JPS63155795A (ja) | 1986-12-19 | 1986-12-19 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155795A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571091A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Multilayer circuit board |
| JPS5986293A (ja) * | 1982-11-09 | 1984-05-18 | 日本電気株式会社 | 多層配線基板 |
| JPS601691A (ja) * | 1983-06-17 | 1985-01-07 | Nec Corp | メモリ−カ−ド |
| JPS60200558A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
-
1986
- 1986-12-19 JP JP61303001A patent/JPS63155795A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571091A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Multilayer circuit board |
| JPS5986293A (ja) * | 1982-11-09 | 1984-05-18 | 日本電気株式会社 | 多層配線基板 |
| JPS601691A (ja) * | 1983-06-17 | 1985-01-07 | Nec Corp | メモリ−カ−ド |
| JPS60200558A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US6440770B1 (en) | Integrated circuit package | |
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| JP4545917B2 (ja) | 電子回路モジュールの薄型相互接続構造及び接続方法 | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| US6087721A (en) | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JPS63155795A (ja) | 配線基板 | |
| JP2529087B2 (ja) | 熱整合されたｉｃチップ装置の製造方法 | |
| JP2722451B2 (ja) | 半導体装置 | |
| TW550713B (en) | Package for electronic components and method for forming a package for electronic components | |
| JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0462457B2 (ja) | ||
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPS63155754A (ja) | 配線基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0557119B2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH1154665A (ja) | 複合パッケージ | |
| JPH0519974Y2 (ja) | ||
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPH0786339A (ja) | 半導体素子の接続方法 |