JPS5986293A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS5986293A
JPS5986293A JP57196246A JP19624682A JPS5986293A JP S5986293 A JPS5986293 A JP S5986293A JP 57196246 A JP57196246 A JP 57196246A JP 19624682 A JP19624682 A JP 19624682A JP S5986293 A JPS5986293 A JP S5986293A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring layer
sapphire substrate
chip
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57196246A
Other languages
English (en)
Inventor
渡里 俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57196246A priority Critical patent/JPS5986293A/ja
Publication of JPS5986293A publication Critical patent/JPS5986293A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明はマルチチップLSIパッケージを構成する多層
配線基板の構造に関し、特に高集積化に適した熱放散特
性の良好な多層配線基板に関する。
従来技術 従来、この種のマルチチップパッケージ用の多層配線基
板には、ペース基板に多結晶のアルミナセラミックが使
用され、この基板上に厚膜導体および絶縁ペーストが所
望の配線パターンの得られるようにスクリーンを用いて
印刷され、焼成固化してえられる厚膜多層配線層の形成
したものが用いられている。
しかし、最近のマルチチップパッケージに対する高密度
化および高集積化の要求は、これを使用するコンピュー
タシステムの高性能化に対応してますます高まり、この
ためにマルチチップパッケージにおける消費電力密度は
ますます向上する方向にある。
従って、多層配線基板としてはこの上に搭載された複数
個の高集積化ICチップの発生する熱をいかに効率よく
放散できるかが重要な問題となってきている。
発明の目的 本発明の目的は以上のような問題点を解決するようにし
た熱伝導特性の良好な多層配線基板を提供することにあ
る。
本発明の他の目的は、多層配線基板のペーストになる基
板に従来の多結晶アルミナ基板に比べて約2倍の熱伝導
率をもつ単結晶アルミナであるサファイア基板を用いる
ことにより、極めて放熱特性の良好な多層配線基板を提
供することにある。
発明の構成 本発明の多層配線基板は、−リファイア基板と、この基
板上に形成された厚膜多層配線層と、さらにこの上に形
成された複数個のICチップ接続パッドと、 前記多層配線層上またはサファイア基板上に形成された
複数個の入出力端子パッドとから構成されている。
発明の実施例 次に本発明について図面を参照して詳細に説明する。
第1図を参照すると、本発明の一実施例は、サファイア
基板上、第1の配線層2、第1の配線層3、第2の配線
層4、第2の配線層5、チップ接続パッド6、ICチッ
プ7、IC接続リード8、および入出力端子パッド9か
ら構成されている。
第2図を参照すると、本発明の第2の実施例の構成は第
1の実施例の構成と大部分同一であり、相異点として第
2の実施例は第2の絶縁層5の上に入出力端子パッド9
が形成されているところが特徴である。
第1図を参照すると、第1の配線層2はサファイア基板
1の上に厚膜ペーストが所望の配線ノ9−ンを用いて印
刷され焼成固化されて形成される。
この温度は800℃から900℃である。第1の絶縁所
望のスルーホールパターンが明くようにスクリーンを用
いて印刷され焼成固化される。第2の配線層4と第2の
絶縁層5とは同様に印刷、焼成固化により第1の絶縁層
3上に形成されており、これにより2層の配線層がサフ
ァイア基板1上に形成される。
チップ接続パッド6は第2の絶縁層5の表面に形成され
ており、第2の絶縁層内のスルーホールを介して第2の
配線層4と接続され、かつ、第2の配線層4と第1の配
線層2とは、第1の絶縁層3内のスルーホールを介して
相互接続されている。
チップ接続パッド6はICチップ7のIC接続リード8
をポンディングするためのパッドである。
入出力端子パッド9は第1または第2の配線層を電気的
に接続され外部回路との接続に供される。
第1図の実施例では入出力端子パッド9はサファイア基
板1上に直接に形成されているが、本発明はこれに限定
されず、第2の実施例で示すように第2の配線層5の表
面に形成されてもよい。サファイア基板1は表面が極め
て滑らかである。したがって、表面に直接入出力端子パ
ッド9を形成すると機械的密着強度が弱くなる場合には
、第2図の実施例のように絶縁層5上に形成すればよい
さて、以上の本発明の詳細な説明で理解できるようにI
Cチップ7は第2の絶縁層5上に搭載され、接着される
。従って、ICチップ7の発生する熱は絶縁層5、配線
層4、絶縁層3、配線層2およびサファイア基板1を介
して基板1の下面に伝達される。第3図を参照すると、
以上のような放熱を考慮して本発明に係る多層配線基板
を用いたマルチチップパッケージがプリント板上にコネ
クタを介して実装されている。第3図には、コネクタ1
1、プリント基板12、およびヒートシンク10を含む
マルチチップパッケージ13が示されている。該マルチ
チップパッケージ13は本発明の多層配線基板1.3.
5および9、複数個のICチップ7、およびヒートシン
ク10からなっている。第3図を参照すると、ICチッ
プ7の発生した熱はサファイア基板1を介してヒートシ
ンク10に達し、放熱される。
従って、ICチップ7の発生した熱を効率よく放熱する
ためには、ICチップ7からヒートシンク10までの放
熱径路の熱伝導率をできるだけ良好にすることが必要条
件である。本発明では、上記放熱径路の大部分を占める
基板1にサファイア基板を用いることにより上記必要条
件を満たしている。
例えば、基板に多結晶アルミナ基板を用いた従来の実施
例では、基板の熱伝導率は0.05cal/cm・se
c、℃であり、単結晶アルミナ基板すなわちサファイア
基板を用いた本発明の実施例では、基板の熱伝導率はQ
、 l cal/cm−sec −’Cとなり約2倍の
放熱特性の改善となる。
発明の効果 本発明には、熱伝導の良好なサファイア基板を備えた多
層、配線基板を構成することにより、多層配線基板の放
熱特性を改善し、高密度および高性能なIC実装を実現
できるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す図、第2図は本発
明の第2の実施例を示す図、および第3図は本発明に係
る多層配線基板を用いたマルチチップパッケージの実装
構造を示す図である。 第1図から第3図において、1  ・サファイア基板、
2・・・・・第1の配線層、3  第1の絶縁層、4・
・・第2の配線層、5・・・・・・第2の絶縁層、6・
チップ接続パッド、9・ ・入出力端子パッド。 ど 第1図 乙 Z ? 図

Claims (1)

  1. 【特許請求の範囲】 サファイア基板と、 前記サファイア基板上に厚膜導体材料および厚膜絶縁材
    料を所望の配線パターンが形成できるように印刷し、焼
    成固化して形成された多層配線層と、 前記多層配線層上に形成された複数個のICチップ搭載
    、接続用のチップ接続パッドと、前記サファイア基板上
    または前記多層配線層上に形成された複数個の入出力端
    子パッドとを備えたことを特徴とする多層配線基板。
JP57196246A 1982-11-09 1982-11-09 多層配線基板 Pending JPS5986293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57196246A JPS5986293A (ja) 1982-11-09 1982-11-09 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196246A JPS5986293A (ja) 1982-11-09 1982-11-09 多層配線基板

Publications (1)

Publication Number Publication Date
JPS5986293A true JPS5986293A (ja) 1984-05-18

Family

ID=16354613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196246A Pending JPS5986293A (ja) 1982-11-09 1982-11-09 多層配線基板

Country Status (1)

Country Link
JP (1) JPS5986293A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155795A (ja) * 1986-12-19 1988-06-28 日本電気株式会社 配線基板
JPH02184052A (ja) * 1989-01-11 1990-07-18 Agency Of Ind Science & Technol 高密度パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155795A (ja) * 1986-12-19 1988-06-28 日本電気株式会社 配線基板
JPH02184052A (ja) * 1989-01-11 1990-07-18 Agency Of Ind Science & Technol 高密度パッケージ

Similar Documents

Publication Publication Date Title
US5586007A (en) Circuit board having improved thermal radiation
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
JPH0451078B2 (ja)
JPH06291216A (ja) 基板及びセラミックパッケージ
JP2004071670A (ja) Icパッケージ、接続構造、および電子機器
JP3016910B2 (ja) 半導体モジュール構造
JPH0573079B2 (ja)
JPS6250981B2 (ja)
JP2812014B2 (ja) 半導体装置
JPS5986293A (ja) 多層配線基板
JPH04290258A (ja) マルチチップモジュール
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JPS6219072B2 (ja)
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
JP2903013B2 (ja) 金属基板を含む回路パッケージ及び実装方法
JPS6159534B2 (ja)
JPH10256413A (ja) 半導体パッケージ
JP3592515B2 (ja) 半導体素子用パッケージ
JPH10256414A (ja) 半導体パッケージ
JPS5853854A (ja) 高密度lsiパツケ−ジ
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JPH1154665A (ja) 複合パッケージ
JPS6211014Y2 (ja)
JPS59123298A (ja) 半導体装置
JPS5842263A (ja) マルチチツプパツケ−ジ