JPH02184052A - 高密度パッケージ - Google Patents
高密度パッケージInfo
- Publication number
- JPH02184052A JPH02184052A JP280589A JP280589A JPH02184052A JP H02184052 A JPH02184052 A JP H02184052A JP 280589 A JP280589 A JP 280589A JP 280589 A JP280589 A JP 280589A JP H02184052 A JPH02184052 A JP H02184052A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- sapphire substrate
- substrate
- electrode pad
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000000919 ceramic Substances 0.000 claims abstract description 26
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 24
- 239000010980 sapphire Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 239000004593 Epoxy Substances 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多数の集積回路（ＬＳＩ）を搭載する高密度
パッケージの構造に関する。
パッケージの構造に関する。
従来、高密度パッケージとしては、正方形のアルミナセ
ラミックス基板上にポリイミド樹脂の多に悪影響を与え
、さらにセラミック基板は後の実装方法を考慮して一般
に角型で製造されており、また、内装に使用する導体の
抵抗が高く（タングステンやモリブデンなどの金属を使
用する）、導体層を厚くしなければならないため、板厚
も数ミリメートルとなるため、多量に出まわっているウ
ェハー用プロセス装置が微細配線層装置プロセスに使用
できないという欠点がある。
ラミックス基板上にポリイミド樹脂の多に悪影響を与え
、さらにセラミック基板は後の実装方法を考慮して一般
に角型で製造されており、また、内装に使用する導体の
抵抗が高く（タングステンやモリブデンなどの金属を使
用する）、導体層を厚くしなければならないため、板厚
も数ミリメートルとなるため、多量に出まわっているウ
ェハー用プロセス装置が微細配線層装置プロセスに使用
できないという欠点がある。
本発明の高密度パッケージは、セラミック基板上にこの
セラミック基板より小さいサファイヤ基板を搭載し、該
サファイヤ基板の上面に前記セラミック基板に設けた電
極パッドに接続される微細配線層を有し、この微細配線
層上に集積回路を搭載することを特徴とする。
セラミック基板より小さいサファイヤ基板を搭載し、該
サファイヤ基板の上面に前記セラミック基板に設けた電
極パッドに接続される微細配線層を有し、この微細配線
層上に集積回路を搭載することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図であ４が、基板
１の外周部に形成され、表面側パッド４と裏面側パッド
２は貫通スルーホール３で１対１に接続している。セラ
ミック基板１の外形寸法は１１０ｍｍＸ １１０ｍ＋ａ
Ｘ ３ｍｍ’で、電極用パッドは１辺に１０２パツドあ
る。
１の外周部に形成され、表面側パッド４と裏面側パッド
２は貫通スルーホール３で１対１に接続している。セラ
ミック基板１の外形寸法は１１０ｍｍＸ １１０ｍ＋ａ
Ｘ ３ｍｍ’で、電極用パッドは１辺に１０２パツドあ
る。
サファイア基板６は、微細配線Ｍ８を形成中のときは１
５０順〆０．６＋ａｍ’の６インチウェハーサイズで使
用し、微細配線層８を形成後、１００ｍ＋ｅＸ１００ｍ
ｎにダイシングソーで切断し、セラミック基板１上にの
せる。サファイア基板はエポキシ系接着剤でセラミック
基板に固定する。サファイア基板６とセラミック基板１
とは電極用パッド（サファイア基板６上）７と電極用パ
ッド４を使って金リボン５で電気的に接続する。金リボ
ン５は金−余熱圧着で電極用パッド４．７に固定する。
５０順〆０．６＋ａｍ’の６インチウェハーサイズで使
用し、微細配線層８を形成後、１００ｍ＋ｅＸ１００ｍ
ｎにダイシングソーで切断し、セラミック基板１上にの
せる。サファイア基板はエポキシ系接着剤でセラミック
基板に固定する。サファイア基板６とセラミック基板１
とは電極用パッド（サファイア基板６上）７と電極用パ
ッド４を使って金リボン５で電気的に接続する。金リボ
ン５は金−余熱圧着で電極用パッド４．７に固定する。
サファイア基板６の微細配線層形成面は鏡面研磨されて
おり、微細配線層８を形成するときに下地基板の表面粗
度が悪影響を与えないようになっている。
おり、微細配線層８を形成するときに下地基板の表面粗
度が悪影響を与えないようになっている。
微細配線層８は絶縁材料に感光性ポリイミドを使用し、
導体層には金、銅またはニッケルを使用し、導体パター
ン形成時には、高解像度ポジ型フォトレジストを使用し
、高密度多層配線層を形成している。微細配線層８の内
側はサファイア基板６上の電極パッド７と接続している
。
導体層には金、銅またはニッケルを使用し、導体パター
ン形成時には、高解像度ポジ型フォトレジストを使用し
、高密度多層配線層を形成している。微細配線層８の内
側はサファイア基板６上の電極パッド７と接続している
。
微細配線層８は、サファイア基板６が６インチウェハー
サイズの外形のときに形成されるので、製造装置として
ＩＣ製造に使用されている装置を使用することができ、
大量の基板を歩留りよく製造することができる。
サイズの外形のときに形成されるので、製造装置として
ＩＣ製造に使用されている装置を使用することができ、
大量の基板を歩留りよく製造することができる。
微細配線層８の上にはチップコンデンサ９、ＬＣＩＯと
ＴＡＢチップ１１があり、これらは微細配線層８の表面
の電極と半田および熱圧着で接続されている。
ＴＡＢチップ１１があり、これらは微細配線層８の表面
の電極と半田および熱圧着で接続されている。
第２図は本発明の第２の実施例の断面図である。
セラミック基板１４は、バックボード上のコネクタと接
続する電極用カンタクトビン１３が２．５４ｍｍピッチ
で形成されており、電極用コンタクトビン１３はサファ
イア基板６と接続する電極パッド４と内層１２で接続し
ている。サファイア基板６は第１図に示す第１の実施例
のものと同じである。本実施例のセラミック基板１４は
第１の実施例のセラミック基板１よりも外部接続端子を
多くすることができるという利点がある。
続する電極用カンタクトビン１３が２．５４ｍｍピッチ
で形成されており、電極用コンタクトビン１３はサファ
イア基板６と接続する電極パッド４と内層１２で接続し
ている。サファイア基板６は第１図に示す第１の実施例
のものと同じである。本実施例のセラミック基板１４は
第１の実施例のセラミック基板１よりも外部接続端子を
多くすることができるという利点がある。
第３図は本発明の第３実施例の断面図である。
セラミック基板１５はサファイア基板６を両面に実装で
きるように作られており、電極用パッド１．６はサファ
イア基板６との接続用金リボン５と、バックボード上の
コネクタとの両方に接続するようになっている。サファ
イア基板６は第１の実施例のものと同じものである。
きるように作られており、電極用パッド１．６はサファ
イア基板６との接続用金リボン５と、バックボード上の
コネクタとの両方に接続するようになっている。サファ
イア基板６は第１の実施例のものと同じものである。
以上説明したように本発明は、セラミック基板上に微細
配線層を形成したセラミック基板より小さいサファイア
基板を搭載することにより、高密度パッケージを一般的
なウェハー用プロセス装置を使用して、大量に歩留りよ
く形成することができるという効果があるや
配線層を形成したセラミック基板より小さいサファイア
基板を搭載することにより、高密度パッケージを一般的
なウェハー用プロセス装置を使用して、大量に歩留りよ
く形成することができるという効果があるや
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は本発明の第３の実
施例の断面図である。 １．１４．１５・・・・・・セラミック基板、２，４゜
７．１６・・・・・・電極パッド、３・・・・・・貫通
スルーホール、５・・・・・・金リボン、６・・・・・
・サファイア基板、８・・・・・・ポリイミド微細配線
層、９・・・・・・チップコンデンサ、１０・・・・・
・ＬＣＣｌｌｌ・・・・・・ＴＡＢチップ、１２・・・
・・・セラミック基板内層、１３・・・・・・コンタク
トピン。
明の第２の実施例の断面図、第３図は本発明の第３の実
施例の断面図である。 １．１４．１５・・・・・・セラミック基板、２，４゜
７．１６・・・・・・電極パッド、３・・・・・・貫通
スルーホール、５・・・・・・金リボン、６・・・・・
・サファイア基板、８・・・・・・ポリイミド微細配線
層、９・・・・・・チップコンデンサ、１０・・・・・
・ＬＣＣｌｌｌ・・・・・・ＴＡＢチップ、１２・・・
・・・セラミック基板内層、１３・・・・・・コンタク
トピン。
Claims (1)
- セラミック基板上にこのセラミック基板より小さいサフ
ァイヤ基板を搭載し、該サファイヤ基板の上面に前記セ
ラミック基板に設けた電極パッドに接続される微細配線
層を有し、この微細配線層上に集積回路を搭載すること
を特徴とする高密度パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002805A JP2535739B2 (ja) | 1989-01-11 | 1989-01-11 | パッケ−ジの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002805A JP2535739B2 (ja) | 1989-01-11 | 1989-01-11 | パッケ−ジの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184052A true JPH02184052A (ja) | 1990-07-18 |
| JP2535739B2 JP2535739B2 (ja) | 1996-09-18 |
Family
ID=11539599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002805A Expired - Lifetime JP2535739B2 (ja) | 1989-01-11 | 1989-01-11 | パッケ−ジの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154372A (en) * | 1993-09-02 | 2000-11-28 | Siemens Aktiengesellschaft | Multichip module for surface mounting on printed circuit boards |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127786A (en) * | 1976-04-20 | 1977-10-26 | Matsushita Electric Ind Co Ltd | Semiconductor device and its preparation |
| JPS5891660A (ja) * | 1981-11-26 | 1983-05-31 | Toshiba Corp | 半導体装置 |
| JPS5986293A (ja) * | 1982-11-09 | 1984-05-18 | 日本電気株式会社 | 多層配線基板 |
| JPS62103252U (ja) * | 1985-12-18 | 1987-07-01 |
-
1989
- 1989-01-11 JP JP1002805A patent/JP2535739B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127786A (en) * | 1976-04-20 | 1977-10-26 | Matsushita Electric Ind Co Ltd | Semiconductor device and its preparation |
| JPS5891660A (ja) * | 1981-11-26 | 1983-05-31 | Toshiba Corp | 半導体装置 |
| JPS5986293A (ja) * | 1982-11-09 | 1984-05-18 | 日本電気株式会社 | 多層配線基板 |
| JPS62103252U (ja) * | 1985-12-18 | 1987-07-01 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154372A (en) * | 1993-09-02 | 2000-11-28 | Siemens Aktiengesellschaft | Multichip module for surface mounting on printed circuit boards |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535739B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231366B1 (ko) | 반도체 패키지 스택 모듈 및 그 제조방법 | |
| US4724472A (en) | Semiconductor device | |
| EP0073149B1 (en) | Semiconductor chip mounting module | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| TW200522228A (en) | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof | |
| JPH1126478A (ja) | 半導体パッケージの製造方法 | |
| US6762075B2 (en) | Semiconductor module and producing method therefor | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| US7911048B2 (en) | Wiring substrate | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2535739B2 (ja) | パッケ−ジの製造方法 | |
| JP2000307025A (ja) | 電子部品とその製造方法および電子部品実装体 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH0685139A (ja) | リードフレームおよびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |