KR20060044637A - 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 - Google Patents

반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 Download PDF

Info

Publication number
KR20060044637A
KR20060044637A KR1020050024190A KR20050024190A KR20060044637A KR 20060044637 A KR20060044637 A KR 20060044637A KR 1020050024190 A KR1020050024190 A KR 1020050024190A KR 20050024190 A KR20050024190 A KR 20050024190A KR 20060044637 A KR20060044637 A KR 20060044637A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
connection member
side connection
semiconductor
chip
Prior art date
Application number
KR1020050024190A
Other languages
English (en)
Inventor
카즈마사 타니다
미츠오 우메모토
유키하루 아키야마
Original Assignee
로무 가부시키가이샤
가부시끼가이샤 르네사스 테크놀로지
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤, 가부시끼가이샤 르네사스 테크놀로지, 산요덴키가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060044637A publication Critical patent/KR20060044637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고 상기 이면에 형성된 요소(凹所)내에 접합면을 가지는 이면측 접속 부재를 구비한 반도체 칩을 준비하는 공정과, 상기 표면측 접속 부재와 접속하기 위한 고체 장치측 접속 부재가 한쪽 표면에 형성된 고체 장치를 준비하는 공정과, 상기 반도체 칩의 이면을 유지하여 상기 반도체 칩의 표면을 상기 고체 장치의 상기 한쪽 표면에 대향시키고, 상기 표면측 접속 부재를 상기 고체 장치측 접속 부재에 접합하는 접합 공정을 포함하는 반도체 장치의 제조 방법을 제공한다.

Description

반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 {MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR CHIP}
도 1은 본 발명의 제1 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 2(a) 및 도 2(b)는 도 1에 나타내는 반도체 장치를 부분적으로 확대하여 도시해적으로 나타내는 단면도.
도 3a 내지 도 3d는 도 1에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도.
도 4는 본딩 툴과 반도체 칩과의 접촉부를 나타내는 도해적인 단면도.
도 5는 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 6(a) 내지 도 6(c)는 표면측 접속 부재 및 관통 전극의 배치를 나타내는 도해적인 단면도.
도 7(a) 및 도 7(b)은 본 발명의 제2 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 8은 도 7(a) 및 도 7(b)에 나타내는 반도체 장치의 제조 공정에 있어서의 본딩 툴과 반도체 칩과의 접촉부 근방을 나타내는 도해적인 단면도.
도 9(a) 및 도 9(b)는 도 7(a) 및 도 7(b)에 나타내는 반도체 장치의 제조 공정에 있어서의 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 10은 본 발명의 제3 실시형태에 관한 반도체 장치의 도해적인 단면도.
도 11은 도 10에 나타내는 반도체 장치의 제조 공정에 있어서의 본딩 툴과 반도체 칩과의 접촉부 부근을 나타내는 도해적인 단면도.
도 12는 본 발명의 제4 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 13은 도 12에 나타내는 반도체 장치의 제조 공정에 있어서의 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 14는 본 발명의 제5 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 15는 도 14에 나타내는 반도체 장치의 제조 공정에 있어서의 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 16(a) 및 도 16(b)는 본 발명의 제6 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 17(a) 및 도 17(b)은 도 16(a) 및 도 16(b)에 나타내는 반도체 장치의 제조 공정에 있어서의 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 18은 최상단 칩, 반도체 칩 및 고체 장치를 접합하는 방법을 설명하기 위한 도해적인 단면도.
도 19(a) 및 도 19(b)는 본 발명의 제7 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 2O(a) 및 도 2O(b)는 도 19(a) 및 도 19(b)에 나타내는 반도체 장치의 제조 공정에 있어서의 2개의 반도체 칩의 대향부를 나타내는 도해적인 단면도.
도 21은 본 발명의 제8 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 22는 본 발명의 제9 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 23은 본 발명의 제10 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 24는 복수의 반도체 칩이 접합되어서 되는 블록의 제조 방법을 설명하기 위한 도해적인 단면도.
도 25는 본 발명의 제11 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 26은 본 발명의 제12 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 27은 본 발명의 제13 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 28은 본 발명의 제14 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 29는 도 28에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도.
도 3O(a) 및 도 3O(b)는 멀티칩 스택 구조를 가지는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 31(a) 및 도 31(b)은 도 30(a) 및 도 3O(b)에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도
본 발명은 고체 장치와 1개 또는 복수개의 반도체 칩이 적층하여 접합된 멀티칩 스택 구조를 가지는 반도체 장치 및 그 제조 방법 및 그 제조 방법으로 이용하는 반도체 칩에 관한 것이다.
종래부터 반도체 칩이나 배선 기판 등의 고체 장치의 표면에 1개 또는 복수개의 반도체 칩을 적층한 멀티칩 스택 구조를 가지는 반도체 장치가 알려져 있다.
도 30(a) 및 도 30(b)은 멀티칩 스택 구조를 가지는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 이러한 구조를 가지는 반도체 장치는 예를 들면, M. Hoshino, 이외 5 명, 「2003 VMIC(VLSI MULTILEVEL INTER CONNECTION) Conference 예고집」, 2O03년 9월, p.243-246에 개시되어 있다.
이 반도체 장치(101)는 배선 기판이나 반도체 칩 등의 고체 장치(102) 및 열체 장치(102) 위에 적층된 복수(이 예에서는 2개)의 반도체 칩(103)을 포함한다. 도 3O(a)는 고체 장치(102) 및 2개의 반도체 칩(103)의 배치를 나타내고 있고, 도 3O(b)는 2개의 반도체 칩(103)의 접합부 근방을 확대하여 나타내고 있다.
복수의 반도체 칩(103)은 서로 유사한 구조를 가지고 있고, 각 한쪽 표면(이하, 「표면」이라 함)(103a)에는 기능 소자(104)(도 30(a)에서는 도시를 생략)이 형성되어 있다. 각 반도체 칩(103)은 그 표면(103a)이 고체 장치(102)측으로 향하는 이른바 페이스 다운 방식으로 고체 장치(102)에 접합되어 있다.
각 반도체 칩(1O3)은 반도체 기판(108)을 구비하고 있고, 반도체 기판(108)을 그 두께 방향으로 관통하는 관통 구멍(105)이 형성되어 있다. 관통 구멍(105)내는 관통 전극(107)으로 거의 완전하게 채워져 있다. 관통 전극(107)은 기능 소자(104)에 전기적으로 접속되어 있고, 관통 전극(107)에 의해 반도체 칩(103)의 표면(103a)와는 반대측의 면(이하, 「이면」이라 함)(103b)측으로부터 기능 소자(104)에 전기적으로 접속할 수 있게 되어 있다.
관통 구멍(105)의 내벽에 따라서 절연막(106)(도 3O(a)에서는 도시를 생략)가 형성되어 있고, 절연막(106)에 의해 관통 전극(107)과 반도체 기판(108)과는 전기적으로 절연되어 있다.
반도체 기판(108)의 표면(103a)측 및 이면(103b)측의 면은 각각 표면 보호막(109) 및 이면 보호막(110)으로 덮여 있다. 표면 보호막(109) 및 이면 보호막(110)에는 각각 개구(109a, 110a)가 형성되어 있다.
표면(103a)측에서는 관통 전극(107)은 반도체 기판(108)과 거의 한면의 면을 가지고 있고, 이 관통 전극(107)의 면은 표면 보호막(109)의 개구(109a)로부터 노출되어 있다. 한편, 이면(103b)측에서는 관통 전극(107)은 이면 보호막(110)의 개구(110a)를 관통하고 있고, 이면(103b)(이면 보호막(110)의 표면)으로 거의 한면의 노출면을 가지고 있다. 반도체 칩(103)의 이면(103b)은 관통 전극(107)의 부근에서 약간 솟아 올라 있다.
관통 전극(107)의 표면(103a)측 및 이면(103b)측의 노출부에는 각각 표면측 접속 부재(111) 및 이면측 접속 부재(112)가 접속되어 있다. 표면측 접속 부재(111)는 표면(103a)으로부터 돌출한 범프 형상을 가지고 있고, 이면측 접속 부재(112)는 막 형상으로 관통 전극(107)의 이면(103b)측 단면(이면 보호막(110)부터의 노출면)을 덮고 있다. 이면측 접속 부재(112)는 이면(103b)으로부터 약간 돌출하고 있다.
인접하는 2개의 반도체 칩(103)의 사이에 있어서, 한쪽의 반도체 칩(103)의 표면측 접속 부재(111)와 다른쪽의 반도체 칩(103)의 이면측 접속 부재(112)가 접합되어 있다.
도 3O(a)를 참조하여 고체 장치(102)의 반도체 칩(103)이 접속된 측의 면에는 반도체 칩(103)을 전기적으로 접속하고, 또한 기계적으로 접합하기 위한 막 형상의 고체 장치측 접속 부재(113)가 형성되어 있다. 고체 장치측 접속 부재(113)와 인접하는 반도체 칩(103)의 표면측 접속 부재(111)가 접합되어 있다.
이상과 같은 구조에 의해 어느 반도체 칩(103)의 기능 소자(104)도 고체 장치(102)에 전기적으로 접속되어 있다.
도 31(a) 및 도 31(b)은 반도체 장치(101)의 제조 방법을 설명하기 위한 도해적인 단면도이다. 이러한 제조 방법은 예를 들어, Kazumasa Tanida, 이외 5명, 「2003 Electronic Components and Technology Conference 예고집」, 2OO3년 5월, p.1084-1089에 개시되어 있다.
반도체 칩(103)을 흡인하여 유지할 수 있는 본딩 툴(122)에 의해 반도체 칩(103)이 1개씩 흡인 유지되고, 고체 장치(102) 위에 적층된다. 먼저, 고체 장치(102)가 고체 장치측 접속 부재(113)가 형성된 면을 윗쪽으로 향해진 거의 수평인 상태로 본딩 스테이지(121) 위에 재치된다. 또, 1개째의 반도체 칩(103)이 그 이면(103b)을 본딩 툴(122)에 흡인되고, 거의 수평에서 표면(103a)이 아래쪽으로 향해진 상태로 유지된다. 본딩 툴(122)의 반도체 칩(103)에 접촉하는 면은 거의 평탄하다.
계속하여, 본딩 툴(122)이 이동되어서 고체 장치(102)의 고체 장치측 접속 부재(113)가 형성된 면과 반도체 칩(103)의 표면(103a)가 대향되고, 고체 장치측 접속 부재(113)와 표면측 접속 부재(111)가 위치 맞춤된다. 그리고, 이 상태에서 본딩 툴(122)이 하강됨으로써, 적당한 하중으로 고체 장치측 접속 부재(113)에 표면측 접속 부재(111)가 가압된다. 이로 인해, 고체 장치측 접속 부재(113)와 표면측 접속 부재(111)가 접합된다.
본딩 툴(122)은 초음파 진동을 발생시킬 수 있는 것이어도 된다. 이 경우, 필요에 따라 본딩 툴(122)에 의해 고체 장치측 접속 부재(113)와 표면측 접속 부재(111)와의 접촉부(접합부)에 초음파 진동이 가해진다. 고체 장치측 접속 부재(113)와 표면측 접속 부재(111)와의 접합이 완료하면, 본딩 툴(122)에 의한 반도체 칩(103)의 흡인 유지가 해제된다.
다음에 본딩 툴(122)에 의해 2개째의 반도체 칩(103)이 1개째의 반도체 칩 (103)의 경우와 동일하게 하여 흡인 유지된다.
계속하여, 본딩 툴(122)이 이동함으로써, 고체 장치(102) 위에 접합된 반도체 칩(103)의 이면(103b)과, 본딩 툴(122)에 유지된 반도체 칩(103)의 표면(103a)이 대향되고, 이면측 접속 부재(112)와 표면측 접속 부재(111)가 접합된다.
이 상태로 본딩 툴(122)이 하강됨으로써, 해당 이면측 접속 부재(112)와 해당 표면측 접속 부재(111)가 접합된다(도 31(a) 참조). 이 때, 필요에 따라 본딩 툴(122)에 의해 접합부에 초음파 진동이 가해진다. 이면측 접속 부재(112)와 표면측 접속 부재(111)와의 접합이 완료하면, 본딩 툴(122)에 의한 반도체 칩(103)의 흡인 유지가 해제된다.
이로 인해, 고체 장치(102)와 반도체 칩(103)와의 사이 및 복수의 반도체 칩(103) 간의 전기적인 접속 및 기계적인 접합이 달성된다.
그런데, 본딩 툴(122)이 접촉하는 반도체 칩(103)의 이면(103b)에는 이면(103b)(이면 보호막(110)의 표면)으로부터 돌출한 이면측 접속 부재(112)가 설치되어 있다. 이 때문에 반도체 칩(103)이 그 이면(103b)을 본딩 툴(122)에 유지된 상태로 고체 장치(102)나 다른 반도체 칩(103)에 가압되면, 이면측 접속 부재(112)가 본딩 툴(122)에 가압되어서 옆쪽(이면(103b)에 따르는 방향)으로 퍼지도록 변형한다(도 31(b) 참조). 이로 인해, 2개의 이면측 접속 부재(112)가 근접하여 배치된 경우, 이러한 이면측 접속 부재(112)가 전기적으로 단락되고, 쇼트 불량이 일어날 우려가 있다.
동일하게, 표면측 접속 부재(111) 도 표면(103a)(표면 보호막(109)의 표면) 으로부터 돌출하고 있으므로, 표면측 접속 부재(111)는 2개의 반도체 칩(103)이 접합될 때에 이면측 접속 부재(112)에 가압되면, 이면측 접속 부재(112)와 함께 옆쪽으로 퍼지도록 변형한다. 이러한 변형에 의해서도 쇼트 불량이 발생할 우려가 있다.
또, 반도체 칩(103)이 본딩 툴(122)에 흡인 유지되어 있을 때, 예를 들어 본딩 툴(122)로부터 초음파 진동이 부여됨으로써, 반도체 칩(103)이 본딩 툴(122)에 대해서 그 접촉면 안쪽 방향으로 어긋나는 일이 있다. 즉, 반도체 칩(103)과 본딩 툴(122)과의 어긋남이 생긴다.
이로 인해, 이면 보호막(110) 중이나 절연막(106) 중에 각각 크랙(114, 115)이 생긴다(도 31(b) 참조). 크랙은 반도체 기판(108) 안에 들어오는 경우도 있다. 이하, 이러한 크랙을 총칭하여 「칩 크랙」이라 한다.
또, 반도체 기판(108)이 실리콘으로 이루어지는 경우, 반도체 칩(103)이나 반도체 장치(101)의 제조 공정에서 생긴 실리콘의 작은 조각(微小片)(이하, 「실리콘 부스러기(屑)」라고 함)이 본딩 툴(122)이 반도체 칩(103)의 이면(103b)에 부착하는 일이 있다. 이 경우, 본딩 툴(122)과 반도체 칩(103)의 이면(103b)과의 사이에 실리콘 부스러기가 개재한 상태로 반도체 칩(103)이 본딩 툴(122)에 의해 가압되는 것에 의해서도 칩 크랙(특히, 이면 보호막(110) 중의 크랙(114))이 생긴다.
또한, 본딩 툴(122)에 의해 초음파 진동이 주어지는 경우, 그 초음파 진동에 의해 본딩 툴(122)에 접촉하고 있는 이면측 접속 부재(112)가 변형한다. 표면측 접속 부재(111)와 고체 장치측 접속 부재(113)나 다른 반도체 칩(103)의 이면측 접속 부재(112)와의 접촉부에 전달되어야 할 초음파 진동은 본딩 툴(122)에 접촉하고 있는 이면측 접속 부재(112)의 변형에 의해 감쇠하게 된다. 이로 인해, 반도체 칩(103)과 고체 장치(102) 또는 다른 반도체 칩(103)과의 접합이 충분히 달성되지 않을 우려가 있다.
또한, 접합시에 이면(103b)에 형성된 이면측 접속 부재(112)가 본딩 툴(122)과 접촉하는 것으로 이면측 접속 부재(112)의 표면이 오염되기 때문에, 해당 이면측 접속 부재(112)를 통해 또다른 반도체 칩(103) 등이 접합되는 경우, 접합(접속) 불량이 발생할 우려가 있다.
그래서, 본 발명의 목적은 다른 반도체 칩과 접속하기 위한 접속 부재에 의한 쇼트 불량이 발생하기 어려운 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩에 크랙이 들어가기 어려운 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 반도체 칩과 다른 반도체 칩이나 고체 장치가 양호하게 접합된 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 다른 반도체 칩과 접속하기 위한 접속 부재에 의한 쇼트 불량의 발생을 어렵게 하여 제조할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 반도체 칩에 크랙이 들어가기 어렵게 하여 제조할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 반도체 칩과 다른 반도체 칩이나 고체 장치가 양호하게 접합된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 반도체 장치를 제조할 때, 다른 반도체 칩과 접속하기 위한 접속 부재에 의한 쇼트 불량이 발생하기 어려운 반도체 칩을 제공하는 것이다.
본 발명의 또다른 목적은 반도체 장치를 제조할 때, 크랙이 들어가기 어려운 반도체 칩을 제공하는 것이다.
본 발명의 또다른 목적은 다른 반도체 칩이나 고체 장치와 양호하게 접합할 수 있는 반도체 칩을 제공하는 것이다.
본 발명의 제1 국면에 관한 반도체 장치의 제조 방법은 표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요소(凹所)내에 접합면을 가지는 이면측 접속 부재를 구비한 반도체 칩을 준비하는 공정과, 상기 표면측 접속 부재와 접합하기 위한 고체 장치측 접속 부재가 한쪽 표면에 형성된 고체 장치를 준비하는 공정과, 상기 반도체 칩의 이면을 유지하여 상기 반도체 칩의 표면을 상기 고체 장치의 상기 한쪽 표면에 대향시키고, 상기 표면측 접속 부재를 상기 고체 장치측 접속 부재에 접합하는 접합 공정을 포함한다.
본 발명에 의하면, 반도체 칩의 이면측 접속 부재의 접합면(다른 반도체 칩등의 접속 부재에 접합되어야 할 면)은 요소(凹所)내에 있다. 즉, 이면측 접속 부재는 반도체 칩의 이면으로부터 돌출하고 있지 않다. 이 때문에 반도체 칩을 고체 장치에 접합할 때, 이 반도체 칩의 이면을 본딩 툴로 유지해도, 이면측 접속 부재에 집중하여 힘이 가해지는 일은 없다. 따라서, 이면측 접속 부재가 변형하고, 인접하는 2개의 이면측 접속 부재가 전기적으로 단락되는 일은 없다. 즉, 이 제조 방법에 의해 다른 반도체 칩과 접속하기 위한 접속 부재에 의한 쇼트 불량이 발생하기 어렵게 하여 반도체 장치를 제조할 수 있다.
반도체 칩의 이면(요(凹)소의 부분을 제외) 및 본딩 툴의 반도체 칩에 접촉하는 면이 평탄하면, 본딩 툴에 의해 반도체 칩에 가해지는 힘은 반도체 칩의 이면 전면에서 거의 균등하게 받을 수 있다.
또, 본딩 툴이 초음파 진동을 발생시킬 수 있는 것인 경우, 이러한 초음파 진동은 본딩 툴과의 접촉에 의한 이면측 접속 부재의 변형에 의해서 감쇠하는 일은 없고, 고체 장치측 접속 부재와 반도체 칩의 표면측 접속 부재와의 접촉부(접합부)에 양호하게 전해진다. 따라서, 이 제조 방법에 의해 고체 장치와 반도체 칩을 양호하게 접합할 수 있다.
반도체 칩은 표면(기능 소자 형성면)이 고체 장치측으로 향해져서 고체 장치에 접합된다. 따라서, 이 제조 방법에 의해 반도체 칩이 이른바, 페이스 다운 방식으로 접합된 반도체 장치를 제조할 수 있다.
이면측 접속 부재의 접합면은 반도체 칩의 이면과 거의 동일 평면상에 있어 도 되고, 반도체 칩의 두께 방향의 것보다 깊은 위치에 있어도 된다.
표면측 접속 부재 및 이면측 접속 부재는 모두 전체가 한 종류의 재료로 이루어지는 것이어도 되고, 2종류 이상의 재료로 이루어지는 것(예를 들면, 다른 재료로부터 구성되는 2층 이상의 층상 구조를 가지는 것)이어도 된다.
상기 반도체 칩을 준비하는 공정은 상기 반도체 칩인 제1 및 제2 반도체 칩으로서, 상기 제2 반도체 칩의 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이가 상기 제1 반도체 칩의 상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이보다 큰 제1 및 제2 반도체 칩을 준비하는 공정을 포함해도 되고, 이 경우 상기 접합 공정은 상기 제1 반도체 칩의 이면을 유지하고, 이 제1 반도체 칩의 표면을 상기 고체 장치의 상기 한쪽 표면에 대향시키고, 상기 제1 반도체 칩의 상기 표면측 접속 부재를 상기 고체 장치의 상기 고체 장치측 접속 부재에 접합하는 공정을 포함해도 된다. 이 경우, 이 반도체 장치의 제조 방법은 상기 제2 반도체 칩의 이면을 유지하고, 상기 제2 반도체 칩의 표면을 상기 제1 반도체 칩의 이면에 대향시키고, 상기 제2 반도체 칩의 상기 표면측 접속 부재를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 칩간 접합 공정을 추가로 포함해도 된다.
이 구성에 의하면, 제2 반도체 칩의 표면측 접속 부재의 표면으로부터의 돌출 높이는 제1 반도체 칩의 이면측 접속 부재의 접합면의 이면으로부터의 깊이보다 크므로, 해당 이면측 접속 부재와 해당 표면측 접속 부재를 위치 맞춤하여 근접시킴으로써 접촉시켜서 접합할 수 있다. 이로 인해, 고체 장치의 위에 2개의 반도체 칩이 적층되어서 접합된 반도체 장치를 얻을 수 있다.
제1 반도체 칩의 이면측 접속 부재의 접합면이 이면보다 깊게 있는(이면으로부터 후퇴해서 설치되어 있다) 경우, 제1 반도체 칩을 고체 장치에 접합할 때에 본딩 툴은 이면측 접속 부재에 접촉하지 않기 때문에, 이면측 접속 부재의 표면이 오염되는 일은 없다. 따라서, 제1 반도체 칩의 이면측 접속 부재와 제2 반도체 칩의 표면측 접속 부재를 기계적으로 양호하게 접합할 수 있어서 전기적으로 양호하게 접속할 수 있다.
제1 반도체 칩의 요(凹)소의 형상 및 용적 및 제2 반도체 칩의 표면측 접속 부재의 형상 및 크기는 해당 표면측 접속 부재와 해당 이면측 접속 부재와의 접합이 완료한 시점에서, 해당 표면측 접속 부재의 대부분이 요(凹)소내에 수용되는 상태로 되도록 설정하는 것이 바람직하다. 이 경우, 표면측 접속 부재가 이면측 접속 부재와 접합될 때에 변형했다고 해도, 이 변형에 의해 표면측 접속 부재가 옆쪽으로 팽창하여 인접하는 다른 표면측 접속 부재와 전기적으로 단락되는(쇼트함) 일은 없다.
표면측 접속 부재 선단의 폭(지름)과 이면측 접속 부재 선단의 폭(지름)은 일정량 이상의 차이를 가지고 있는 것이 바람직하다. 이 경우, 접합시에 표면측 접속 부재와 이면측 접속 부재와의 위치 어긋남이 생겼다고 해도, 그 편차량이 표면측 접속 부재의 폭(지름)과 이면측 접속 부재의 폭(지름)과의 차이의 2 분의 1 이내이면, 항상 일정한 접속 면적을 확보할 수 있다.
이 제조 방법은 칩간 접합 공정 후에, 제1 반도체 칩에 접합된 제2 반도체 칩의 이면측 접속 부재에 다른 반도체 칩의 표면측 접속 부재를 접합하는 공정을 추가로 포함해도 된다. 이로 인해, 고체 장치 위에 3개의 반도체 칩이 적층된 반도체 장치를 얻을 수 있다. 동일하게, 고체 장치 위에 4개 이상의 반도체 칩이 적층된 반도체 장치를 얻을 수 있다.
본 발명의 제2 국면에 관한 반도체 장치의 제조 방법은 표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요(凹)소내에 접합면을 가지는 이면측 접속 부재를 구비한 반도체 칩인 제1 및 제2 반도체 칩으로서, 상기 제2 반도체 칩의 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이가 상기 제1 반도체 칩의 상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이보다 큰 제1 및 제2 반도체 칩을 준비하는 공정과, 상기 제2 반도체 칩의 이면을 유지하고, 상기 제2 반도체 칩의 표면을 상기 제1 반도체 칩의 이면에 대향시키고, 상기 제2 반도체 칩의 상기 표면측 접속 부재를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 칩간 접합 공정을 포함한다.
본 발명에 의하면, 제2 반도체 칩의 이면측 접속 부재의 접합면은 요(凹)소내에 있다. 즉, 이면측 접속 부재는 제2 반도체 칩의 이면으로부터 돌출하고 있지 않았다. 이 때문에 제2 반도체 칩을 제1 반도체 칩에 접합할 때, 제2 반도체 칩의 이면을 본딩 툴로 유지해도, 이면측 접속 부재에 집중하여 힘이 가해지는 일은 없 다.
따라서, 이면측 접속 부재가 변형하는 일은 없고, 인접하는 2개의 이면측 접속 부재가 전기적으로 단락되는 일은 없다. 즉, 이 제조 방법에 의해 다른 반도체 칩과 접속하기 위한 접속 부재에 의한 쇼트 불량이 발생하기 어렵게 하여 반도체 장치를 제조할 수 있다.
또, 본딩 툴이 초음파 진동을 발생시킬 수 있는 것인 경우, 이러한 초음파 진동은 본딩 툴과의 접촉에 의한 이면측 접속 부재의 변형에 의해서 감쇠하는 일은 없고, 제1 반도체 칩과 제2 반도체 칩과의 접촉부(접합부)에 양호하게 전해진다. 따라서, 이 제조 방법에 의해 제1 반도체 칩과 제2 반도체 칩을 양호하게 접합할 수 있다.
이 반도체 장치의 제조 방법은 제1 및 제2 반도체 칩이 접합되어서 이루어지는 배선 기판(인터 포더)에 접합하는 블록 접합 공정을 포함해도 된다. 이 경우, 블록 접합 공정은 해당 블록에 포함되는 반도체 칩의 이면을 배선 기판에 다이 본드 하는 공정을 포함해도 된다. 이로 인해, 반도체 칩의 표면(기능 소자 형성면)이 배선 기판과 반대측으로 향해진(반도체 칩이 이른바 페이스 업 방식으로 접합된) 반도체 장치를 제조할 수 있다.
상기 제1 및 제2 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 상기 제1 반도체 칩의 상기 이면측 접속 부재가 차지하는 영역은 상기 제2 반도체 칩의 상기 표면측 접속 부재가 차지하는 영역을 포함할 수 있는 크기를 가지고 있어도 된다.
이 구성에 의하면, 제1 반도체 칩의 이면과 제2 반도체 칩의 표면을 대향시키고, 위치 맞춤에 의해 제1 및 제2 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 제2 반도체 칩의 표면측 접속 부재가 차지하는 영역이 제1 반도체 칩의 이면측 접속 부재가 차지하는 영역에 완전하게 포함되도록 할 수 있다. 이 상태로 제1 반도체 칩과 제2 반도체 칩을 근접시켜서 이면측 접속 부재와 표면측 접속 부재를 접합할 수 있다.
표면측 접속 부재와 이면측 접속 부재가 같은 정도의 변형하기 쉬움을 가지는 재료로 이루어지고, 같은 형상을 가지는 경우 이들이 서로 가압되면, 평면시에 있어서의 영역이보다 좁은 표면측 접속 부재쪽이 크게 변형하여 접합에 기여한다.
한편, 이면측 접속 부재는 요(凹)소내에 설치되어 있기 때문에, 접합시에 관통 전극과 표면측 접속 부재에 끼워져서 자유롭게 변형하는 여지가 적다. 이 때문에 제1 및 제2 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 제1 반도체 칩의 이면측 접속 부재가 차지하는 영역이 제2 반도체 칩의 표면측 접속 부재가 차지하는 영역을 포함할 수 없는 작은 것인 경우는 제2 반도체 칩의 이면측 접속 부재는 접합 면적을 증대시키도록 크게 변형하여 접합에 기여할 수 없다. 본 발명에 의하면, 이러한 불편을 적게 할 수 있다.
또, 표면측 접속 부재가 변형하기 쉬운 경우, 제1 반도체 칩과 제2 반도체 칩과의 접합시 또는 접합 후에 이면측 접속 부재와 표면측 접속 부재와의 접합부에 응력이 가해져도, 이 응력는 표면측 접속 부재가 변형하는 것으로 흡수된다. 이 때문에 이면측 접속부 및 그 부근의 관통 전극 및 반도체 기판에의 응력 집중을 막 아, 칩 크랙이 발생하는 것을 막을 수 있다.
특히, 반도체 칩이 관통 전극과 반도체 기판과의 사이에 절연막이나 배리어메탈층(관통 전극을 구성하는 금속 원자가 반도체 기판중에 확산하는 것을 방지(억제)하는 막)이 개재된 구조를 가지고 있는 경우, 응력 집중에 의한 절연막이나 배리어 메탈층의 파괴(관통 전극 구조의 파괴)를 방지할 수 있다. 이로 인해, 관통 전극과 반도체 기판과의 사이의 전류의 리크나, 관통 전극을 구성하는 금속 원자가 반도체 기판에 확산하는 것에 의한 디바이스 특성의 열화가 생기지 않도록 할 수 있다.
상기 제2 반도체 칩의 상기 표면측 접속 부재는 상기 제1 반도체 칩의 상기 이면측 접속 부재보다 변형되기 쉬운 재료로 이루어져 있어도 된다.
이 구성에 의하면, 이면측 접속 부재와 표면측 접속 부재를 접합할 때,보다 변형태 하기 쉬운 (부드러운) 재료로 이루어지는 표면측 접속 부재가보다 크게 변형한다. 이로 인해, 표면측 접속 부재와 이면측 접속 부재가 접합 면적을 효율적으로 크게 되어서 접합된다. 또, 표면측 접속 부재의 변형에 의해 응력이 흡수되어서 칩 크랙이 생기기 어려워진다.
여기서, 이면측 접속 부재가 표면측 접속 부재보다 변형하기 쉬운 재료로 이루어지는 경우에도, 이면측 접속 부재의 변형에 의해 응력을 흡수할 수 있다. 그러나, 반도체 칩 제조시에 이면측 접속 부재는 요(凹)소내에 형성되기 때문에, 반드시 충분하게 응력을 흡수할 수 있을 만큼 두껍게 형성할 수 없다. 한편, 표면측 접속 부재는 반도체 칩의 표면으로부터 돌출하고 있어서 충분히 두껍게 형성할 수 있 으므로 본 발명과 같이 이면측 접속 부재보다 표면측 접속 부재쪽이 변형하기 쉬운 재료로 이루어지는 것으로 함으로써, 응력을 충분히 흡수할 수 있다.
또한, 표면측 접속 부재가 충분히 변형하기 쉬운 경우는 제1 및 제2 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 제2 반도체 칩의 표면측 접속 부재가 차지하는 영역이 제1 반도체 칩의 요(凹)소가 차지하는 영역보다 크게 되어 있어도, 표면측 접속 부재는 변형함으로써 요(凹)소내에 들어갈 수 있어서 표면측 접속 부재와 이면측 접속 부재와는 접합될 수 있다.
이면측 접속 부재가 동으로 이루어지는 경우, 표면측 접속 부재는 동보다 변형하기 쉬운 재료, 예를 들어, 금으로 이루어지는 것으로 할 수 있다.
상기 칩간 접합 공정은 상기 제1 반도체 칩의 이면과 상기 제2 반도체 칩의 표면과의 사이에 간극이 확보되도록, 상기 제2 반도체 칩의 상기 표면측 접속 부재를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 공정을 포함해도 더ㅣ고, 이 경우 이 반도체 장치의 제조 방법은 상기 간극에 상기 표면측 접속 부재와 상기 이면측 접속 부재와의 접합부보다 변형하기 쉬운 밀봉재를 설치하는 공정을 추가로 포함해도 된다.
이 구성에 의하면, 제1 반도체 칩과 제2 반도체 칩과의 간극에 밀봉재가 개재된 반도체 장치를 얻을 수 있다. 이러한 반도체 장치는 제1 및 제2 반도체 칩 사이의 접합 면적이 이면측 접속 부재 및 표면측 접속 부재로만 접합되어 있던 경우에 비해 커져서 구조적인 강도가 증가한다.
또, 표면측 접속 부재 및 이면측 접속 부재의 강도는 통상 이러한 접합부에 서 가장 낮게 되어 있으나, 밀봉재가 해당 접합부보다 변형하기 쉬운 것에 의해, 제1 및 제2 반도체 칩의 사이에 응력이 가해지면, 해당 접합부보다 먼저 밀봉재가 변형하여 해당 접합부에 가해지는 응력을 경감할 수 있다.
실재를 설치하는 공정은 상기 제1 반도체 칩과 상기 제2 반도체 칩과의 간극을 거의 채우도록 상기 밀봉재를 설치하는 공정을 포함하는 것이 바람직하다. 이로 인해, 상기 제1 반도체 칩과 상기 제2 반도체 칩과의 사이가 밀봉재로 거의 채워진 반도체 장치를 얻을 수 있다. 이러한 반도체 장치는 상술한 응력 경감의 효과가 크다.
이 반도체 장치에 온도 사이클이 주어지면, 표면측 접속 부재 및 이면측 접속 부재의 열팽창 계수와 밀봉재의 열팽창 계수와의 차에 의해 표면측 접속 부재 및 이면측 접속 부재에 응력이 가해진다. 이 응력은 표면 및 이면에 수직인 방향에 관하여 대향하는 표면과 이면과의 중간부에서 최대로 된다.
한편, 제1 및 제2 반도체 칩의 접합부는 제1 반도체 칩의 요(凹)소 내부, 즉 표면측 접속 부재 및 이면측 접속 부재에 가해지는 응력이 최대로 되는 위치(대향하는 표면과 이면과의 중간부)로부터 어긋난 위치에 있다. 따라서, 이러한 밀봉재가 설치되어 있어도, 온도 사이클에 의한 표면측 접속 부재와 이면측 접속 부재와의 접합부의 파괴는 일어나기 어렵다.
실재를 설치하는 공정은 칩간 접합 공정 이후에 제1 반도체 칩과 제2 반도체 칩과의 간극에 액상(미경화)의 밀봉재를 주입한 후, 해당 밀봉재를 경화시키는 공정을 포함해도 되고, 칩간 접합 공정의 전에 제1 반도체 칩의 이면 및 제2 반도체 칩의 표면의 적어도 한쪽에 밀봉재를 설치하는 공정을 포함해도 된다.
이 반도체 장치의 제조 방법이 제2 반도체 칩 위에 1개 또는 복수의 다른 반도체 칩을 접합하는 공정을 포함하는 경우, 이 공정은 각 반도체 칩의 사이에 간극이 형성되도록 반도체 칩을 접합하는 것으로 할 수 있다. 이 경우, 이 반도체 장치의 제조 방법은 각 반도체 칩의 간극에 상기 밀봉재를 설치하는 공정을 추가로 포함해도 된다. 이로 인해, 각 반도체 칩의 간극에 밀봉재가 설치된 반도체 장치를 얻을 수 있다.
또한, 상기 접합 공정(상기 고체 장치와 상기 반도체 칩을 접합하는 공정)은 상기 고체 장치와 상기 반도체 칩과의 사이에 간극이 형성되도록, 상기 고체 장치와 상기 반도체 칩을 접합하는 것이어도 된다. 이 경우, 이 반도체 장치의 제조 방법은 상기 고체 장치와 상기 반도체 칩과의 간극에 상기 고체 장치측 접속 부재와 상기 표면측 접속 부재와의 접합부보다 변형하기 쉬운 밀봉재를 설치하여 공정을 추가로 포함해도 된다.
상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽은 구(球) 형상 접속 부재를 포함해도 된다.
이 구성에 의하면, 제1 반도체 칩과 제2 반도체 칩을 구 형상 접속 부재를 통해 접합할 수 있다. 구 형상 접속 부재는 선단(해당 구 형상 접속 부재가 접속되어야 하는 다른 반도체 칩측)과 향하여 지름이 작게 (가늘게) 되는 형상을 가지고 있고, 이러한 지름이 작은 부분은 접합시에 표면측 접속 부재와 이면측 접속 부재가 가압되면 용이하게 변형하고, 가해진 힘을 흡수할 수 있다. 이로 인해, 이면측 접속 부재 부근에의 응력 집중을 막고, 칩 크랙이 발생하는 것을 방지할 수 있다.
특히, 반도체 칩이 관통 전극과 반도체 기판과의 사이에 개재된 절연막이나 배리어 메탈층을 포함하고 있는 경우, 응력 집중에 의한 이러한 절연막이나 배리어 메탈층의 파괴(관통 전극 구조의 파괴)를 방지할 수 있다.
구 형상 접속 부재는 와이어 본딩 기술을 이용하여 본딩 와이어의 선단을 용융하고, 구 형상의 범프를 형성하는 이른바 볼 범프라도 되고, 거의 완전한 구(眞球) 형상의 도전체라도 된다. 거의 완전한 구 형상의 도전체인 구 형상 접속 부재는 금속구라도 되고, 절연체(예를 들어 수지)로 이루어지는 구 형상체의 표면에 도전체가 코팅된 것이어도 된다. 또, 금속구로 이루어지는 구 형상 접속 부재는 한 종류의 금속 또는 합금으로 이루어지는 것이어도 되고, 복수 종류의 금속 또는 합금이 동심(同心) 형상으로 형성된 것이어도 된다.
상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽은 납땜 재료를 포함해도 되며, 이 경우 상기 칩간 접합 공정은 상기 반도체 칩을 상기 납땜 재료의 고상선(固相線) 온도 이상의 온도로 가열하는 가열 공정을 추가로 포함해도 된다.
이 구성에 의하면, 가열 공정에서는 납땜 재료를 용융시킴으로써, 이면측 접속 부재와 표면측 접속 부재를 접합할 수 있다. 납땜 재료의 융액은 용이하게 변형하고, 또, 이면측 접속 부재와 표면측 접속 부재와의 접합은 주로 납땜 재료의 융액을 통한 합금층의 형성에 의해 달성되므로, 접합을 위해서 이면측 접속 부재 및 표면측 접속 부재에 가해지는 힘(접합 하중)을 큰폭으로 경감할 수 있다.
이로 인해, 국소적으로 큰 힘이 가해지고, 칩 크랙이 발생하는 것을 방지할 수 있다. 특히, 관통 전극과 반도체 기판과의 사이에 절연막이나 배리어 메탈층이 개재되어 있는 경우, 응력 집중에 의한 절연막이나 배리어 메탈층의 파괴(관통 전극 구조의 파괴)를 방지 할 수 있다.
합금층의 형성에 의해 이면측 접속 부재와 표면측 접속 부재와는 견고하게 접합된다.
또, 제2 반도체 칩의 표면측 접속 부재가 변형하지 않으면 제1 반도체 칩의 요(凹)소내에 들어갈 수 없는 것과 같은 크기를 가지고 있어도, 해당 표면측 접속 부재가 상기는 납땜 재료를 포함하고 있는 경우는 이 납땜 재료를 용융시켜서 그 융액을 용이하게 요(凹)소내에 들어가게 할 수 있다. 이 때문에 요(凹)소의 가장자리 부근을 파손하는 일 없이 표면측 접속 부재와 이면측 접속 부재를 접합할 수 있다.
표면측 접속 부재와 이면측 접속 부재는 가열 공정에 의해 납땜 재료가 용융되고 나서 접촉되어도 된다. 또, 접합 공정은 제1 반도체 칩의 이면측 접속 부재와 제2 반도체 칩의 표면측 접속 부재가 위치 맞춤된 상태로 제1 반도체 칩 위에 제2 반도체 칩을 임시 설치(假置)하는 임시 설치 공정을 포함해도 되며, 이 경우 상기 가열 공정은 상기 임시 설치 공정 이후에 실시되는 것으로 할 수 있다.
납땜 재료의 고상선 온도는 6O℃ 내지 37O℃인 것이 바람직하다.
임시 설치 공정은 제1 반도체 칩의 이면측 접속 부재와 제2 반도체 칩의 표면측 접속 부재를 플럭스를 통해 임시 고정하는 공정을 포함해도 된다.
임시 설치 공정은 고체 장치의 고체 장치측 접속 부재와 제1 반도체 칩의 표면측 접속 부재(상기 납땜 재료를 포함하는 것으로 함)가 위치 맞춤된 상태로 고체 장치 위에 제1 반도체 칩을 임시 설치하는 공정이나, 제2 반도체 칩의 이면측 접속 부재와 다른 반도체 칩의 표면측 접속 부재가 위치 맞춤된 상태로 제2 반도체 칩 위에 다른 반도체 칩을 임시 설치하는 공정을 포함해도 된다.
이 경우, 가열 공정에 의해 제1 반도체 칩과 제2 반도체 칩과의 사이에 더하여 고체 장치와 제1 반도체 칩과의 사이나, 제2 반도체 칩과 다른 반도체 칩과의 사이를 일괄하여 접합할 수 있다.
상기 제1 반도체 칩의 이면에는 솔더 레지스트가 형성되어 있어도 된다.
이 구성에 의하면, 납땜 재료의 융액이 생겨도, 이 융액은 제1 반도체 칩의 이면에 젖어서 펴지는 일은 없다. 이 때문에 쇼트 불량이 생기지 않도록 하면서, 표면측 접속 부재나 이면측 접속 부재의 좁은 피치화를 도모할 수 있다.
솔더 레지스트는 제2 반도체 칩의 표면에도 형성되어 있어도 된다. 상기 제1 반도체 칩의 표면에서 상기 제2 반도체 칩의 표면측 접속 부재에 대응하는 위치에는 상기 제1 반도체 칩을 그 표면측으로부터 지지하기 위한 더미 표면측 접속 부재가 설치되어 있어도 된다.
이 구성에 의하면, 접합 공정에 의해 제1 반도체 칩은 표면측 접속 부재나 더미 표면측 접속 부재에 의해 고체 장치 상에 지지된다. 그리고, 칩간 접합 공정에 있어서, 제2 반도체 칩의 표면측 접속 부재는 제1 반도체 칩의 표면측 접속 부재나 더미 표면측 접속 부재에 대응하는 위치(예를 들어, 제1 및 제2의 반도체 칩 을 수직으로 내려다 보는 평면시에 있어서, 제1 반도체 칩의 표면측 접속 부재나 더미 표면측 접속 부재와 거의 겹치는 위치)에 가압된다.
이 때문에 제1 반도체 칩이 휘기 쉬운 경우에도, 제2 반도체 칩의 표면측 접속 부재가 가압됨으로써, 제1 반도체 칩이 휘는 일은 없다. 따라서, 제1 반도체 칩의 이면측 접속 부재와, 제2 반도체 칩의 표면측 접속 부재를 양호하게 접합할 수 있다.
더미 표면측 접속 부재는 제1 반도체 칩과 고체 장치와의 전기적인 접속에 기여하지 않는 것으로 할 수 있다.
제2 반도체 칩 위에 또한, 1 또는 복수의 반도체 칩이 접합되어 있는 경우에는 임의의 반도체 칩의 표면측 접속 부재에 대해서, 해당 반도체 칩보다 먼저 접합되는 모든 반도체 칩이 대응하는 위치에 표면측 접속 부재 또는 더미 표면측 접속 부재가 설치되어 있는 것으로 할 수 있다.
이상의 반도체 장치의 제조 방법에 있어서, 상기 요(凹)소는 상기 관통 구멍내에 있어도 된다. 이 경우, 예를 들어, 반도체 칩의 이면 부근에서 관통 구멍이 관통 전극으로 채워져 있지 않음으로써, 관통 구멍내에서 관통 전극 위에 요(凹)소가 형성되어 있는 것으로 할 수 있다.
또, 이 경우 이면측 접속 부재는 관통 구멍내에 배치된 것으로 된다. 이 경우, 이면측 접속 부재는 관통 전극의 이면측의 단부라도 되고, 관통 전극 상에 형성된 다른 부재라도 된다. 따라서, 이면측 접속 부재는 관통 전극과 동종의 재료로 이루어지는 것이어도 되고, 다른 재료로 이루어지는 것이어도 된다.
또, 상기 반도체 칩은 상기 이면측 접속 부재와 상기 관통 전극을 전기적으로 접속하는 재배선과, 상기 재배선을 덮도록 설치된 이면 보호막을 추가로 포함해도 되며, 이 경우 상기 요(凹)소는 상기 이면 보호막에 형성된 개구를 포함해도 된다.
이면측 접속 부재를 관통 전극으로부터 인출된 재배선에 접속하는 것에 의해, 이면측 접속 부재를 반도체 칩 이면에 있어서 임의의 위치에 설치할 수 있다.
이면 보호막은 전기적 절연성을 가지는 재료로 이루어지는 것으로 할 수 있다.
이로 인해, 재배선을 물리적으로 보호할 수 있는 동시에 반도체 칩의 이면을 전기적으로 절연 할 수 있다.
재배선과 반도체 기판과의 사이에는 이들의 사이를 전기적으로 절연하기 위한 절연막이 끼워 장착(介裝)되어 있어도 되며, 이 경우 절연막과 재배선과의 사이에는 재배선을 구성하는 금속 원자가 반도체 기판중에 확산하는 것을 방지(억제)하기 위한 배리어 메탈층이 개장 되어 있어도 된다.
이면측 접속 부재는 재배선에 접속된 다른 부재라도 된다. 또, 재배선은 이면 보호막에 형성된 개구로부터 노출되어 있어도 되며, 이 경우 이면측 접속 부재는 이 개구로부터의 재배선의 노출라도 된다.
상기 반도체 칩의 이면측은 수지 재료층으로 덮여 있어도 된다.
이 구성에 의하면, 반도체 칩의 이면에 있어서, 경질인 취약성 재료로 이루어지는 부분은 수지 재료층으로 덮여서 노출하고 있지 않다. 반도체 칩이 본딩 툴 에 의해 유지될 때, 이 본딩 툴은 반도체 칩의 이면에 형성된 수지 재료층에 접촉한다.
수지 재료층은 탄성이나 연(延)성을 가지므로 본딩 툴과 수지 재료층과의 사이에 어긋남이 생겼다고 해도, 수지 재료층이나 반도체 칩에 크랙이 들어가는 일은 없다. 또, 본딩 툴과 반도체 칩과의 사이에 실리콘 부스러기가 끼인 경우에도, 실리콘 부스러기 부근의 수지 재료층이 변형함으로써, 국소적인 응력 집중이 완화되고, 반도체 칩에 크랙이 들어가기에는 이르지 않는다.
수지 재료층은 불소 수지(4 불화 에틸렌 수지) 또는 폴리이미드로 이루어지는 것이 바람직하다.
상기 반도체 칩은 복수의 상기 표면측 접속 부재를 포함해도 되며, 이 경우 상기 복수의 표면측 접속 부재는 상기 반도체 칩의 표면에 거의 균등하게 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 고체 장치나 다른 반도체 칩에 접합된 반도체 칩은 그 표면에 거의 균등하게(거의 일정한 밀도로) 배치된 복수의 표면측 접속 부재에 의해 지지된다. 이로 인해, 반도체 칩이 휘기 쉬운 경우에도, 휨을 적게 할 수 있다.
반도체 칩이 더미 표면측 접속 부재를 포함하는 경우, 표면측 접속 부재 및 더미-표면측 접속 부재가 반도체 칩의 표면에 균등하게 배치되어 있는 것으로 할 수 있다.
이상의 제조 방법에 의해 얻을 수 있는 반도체 장치는 이른바 BGA(Ball Grid Array)의 형태를 가지고 있어도 되고, QFN(Quad Flat Non-lead)의 형태를 가져도 되고, 그 외 임의의 패키지 형태를 가지는 것으로 할 수 있다.
반도체 칩은 고체 장치를 통해 배선 기판(인터 포더)이나 리드 프레임 위에 접속되어도 된다. 고체 장치나 반도체 칩과 배선 기판이나 리드 프레임은 예를 들어 본딩 와이어에 의해 전기적으로 접속되어도 된다.
본 발명의 제3 국면에 관한 반도체 장치는 표면 및 이면을 가지는 제1 및 제2 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극을 구비한 제1 및 제2 반도체 칩과, 상기 제1 반도체 칩의 이면에 형성된 요(凹)소의 저(底)부와 상기 제2 반도체 칩의 표면과의 사이에 상기 요(凹)소의 내벽면과의 사이의 적어도 일부에 요(凹)소 내간극이 형성되도록 설치되고, 상기 제1 반도체 칩의 관통 전극과 상기 제2 반도체 칩의 관통 전극을 전기적으로 접속하는 접속 부재와, 상기 제1 및 제2 반도체 칩에 전기적으로 접속된 외부 접속을 위한 외부 접속 부재를 포함한다.
제1 반도체 칩의 관통 전극과 제2 반도체 칩의 관통 전극은 접속 부재에 의해 직접 전기적으로 접속되어 있어도 되고, 관통 전극과 다른 배선 부재를 통해 전기적으로 접속되어 있어도 된다.
본 발명의 제4 국면에 관한 반도체 장치는 표면 및 이면을 가지는 제1 및 제2 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극을 구비한 제1 및 제2 반도체 칩과, 상기 제1 반도체 칩의 이면에 형성된 요(凹)소의 저부와 상기 제2 반도체 칩의 표면과의 사이에 설치되어 납땜 재료를 포함하고, 상기 제1 반도체 칩의 관통 전극과 상기 제2 반도체 칩의 관통 전극을 전기적으로 접속하는 접속 부재와, 상기 제1 반도체 칩의 이면에 설치된 솔더 레지스트와 상기 제1 및 제2 반도체 칩에 전기적으로 접속된 외부 접속을 위한 외부접속 부재를 포함한다.
외부 접속 부재는 금속 볼이어도 된다. 이 경우, 이 반도체 장치는 BGA(Ball Grid Array)의 패키지 형태를 가지고 있어도 된다.
또, 외부 접속 부재는 리드 프레임이어도 된다. 이 경우, 이 반도체 장치는 예를 들어, QFN(Quad Flat Non-lead)의 패키지 형태를 가지고 있어도 된다.
본 발명의 제5 국면에 관한 반도체 칩은 표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요(凹)소내에 접합면을 가지는 이면측 접속 부재를 구비하고 있다.
이 반도체 칩은 상기 반도체 장치의 제조 방법으로 이용할 수 있고, 상기 반도체 장치의 제조 방법과 같은 효과를 나타낼 수 있다.
상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이는 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이보다 작게 되어도 된다.
상기 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 상기 이면측 접속 부재가 차지하는 영역은 상기 표면측 접속 부재가 차지하는 영역을 포함할 수 있는 크기를 가지고 있어도 된다.
상기 표면측 접속 부재는 상기 이면측 접속 부재보다 변형하기 쉬운 재료로 이루어져 있어도 된다.
상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽은 구 형상 접속 부재를 포함해도 된다.
상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽은 납땜 재료를 포함해도 된다.
상기 이면에는 솔더 레지스트가 형성되어 있어도 된다.
상기 요(凹)소는 상기 관통 구멍내에 있어도 된다.
이 반도체 칩은 상기 이면측에 설치되고, 상기 이면측 접속 부재와 상기 관통 전극을 전기적으로 접속하는 재배선과, 상기 이면측에 상기 재배선을 덮도록 설치해이면 보호막을 추가로 포함해도 되며, 이 경우 상기 요(凹)소는 상기 이면 보호막에 형성된 개구를 포함해도 된다.
상기 이면측은 수지 재료층으로 덮여 있어도 된다.
본 발명에 있어서의 상술한, 또는 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 다음에 기술하는 실시형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 제1 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(1)는 이른바 BGA(Ball Grid Array) 타입의 패키지 형태 및 멀티칩 스택 구조를 가지고 있고, 평판 형상으로 서로 거의 평행하게 적층된 배선 기판(인터 포더)(21), 반도체 칩이나 배선 기판등의 고체 장치(2) 및 반도체 칩(3, 15) 및 금속 볼(22)을 구비하고 있다.
배선 기판(21)은 절연체로 이루어지며, 그 표면이나 내부에 배선이 설치되어 있다. 배선 기판(21)의 한쪽 표면측에는 고체 장치(2), 관통 전극(7)을 가지는 복수(이 실시형태에서는 3개)의 반도체 칩(3) 및 관통 전극(7)을 가지지 않는 반도체 칩(15)이 순차적으로 적층되어 있다. 배선 기판(21)의 다른쪽 표면(고체 장치(2)측과는 반대측의 면)에는 금속 볼(예를 들어, 납땜 볼)(22)이 접합되어 있다.
배선 기판(21) 및 고체 장치(2)를 수직으로 내려다 보는 평면시에 있어서, 고체 장치(2)는 배선 기판(21)보다 작고, 배선 기판(21)의 거의 중앙부에 접합되어 있다. 고체 장치(2) 및 반도체 칩(3, 15)을 수직으로 내려다 보는 평면시에 있어서, 반도체 칩(3, 15)은 고체 장치(2)보다 작고, 고체 장치(2)의 거의 중앙부에 접합되어 있다. 반도체 칩(3, 15)은 이들을 수직으로 내려다 보는 평면시에 있어서, 거의 같은 크기 및 형상을 가지고 있고 거의 겹치도록 배치되어 있다.
배선 기판(21)의 상기 한쪽 표면 외주부에서, 고체 장치(2)가 대향하고 있지 않는 영역에는 전극 패드(도시하지 않음)가 설치되어 있고, 이 전극 패드는 배선 기판(21)의 내부나 표면에서 재배선되고, 배선 기판(21)의 다른쪽 표면에 설치된 금속 볼(22)에 전기적으로 접속되어 있다.
고체 장치(2)의 한쪽 표면(배선 기판(21)과는 반대측의 면) 외주부에서 반도 체 칩(3)이 대향하고 있지 않는 영역에는 외부 접속용 패드(2P)가 형성되어 있다. 배선 기판(21)에 설치된 전극 패드와 고체 장치(2)의 외부 접속용 패드(2P)는 본딩 와이어(23)에 의해 전기적으로 접속되어 있다.
각 반도체 칩(3, 15)의 사이 및 반도체 칩(3)과 고체 장치(2)와의 사이에는 간극이 형성되어 있고, 이 간극은 수지로 이루어지는 층간 밀봉재(24)로 밀봉되어 있다. 층간 밀봉재(24)는 고체 장치(2) 위에 모든 반도체 칩(3, 15)이 적층된 후, 고체 장치(2)와 반도체 칩(3)과의 간극, 인접하는 2개의 반도체 칩(3)의 간극 S 및 반도체 칩(3, 15)의 간극에 배치된다. 층간 밀봉재(24)는 액상의(미경화의) 것이 이들의 간극에 옆쪽으로부터 모세관 현상을 이용하여 주입된다.
층간 밀봉재(24)는 반도체 칩(3, 15)을 접합하기 전에 설치되어도 된다. 이 경우, 반도체 칩(3, 15)이 접합되어야 할 고체 장치(2)의 표면(2a) 및 반도체 칩(3)의 이면(3b)에 있어서, 해당 반도체 칩(3, 15)의 접합 영역에 미경화의 층간 밀봉재(24)가 폿팅(프리폼)된다. 액상의 층간 밀봉재(24) 대신에 필름 형상의 층간 밀봉재(24)가 고체 장치(2)의 표면(2a)이나 반도체 칩(3)의 이면(3b), 또는 반도체 칩(3)의 표면(3a)이나 반도체 칩(15)의 표면에 프리코트 되어도 된다.
계속하여, 이 상태의 고체 장치(2) 또는 반도체 칩(3)에 액상 또는 필름 형상의 층간 밀봉재(24)를 끼우도록 반도체 칩(3, 15)이 접합된다. 층간 밀봉재(24)가 액상인 경우는 그 후 층간 밀봉재(24)가 열경화된다. 이상과 같은 방법에 의해 고체 장치(2) 및 반도체 칩(3, 15)의 간극을 층간 밀봉재(24)로 채울 수 있다.
반도체 칩(3, 15), 고체 장치(2), 본딩 와이어(23) 및 배선기판(21)의 고체 장치(2)측의 면은 밀봉 수지(몰드 수지)(25)로 밀봉되어 있다.
이 반도체 장치(1)는 금속 볼(22)을 통해 다른 배선 기판에 실제 장착 할 수 있다. 고체 장치(2) 및 복수의 반도체 칩(3, 15)이 적층되어 있는 것으로 이 반도체 장치(1)의 실장 면적은 작게 되어 있다.
도 2(a) 및 도 2(b)는 반도체 장치(1)를 부분적으로 확대하여 나타내는 도해적인 단면도이다. 도 2(a)는 고체 장치(2) 및 고체 장치(2)에 인접하는 2개의 반도체 칩(3)을 나타내고 있고, 도 2(b)는 인접하는 2개의 반도체 칩(3)의 접합부를 나타내고 있다. 도 2(a)에서는 층간 밀봉재(24) 및 밀봉 수지(25)는 도시를 생략하고 있다.
도 2(b)를 참조하여 각 반도체 칩(3)의 한쪽 표면(이하, 「표면」이라 함)(3a)에는 기능 소자(4)가 형성되어 있고, 각 반도체 칩(3)은 그 표면(3a)이 고체 장치(2)측으로 향해져 있고, 이른바 페이스 다운 방식으로 고체 장치(2) 위에 적층되어 있다.
반도체 칩(3)은 반도체 웨이퍼 등의 보다 큰 반도체 기판으로부터 개편화(個片化)된 반도체 기판(8)을 구비하고 있다. 반도체 기판(8)에는 그 두께 방향으로 관통하는 관통 구멍(5)이 형성되어 있다.
반도체 기판(8)의 표면(3a)측에는 산화 실리콘으로 이루어지는 하드 마스크(16)가 형성되어 있고, 하드 마스크(16)에는 개구(16a)가 형성되어 있다. 반도체 칩(3)의 표면(3a)을 수직으로 내려다 보는 평면시에 있어서, 개구(16a)내에는 기능 소자(4)의 일부 및 관통 구멍(5)이 존재한다.
관통 구멍(5) 및 개구(16a)의 내벽 및 반도체 기판(8)의 개구(16a)로부터의 노출면을 따라서, 산화 실리콘(SiO2) 등의 절연체로 이루어지는 절연막(6I)이 형성되어 있다. 절연막(6I) 위에는 예를 들어, 질화 티탄(TiN), 질화 탄탈(TaN), 티탄 텅스텐(TiW) 등으로 이루어지는 배리어 메탈층(확산 방지막)(6B)이 형성되어 있다. 기능 소자(4)의 일부는 절연막(6I)로부터 노출되어 있다.
관통 구멍(5)내 및 그 연장상의 개구(16a)내는 관통 전극(7)으로 거의 채워져 있다. 관통 전극(7)과 기능 소자(4)(절연막(6I)로부터의 노출부)는 관통 전극(7)과 일체로 개구(16a)의 잔부를 채우는 배선 부재(17)에 의해 전기적으로 접속되어 있다. 이로 인해, 반도체 칩(3)의 표면(3a)과는 반대측의 면(이하, 「이면」이라 함)(3b)측으로부터 기능 소자(4)에 전기적으로 접속할 수 있게 되어 있다. 각 반도체 칩(3)의 관통 전극(7)은 이러한 반도체 칩(3)을 수직으로 내려다 보는 평면시에 있어서 거의 겹치도록 배치되어 있다.
절연막(6I)에 의해 관통 전극(7) 및 배선 부재(17)와 반도체 기판(8)(기능 소자(4)의 인출 전극을 제외)과는 전기적으로 절연 되어 있다. 또, 반도체 기판(8)(절연막(6I))과 관통 전극(7) 및 배선 부재(17)와의 사이에 배리어 메탈층(6B)이 설치됨으로서, 반도체 칩(3)의 제조시 및 제조 후에 관통 전극(7) 및 배선 부재(17)를 구성하는 금속 원자의 반도체 기판(8) 중으로의 확산이 방지(억제)된다. 이로 인해, 반도체 칩(3)의 디바이스 특성이 열화하는 것을 방지할 수 있다.
관통 전극(7)의 표면(3a)측 단면 및 배선 부재(17)의 표면과 하드 마스크 (16)의 표면과는 거의 한면으로 되어 있고, 이러한 면을 덮도록 표면 보호막(9)이 형성되어 있다. 표면 보호막(9)에는 관통 전극(7)을 노출시키도록, 도 2(b)의 단면에 있어서관통 전극(7)의 폭보다 조금 좁은 폭을 가지는 개구(9a)가 형성되어 있다.
관통 전극(7)에는 개구(9a)를 통해 반도체 칩(3)의 표면(3a)으로부터 돌출한 기둥 형상의 표면측 접속 부재(11)가 접합되어 있다. 도 2(b)의 단면에 있고, 표면측 접속 부재(11)의 폭은 관통 구멍(5)의 폭보다 좁고, 개구(9a)의 폭보다 넓다.
관통 전극(7)의 이면(3b)측의 단면에는 이면측 접속 부재(12)가 설치되어 있다. 이면측 접속 부재(12)는 막 형상으로 관통 전극(7)의 이면(3b)측 단면의 거의 전면을 덮고 있다. 즉, 도 2(b)의 단면에 있어서, 이면측 접속 부재(12)의 폭은 관통 구멍(5)의 폭보다 조금 작고, 표면측 접속 부재(11)의 폭보다 크다. 환언하면, 표면측 접속 부재(11)는 이면측 접속 부재(12)의 폭보다 가늘다.
이면측 접속 부재(12)의 표면은 다른 반도체 칩(3)과 접합하기 위한 접합면으로 되어 있고, 이 접합면은 관통 구멍(5)내에 있다. 즉, 관통 구멍(5)내의 이면 3 근방의 영역은 관통 전극(7)이나 이면측 접속 부재(12)로 채워져 있지 않고, 이면측 접속 부재(12) 위에는 요(凹)소(14)가 형성되어 있다.
반도체 칩(3)의 이면(3b)측에는 반도체 기판(8)을 덮도록 이면 보호막(10)이 설치되어 있다. 이면 보호막(10)에는 개구(10a)가 형성되어 있다. 개구(10a)의 폭과 관통 구멍(5)의 폭은 거의 같고, 관통 구멍(5)의 내벽면과 개구(10a)의 내벽면과는 연속한 면을 이룬다. 절연막(6I) 및 배리어 메탈층(6B)은 개구(10a)의 내벽면 에도 형성되어 있다. 이면 보호막(10)의 표면(반도체 칩(3)의 이면(3b))은 개구(10a) 부를 제외하여 평탄하다.
표면 보호막(9) 및 이면 보호막(10)은 질화 실리콘(SiN)이나 산화 실리콘 등의 전기적 절연 재료로 이루어진다. 표면 보호막(9) 및 이면 보호막(10)에 의해 표면측 접속 부재(11) 및 이면측 접속 부재(12)를 제외하고, 반도체 기판(8)의 표면(3a)측 및 이면(3b)측은 전기적으로 절연되어 있다.
표면측 접속 부재(11)는 이면측 접속 부재(12)보다 변형하기 쉬운 (부드러운) 금속 재료로 이루어진다. 예를 들어, 이면측 접속 부재(12)가 동(Cu)으로 이루어지는 경우, 표면측 접속 부재(11)는 금(Au)으로 이루어짐으로써 할 수 있다.
표면측 접속 부재(11)나 이면측 접속 부재(12)는 관통 전극(7)과 동종의 재료로부터 이루어져 있어도 되고, 다른 재료로 형성되어 있어도 된다. 표면측 접속 부재(11)나 이면측 접속 부재(12)와 관통 전극(7)은 동종의 재료로 이루어지는 경우 일체로 형성되어 있어도 되고, 별체로서 형성되어 있어도 된다.
또, 표면측 접속 부재(11)나 이면측 접속 부재(12)가 관통 전극(7) 중에 확산되기 쉬운 원자를 주체로 하는 경우, 표면측 접속 부재(11)나 이면측 접속 부재(12)는 관통 전극(7)와의 사이에 이러한 확산을 방지(억제)하기 위한 배리어 메탈층을 포함하는 것으로 할 수 있다. 예를 들어, 관통 전극(7)이 동으로 이루어지고, 표면측 접속 부재(11)가 주로 금으로 이루어지는 경우, 금 원자는 동내로 확산하기 쉽기 때문에, 표면측 접속 부재(11)는 관통 전극(7)와의 사이에 이러한 확산을 방지(억제)하기 위한 니켈(Ni)이나 티탄 텅스텐(TiW)으로 이루어지는 배리어 메탈층 을 포함하는 것으로 할 수 있다.
이와 같이 표면측 접속 부재(11)나 이면측 접속 부재(12)는 단일의 재료로 이루어져 있어도 되고, 복수의 재료로 이루어져 있어도 된다.
표면측 접속 부재(11)의 표면(3a)(표면 보호막(9) 표면)으로부터의 돌출 높이 H1은 이면측 접속 부재(12)의 접합면의 이면(3b)(이면 보호막(10)의 표면)으로부터의 깊이 D1보다 크다. 인접하는 2개의 반도체 칩(3)의 사이에 있어서, 한쪽의 반도체 칩(3)의 표면측 접속 부재(11)와 다른쪽의 반도체 칩(3)의 이면측 접속 부재(12)와는 접합되어 있다. 따라서, 표면측 접속 부재(11)는 한쪽의 반도체 칩(3)의 요(凹)소(14)의 저부와 다른쪽의 반도체 칩(3)과의 사이에 설치되어 있다. 이면측 접속 부재(12)의 접합면(표면측 접속 부재(11)와 이면측 접속 부재(12)와의 접합부)은 관통 구멍(5)(요(凹)소(14))내에 있다.
반도체 칩(3)을 수직으로 내려다 보는 평면시에 있어서, 표면측 접속 부재(11)가 차지하는 영역은 이면측 접속 부재(12)가 차지하는 영역내에 완전하게 포함된다. 이 때문에 표면측 접속 부재(11)와 요(凹)소(14)의 내벽면개구(10a) 및 관통 구멍(5)의 내벽면에 형성된 배리어 메탈층(6B)의 표면)과의 사이에는 요(凹)소내의 간극(18)이 형성되어 있다. 요(凹)소내의 간극(18)의 크기는 예를 들어, 2 ㎛ 정도이다.
상술한 표면측 접속 부재(11)의 돌출 높이 H1과 이면측 접속 부재(12)의 접합면의 깊이 D1과의 관계로부터 한쪽의 반도체 칩(3)의 이면(3b)과 다른쪽의 반도체 칩(3)의 표면(3a)과의 사이에 간극 S가 형성되어 있다. 이 간극 S는 층간 밀봉 재(24)로 거의 채워져 있다.
고체 장치(2) 및 반도체 칩(3, 15)의 간극에 액상의 층간 밀봉재(24)를 주입할 때, 간극 S가 좁으면 액상의 층간 밀봉재(24)로 점도가 높은 것(예를 들어, 필러 함유량이 많은 것)은 간극 S에 들어가기 어려워진다. 이 때문에 충분히 큰 간극 S가 확보되도록, 표면측 접속 부재(11)의 돌출 높이 H1을 충분히 크게 하여 둘 필요가 있다. 따라서, 표면측 접속 부재(11)의 애스펙트비는 예를 들어, 철(凸) 형상의 범프끼리를 접합하는 경우의 범프의 애스펙트비와 비교하여 큰 것으로 된다.
층간 밀봉재(24)는 표면측 접속 부재(11)와 이면측 접속 부재(12)와의 접합부보다 변형하기 쉬운 재료로 이루어진다. 예를 들어, 표면측 접속 부재(11)가 금으로 이루어지고, 이면측 접속 부재(12)가 니켈/금으로 이루어지는 경우, 층간 밀봉재(24)는 예를 들어 에폭시계 수지로 이루어진다.
층간 밀봉재(24)가 존재함으로써, 반도체 장치(1)에 있어서, 인접하는 2개의 반도체 칩(3) 사이의 접합 면적이 이면측 접속 부재(12) 및 표면측 접속 부재(11)만으로 접합되어 있던 경우에 비해 커지고 있어서 구조적인 강도가 증가하고 있다.
또, 표면측 접속 부재(11) 및 이면측 접속 부재(12)의 강도는 통상 이들의 접합부에서 가장 낮게 되어 있으나, 층간 밀봉재(24)가 해당 접합부보다 변형하기 쉬운 것에 의해 인접하는 2개의 반도체 칩(3)의 사이에 응력이 가해지면, 해당 접합부보다 먼저 층간 밀봉재(24)가 변형하고, 해당 접합부에 가해지는 응력을 경감할 수 있다.
표면측 접속 부재(11) 및 이면측 접속 부재(12)의 열팽창 계수와 층간 밀봉 재(24)의 열팽창 계수와의 차에 의해 이 반도체 장치(1)에 온도 사이클이 주어지면, 표면측 접속 부재(11) 및 이면측 접속 부재(12)에 응력이 가해진다. 이 응력은 표면(3a) 및 이면(3b)에 수직인 방향에 관하여 대향하는 표면(3a)과 이면(3b)과의 중간부에서 최대로 된다.
한편, 표면측 접속 부재(11)와 이면측 접속 부재(12)와의 접합부는 한쪽의 반도체 칩의 관통 구멍(5)내, 즉 표면측 접속 부재(11) 및 이면측 접속 부재(12)에 가해지는 응력이 최대로 되는 위치(대향하는 표면(3a)과 이면(3b)과의 중간부)로부터 어긋난 위치에 있다. 따라서, 이러한 층간 밀봉재(24)가 설치되어 있어도, 온도 사이클에 의한 표면측 접속 부재(11)와 이면측 접속 부재(12)와의 접합부의 파괴는 일어나기 어렵다.
도 2(a)를 참조하여 고체 장치(2) 상의 반도체 칩(3)이 접속된 측의 면에는 반도체 칩(3)을 전기적으로 접속하고, 또한 기계적으로 접합하기 위한 막 형상의 고체 장치측 접속 부재(13)가 형성되어 있다. 고체 장치측 접속 부재(13)의 폭은 반도체 칩(3)의 표면측 접속 부재(11)의 폭보다 넓다.
고체 장치(2)와 반도체 칩(3)과의 사이에 있어서, 고체 장치측 접속 부재(13)와 한쪽의 반도체 칩(3)의 표면측 접속 부재(11)가 전기적으로 접속되고, 또한 기계적으로 접합되어 있다. 고체 장치(2) 및 반도체 칩(3)을 수직으로 내려다 보는 평면시에 있어서, 표면측 접속 부재(11)가 차지하는 영역은 고체 장치측 접속 부재(13)가 차지하는 영역내에 완전하게 포함된다.
반도체 칩(15)(도 1참조)은 관통 구멍(5), 관통 전극(7) 및 이면측 접속 부 재(12)가 형성되어 있지 않은 외는 반도체 칩(3)과 같은 구조를 가진다. 반도체 칩(15)의 표면(기능 소자(4)가 형성된 면)은 고체 장치(2)측에 향해져 있다. 반도체 칩(15)의 표면측 접속 부재(11)는 인접하는 반도체 칩(3)의 이면측 접속 부재(12)와 접합되어 있다. 반도체 칩(15) 대신에 반도체 칩(3)과 같이 관통 전극(7)나 이면측 접속 부재(12)가 형성된 반도체 칩이 배치되어 있어도 된다.
도 1, 도 2(a) 및 도 2(b)를 참조하여 이상과 같은 구성에 의해 각 반도체 칩(3, 15)에 구비된 기능 소자(4)는 배선 부재(17), 관통 전극(7), 표면측 접속 부재(11), 이면측 접속 부재(12), 고체 장치측 접속 부재(13), 고체 장치(2), 외부 접속용 패드(2P), 본딩 와이어(23) 및 배선 기판(21)을 통해 소정의 금속 볼(22)에 전기적으로 접속되어 있다.
도 3a 내지 도 3d는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)의 제조 방법을 설명하기 위한 도해적인 단면도이다.
먼저, 도 1, 도 2(a) 및 도 2(b)에 나타내는 고체 장치(2) 및 반도체 칩(3, 15)이 준비된다. 이면측 접속 부재(12)는 예를 들어 무전해 도금에 의해 형성할 수 있다. 이 경우, 이면(3b)측에 있어서 관통 전극(7) 위에 요(凹)소가 형성된 반도체 기판(8)에 대해서, 이면(3b)으로부터 무전해 도금을 행함으로써, 관통 전극(7) 위에 이면측 접속 부재(12)를 선택적으로 형성할 수 있다. 이면측 접속 부재(12)의 표면(다른 반도체 칩(3)의 표면측 접속 부재(11)와의 접합면)은도금 시간 등에 의해 이면측 접속 부재(12)의 막 두께를 제어함으로써, 이면(3b)으로부터 깊은 위치로 되도록 할 수 있다.
반도체 칩(3)은 반도체 웨이퍼 등의 보다 큰 반도체 기판에 관통 전극(7), 표면측 접속 부재(11), 이면측 접속 부재(12) 등을 일괄하여 형성한 후, 이 반도체 기판을 반도체 기판(8)에 개편화함으로써 얻을 수 있다. 동일하게, 반도체 칩(15)은 반도체 웨이퍼 등의 보다 큰 반도체 기판에 표면측 접속 부재(11)를 일괄하여 형성한 후, 이 반도체 기판을 반도체 기판(8)에 개편화함으로써 얻을 수 있다.
접합전의 표면측 접속 부재(11) 및 이면측 접속 부재(12)의 최(最)표면은 금으로 이루어지는 것이 바람직하다. 예를 들어, 표면측 접속 부재(11)가 주로 금으로 이루어지고, 이면측 접속 부재(12)가 주로 동으로 이루어지는 경우, 이면측 접속 부재(12)의 최표면에는 금 박막이 형성되어 있는 것이 바람직하다.
다음에 본딩 스테이지(31) 위에 고체 장치(2)가 고체 장치측 접속 부재(13)가 형성된 면(이하, 「표면」이라 함)(2a)를 위로 향해진 상태로 거의 수평으로 재치된다. 그리고, 반도체 칩(3, 15)을 흡인하여 유지할 수 있는 본딩 툴(32)에 의해 반도체 칩(3, 15)이 1개씩 흡인 유지되어서 고체 장치(2) 위에 적층된다.
먼저, 1개째의 반도체 칩(3)(이하, 「제1 반도체 칩(3F)」이라 함)이 그 이면(3b)을 본딩 툴(32)에 의해 흡인된다. 이로 인해 제1 반도체 칩(3F)이 거의 수평 또한 표면(3a)이 아래쪽으로 향해진 상태로 유지된다.
도 4는 본딩 툴(32)과 반도체 칩(3)과의 접촉부 근방을 확대하여 나타내는 도해적인 단면도이다.
본딩 툴(32)의 반도체 칩(3)에 접촉하는 면은 거의 평탄하다. 반도체 칩(3)의 이면(3b)(이면 보호막(10)의 표면)이 평탄한 것으로부터 반도체 칩(3)은 개구 (10a)의 부분을 제외한 이면(3b)의 거의 전면에서 본딩 툴(32)에 접촉한다. 이 때문에 본딩 툴(32)에 의해 반도체 칩(3)에 가해지는 힘은 반도체 칩(3)의 이면(3b)에서 거의 균등하게 받게 된다.
또, 이면측 접속 부재(12)의 접합면(상단면)이 이면(3b)으로부터 깊이 D1의 정도치에 있는 것으로부터 이면측 접속 부재(12)는 본딩 툴(32)에 접하지 않는다. 따라서, 이면측 접속 부재(12)의 표면이 본딩 툴(32)과의 접촉에 의해 오염되는 일은 없다.
도 3a를 참조하여 계속하여 본딩 툴(32)이 이동되고, 본딩 스테이지(31)에 재치된 고체 장치(2)의 표면(2a)과 제1 반도체 칩(3F)의 표면(3a)이 대향되고, 고체 장치측 접속 부재(13)와 대응하는 표면측 접속 부재(11)가 위치 맞춤된다.
위치 맞춤은 고체 장치(2)와 제1 반도체 칩(3F)과의 사이에 고체 장치(2)의 표면(2a) 및 제1 반도체 칩(3F)의 표면(3a)을 관찰할 수 있는 인식 카메라가 삽입되어 실시된다. 이 때, 고체 장치(2)의 반도체 칩(3)과의 대향부를 회피한 영역에 미리 형성된 얼라이먼트 마크가 이용된다.
위치 맞춤에 의해 고체 장치(2) 및 제1 반도체 칩(3F)을 수직으로 내려다 본 평면시에 있어서, 표면측 접속 부재(11)가 차지하는 영역이 고체 장치측 접속 부재(13)가 차지하는 영역내에 완전하게 포함되도록 된다.
위치 맞춤이 완료하면, 본딩 툴(32)이 하강되고, 적당한 하중으로 고체 장치측 접속 부재(13)에 제1 반도체 칩(3F)의 표면측 접속 부재(11)가 가압된다(도 3b 참조). 이로 인해, 고체 장치측 접속 부재(13)와 표면측 접속 부재(11)가 접합되 고, 고체 장치(2)와 제1 반도체 칩(3F)과의 사이의 기계적인 접합 및 전기적인 접속이 달성된다.
이 때, 본딩 툴(32)이 이면측 접속 부재(12)에 접촉하고 있지 않는 것에 의해 이면측 접속 부재(12)가 변형하는 일은 없다(도 4 참조). 따라서, 인접하는 2개의 이면측 접속 부재(12)가 전기적으로 단락되는 일은 없다. 즉, 이 제조 방법에 의해 이면측 접속 부재(12)에 의한 쇼트 불량의 발생을 어렵게 하여 반도체 장치(1)를 제조할 수 있다.
본딩 툴(32)은 초음파 진동을 발생시킬 수 있는 것으로 해도 되고, 유지된 반도체 칩을 가열 가능한 것(도 18 참조)이어도 된다. 전자의 경우, 필요에 따라 본딩 툴(32)에 의해 제1 반도체 칩(3F)을 통해 고체 장치측 접속 부재(13)와 표면측 접속 부재(11)와의 접촉부(접합부)에 초음파 진동이 가해진다.
본딩 툴(32)이 이면측 접속 부재(12)에 접촉하고 있지 않는 것에 의해 이러한 초음파 진동은 종래의 반도체 장치(101)의 제조 방법의 경우와 같이 본딩 툴(122)과의 접촉에 의한 이면측 접속 부재(112)의 변형(도 31(b) 참조)에 의해서 감쇠하는 일은 없다. 따라서, 초음파 진동은 고체 장치측 접속 부재(13)와 표면측 접속 부재(11)와의 접촉부(접합부)에 양호하게 전해지고, 고체 장치측 접속 부재(13)와 표면측 접속 부재(11)와는 견고하게 접합된다. 고체 장치(2)의 표면(2a)과 제1 반도체 칩(3F)의 표면(3a)과의 사이에는 간극이 확보된다.
고체 장치측 접속 부재(13)와 표면측 접속 부재(11)와의 접합이 완료하면, 본딩 툴(32)에 의한 제1 반도체 칩(3F)의 흡인 유지가 해제된다.
다음에 본딩 툴(32)에 의해 2개째의 반도체 칩(3)(이하, 「제2 반도체 칩(3S)」이라 함)이 제1 반도체 칩(3F)의 경우와 동일하게 하여 흡인 유지된다. 그리고, 본딩 툴(32)이 이동함으로써, 고체 장치(2) 위에 접합된 제1 반도체 칩(3F)의 이면(3b)와 본딩 툴(32)에 유지된 제2 반도체 칩(3S)의 표면(3a)이 대향된다.
계속하여, 제1 반도체 칩(3F)의 이면측 접속 부재(12)와 제2 반도체 칩(3S)의 대응하는 표면측 접속 부재(11)가 위치 맞춤된다. 이 상태가 도 3c에 나타나고 있다. 위치 맞춤은 고체 장치(2)와 제1 반도체 칩(3F)과의 위치 맞춤의 경우와 같게, 인식 카메라에 의해 실시된다. 얼라이먼트 마크가 고체 장치(2)의 반도체 칩(3)과의 대향부를 회피한 영역에 형성되어 있는 것에 의해, 제1 반도체 칩(3F)이 고체 장치(2)에 접합된 후에도, 이 얼라이먼트 마크를 인식 카메라에 의해 인식할 수 있다.
도 5는 제1 반도체 칩(3F)과 제2 반도체 칩(3S)과의 대향부를 확대하여 나타내는 도해적인 단면도이다.
고체 장치(2)나 반도체 칩(3)에 접합되기 전의 표면측 접속 부재(11)의 표면(3a)(표면 보호막(9)의 표면)으로부터의 돌출 높이 H1INl는 접합 후의 표면측 접속 부재(11)의 돌출 높이 H1(도 2(b) 참조)보다 크고, 따라서 이면측 접속 부재(12)의 접합면(상단면)의 이면(3b)(이면 보호막(10)의 표면)으로부터의 깊이 D1보다 크다.
접합전의 표면측 접속 부재(11)의 형상 및 크기 및 요(凹)소(14)의 형상 및 용적은 표면측 접속 부재(11)와 이면측 접속 부재(12)와의 접합이 완료한 시점에서 표면측 접속 부재(11)의 대부분이 요(凹)소(14)내에 수용된 상태(도 2(b) 참조)로 되도록 설정되어 있다. 이로 인해, 표면측 접속 부재(11)가 이면측 접속 부재(12)와 접합될 때에 변형한다 해도, 이 변형에 의해 표면측 접속 부재(11)가 옆쪽(표면(3a)에 따르는 방향)으로 팽창하고, 인접하는 다른 표면측 접속 부재(11)와 전기적으로 단락되는(쇼트함) 일은 없다.
위치 맞춤에 의해 제1 및 제2 반도체 칩(3F, 3S)을 수직으로 내려다 보는 평면시에 있어서, 제2 반도체 칩(3S)의 표면측 접속 부재(11)가 차지하는 영역이 제1 반도체 칩(3F)의 이면측 접속 부재(12)가 차지하는 영역내(요(凹)소(14)내)에 완전하게 포함되도록 된다.
계속하여, 본딩 툴(32)이 하강됨으로써 제2 반도체 칩(3S)의 표면측 접속 부재(11)와 제1 반도체 칩(3F)의 이면측 접속 부재(12)가 접촉하고, 서로 가압된다. 이 때, 표면측 접속 부재(11)가 이면측 접속 부재(12)보다 변형하기 쉬운 재료로 이루어짐으로써 이면측 접속 부재(12)보다 표면측 접속 부재(11)쪽이 보다 크게 변형한다.
제1 및 제2 반도체 칩(3F, 3S)을 수직으로 내려다 보는 평면시에 있어서, 해당 표면측 접속 부재(11)가 차지하는 영역이 해당 이면측 접속 부재(12)가 차지하는 영역에 포함되어 있을 것, 즉, 해당 표면측 접속 부재(11)가 해당 이면측 접속 부재(12)의 폭보다 가는 것에 의해서도, 해당 표면측 접속 부재(11)쪽이 크게 변형한다. 이것에 수반하고, 이면측 접속 부재(12)와 표면측 접속 부재(11)와의 접촉부의 면적이 증대하고, 이면측 접속 부재(12)와 표면측 접속 부재(11)와는 양호하게 접합된다.
또한, 이 접합은 제1 반도체 칩(3F)의 이면측 접속 부재(12)가 본딩 툴(32)에 의해 오염되어 있지 않은 것에 의해서도 양호하게 달성된다.
여기서, 이면측 접속 부재(12)는 관통 전극(7) 위에 막 형상으로 (얇게) 형성되어 있으므로, 기둥 형상으로 두껍게 형성된 표면측 접속 부재(11)와 비교하여 크게 변형하는 것이 할 수 없다. 또, 이면측 접속 부재(12)의 주연부는 관통 구멍(5)의 내벽을 따라서 형성된 배리어 메탈층(6B)에 접하도록 형성되어 있기 때문에, 이면측 접속 부재(12)가 변형하기 위해서는 이면측 접속 부재(12)는 배리어 메탈층(6B)과 표면측 접속 부재(11)와의 간극에 들어가지 않으면 안된다. 그러나, 금속등의 고체로 이루어지는 이면측 접속 부재(12)는 이러한 좁은 간극에는 용이하게 들어가지 않는다.
따라서, 표면측 접속 부재(11)보다 이면측 접속 부재(12)쪽이 변형하기 쉬운 재료로 이루어지는 경우는 이면측 접속 부재(12) 및 표면측 접속 부재(11) 쌍방의 변형량이 작게 되고, 양호한 접합이 달성되지 않는다.
또, 접합시에 표면측 접속 부재(11) 및 이면측 접속 부재(12) 쌍방의 변형량이 적은 경우, 그들의 접촉부 부근에 응력이 집중하고, 반도체 기판(8)과 관통 전극(7)과의 사이에 개재된 배리어 메탈층(6B)이나 절연막(6I)이 파괴될(관통 전극 구조의 파괴) 우려가 있다. 이 경우, 관통 전극(7)과 반도체 기판(8)과의 사이에서의 전류의 리크나, 관통 전극(7)을 구성하는 금속 원자가 반도체 기판(8)에 확산하는 것에 의한 소자 특성의 열화를 초래하게 된다.
다음에 제1 및 제2 반도체 칩(3F, 3S)을 수직으로 내려다 보는 평면시에 있어서, 제2 반도체 칩(3S)의 표면측 접속 부재(11)가 차지하는 영역이 제1 반도체 칩(3F)의 이면측 접속 부재(12)가 차지하는 영역에 포함되지 않은 경우는 이하와 같은 불편이 발생한다.
예를 들면, 표면측 접속 부재(11)가 차지하는 영역이 요(凹)소(14)(관통 구멍(5))가 차지하는 영역에 포함되지 않는 것과 같은 큰 것인 경우, 표면측 접속 부재(11)는 변형하지 않으면 요(凹)소(14)의 내부에 들어갈 수 없다. 이 경우, 제1 반도체 칩(3F)의 이면(3b)측에서 요(凹)소(14)(개구(10a))의 가장자리 부근에서 이면 보호막(10), 배리어 메탈층(6B), 절연막(6I), 반도체 기판(8)에 크랙(이하, 「칩 크랙」이라 함)이 들어갈 우려가 있다.
한편, 본 실시형태에 관한 제조 방법에서는 표면측 접속 부재(11)가 이면측 접속 부재(12)보다 변형하기 쉬운 재료로 이루어지는 것, 및 제1 및 제2 반도체 칩(3F, 3S)을 수직으로 내려다 보는 평면시에 있어서, 제2 반도체 칩(3S)의 표면측 접속 부재(11)가 차지하는 영역이 제1 반도체 칩(3F)의 이면측 접속 부재(12)가 차지하는 영역에 포함되어 있는 것에 의해, 이들의 문제가 발생하는 일은 없다.
이면측 접속 부재(12)와 표면측 접속 부재(11)와의 접합시에 필요에 따라 본딩 툴(32)에 의해 접합부에 초음파 진동이 가해진다. 고체 장치측 접속 부재(13)와 표면측 접속 부재(11)와의 접합의 경우와 같게, 이면측 접속 부재(12)가 본딩 툴(32)과의 접촉에 의해 변형하지 않는 것에 의해 초음파 진동은 감쇠하지 않는다. 따라서, 이면측 접속 부재(12)와 표면측 접속 부재(11)와의 접촉부(접합부)에 초음 파 진동이 양호하게 전해져서, 이면측 접속 부재(12)와 표면측 접속 부재(11)는 양호하게 접합된다.
이로 인해, 제1 및 제2 반도체 칩(3F, 3S) 사이의 기계적인 접합 및 전기적인 접속이 달성된다. 표면측 접속 부재(11)의 표면(3a)으로부터의 돌출 높이는 접합시의 변형에 의해 H1INI보다 작은 H1로 된다. 여기서, 표면측 접속 부재(11)가 변형해도, 제1 반도체 칩(3F)의 이면(3b)과 제2 반도체 칩(3S)의 표면(3a)과의 사이에 간극 S(도 2(b) 참조)이 확보되도록 접합 하중등의 접합 조건이 설정된다.
접합이 완료하면, 본딩 툴(32)에 의한 제2 반도체 칩(3S)의 흡인 유지가 해제된다.
동일하게 하여, 제2 반도체 칩(3S) 위에 3개째의 반도체 칩(3)이 접합되고, 또한 이 3개째의 반도체 칩(3) 위에 반도체 칩(15)이 접합된다.
층간 밀봉재(24)는 위에서 설명한 바와 같이 고체 장치(2) 및 반도체 칩(3, 15)의 접합(적층) 전에 형성되어도 되고, 접합 후에 형성되어도 된다.
다음에 배선 기판(21)의 도시하지 않는 전극 패드가 형성된 면의 거의 중앙부에 고체 장치(2)의 표면(2a)과는 반대측의 면(이면)(2b)이 접합된다(도 1 참조). 계속하여, 고체 장치(2)의 외부 접속용 패드(2P)와 배선 기판(21)의 전극 패드가 본딩 와이어(23)에 의해 접속된다.
다음에 반도체 칩(3, 15), 고체 장치(2), 본딩 와이어(23) 및 배선 기판(21)의 고체 장치(2)측의 면이 몰드 성형에 의해 밀봉 수지(25)로 밀봉된다. 그 후, 배 선 기판(21)의 고체 장치(2)와는 반대측의 면의 소정 위치에 금속 볼(22)이 접합되고, 도 1에 나타내는 반도체 장치(1)를 얻을 수 있다.
이상의 제조 방법에 있어서, 고체 장치(2) 위에 반도체 칩(3, 15)을 접합하기 전에 고체 장치(2)를 배선 기판(21) 위에 접합해도 된다. 이 경우, 고체 장치(2)가 접합된 배선 기판(21)을 고체 장치(2)를 윗쪽을 향하는 상태로 본딩 스테이지(31) 위에 재치하고, 이 상태의 고체 장치(2) 위에 상기의 방법과 같게 하여 각 반도체 칩(3, 15)을 접합할 수 있다.
도 6(a) 내지 도 6(c)는 고체 장치(2) 위에 적층된 복수의 반도체 칩(3)에 있어서의 표면측 접속 부재(11) 및 관통 전극(7)의 배치를 나타내는 도해적인 단면도이며, 고체 장치(2) 및 반도체 칩(3)을 접합할 때의 상태를 나타내고 있다. 도 6(a) 내지 도 6(c)에 나타내는 단면에서는 도 1, 도 2(a) 및 도 3a 내지 도 3d에 나타내는 단면과 비교하여, 보다 많은 관통 전극(7)이나 표면측 접속 부재(11)가 나타나고 있다. 도 6(a) 내지 도 6(c)에서는 이면측 접속 부재(12)는 도시를 생략하고 있으나, 각 관통 전극(7)의 이면(3b)측에 형성되어 있는 것으로 한다.
도 6(a)에 나타내는 단면에 있어서, 관통 전극(7)은 제1 및 제2 반도체 칩(3F, 3S)의 주연부(양단부 근방)의 2개소와 제1 반도체 칩(3F)의 중앙부에 나타나 있다. 한편, 표면측 접속 부재(11)는 제1 및 제2 반도체 칩(3F, 3S) 주연부에 설치된 관통 전극(7) 및 제2 반도체 칩(3S)의 표면(3a) 중앙부에 접합되고, 제1 반도체 칩(3F) 중앙부에 설치된 관통 전극(7)에는 접합되어 있지 않다.
제2 반도체 칩(3S)의 각 표면측 접속 부재(11)는 제1 반도체 칩(3F)의 각 관 통 전극(7)에 대응하는 위치에 설치되어 있다. 이러한 표면측 접속 부재(11)와 대응하는 관통 전극(7)을 각각 전기적으로 접속할 필요가 있는 것으로 한다.
고체 장치(2)의 표면(2a)에는 제1 반도체 칩(3F)의 표면측 접속 부재(11)에 대응하는 위치에 고체 장치측 접속 부재(13)가 설치되어 있다.
여기서, 제1 반도체 칩(3F)의 두께가 예를 들어, 5O ㎛ 정도로 얇게 된 경우, 제1 반도체 칩(3F)은 예를 들면 접합시의 온도 변화에 의한 제1 반도체 칩(3F) 자체의 열팽창/수축에 의해 휘어지기(휘어진 상태) 쉽게 된다. 이 때문에 제1 반도체 칩(3F)의 표면(3a)에 있어서, 복수의 표면측 접속 부재(11)가 균등하게 배치되어 있지 않은 경우, 예를 들면 도 6(a)에 도시된 바와 같이, 제1 반도체 칩(3F)의 주연부에 치우쳐서 배치되어 있는 경우는 제1 반도체 칩(3F)에 휨이 발생한다. 이 예에서는 제1 반도체 칩(3F)은 그 중앙부가 아래쪽으로부터 지지되어 있지 않기 때문에 그 부분이 아래쪽으로 내려가도록 휘어진다(젖혀진다).
이로 인해, 제1 반도체 칩(3F)의 관통 전극(7)에 있어서, 제2 반도체 칩(3S)의 표면측 접속 부재(11)가 접합되어야 할 부분(이면측 접속 부재(12) 표면)의 커플러너리티가 나빠진다. 이 때문에 제1 및 제2 반도체 칩(3F, 3S)에 있어서, 주연부에 설치된 관통 전극(7)과 주연부에 설치된 표면측 접속 부재(11)를 접합할 수 있으나, 중앙부에 설치된 관통 전극(7)과 중앙부에 설치된 표면측 접속 부재(11)와는 접촉하지 못하고, 전기적으로 접속할 수 없는 경우가 있다. 도 6(a)는 이러한 원인에 의해 제1 반도체 칩(3F) 중앙부에 설치된 관통 전극(7)과 제2 반도체 칩(3S) 중앙부에 설치된 표면측 접속 부재(11)가 전기적으로 접속 되어 있지 않은 상 태를 나타내고 있다.
또, 제2 반도체 칩(3S)의 접합전에 제1 반도체 칩(3F)이 휘지 않고 있는 경우에서도, 제1 반도체 칩(3F)에 제2 반도체 칩(3S)을 접합할 때, 제1 반도체 칩(3F) 중앙부의 관통 전극(7)에 제2 반도체 칩(3S) 중앙부의 표면측 접속 부재(11)가 가압되면, 제1 반도체 칩(3F)는 휘어지고, 이러한 표면측 접속 부재(11)와 관통 전극(7)가 양호하게 접합되지 않는다.
또한, 제1 반도체 칩(3F)의 중앙부가 하부에 내리면, 그 부분에서 고체 장치(2)과 제1 반도체 칩(3F)와의 간극이 좁아지므로 이 간극에 액상의 층간 밀봉재(24)를 주입하기 어려워진다.
거기서, 도 6(b)에 도시된 바와 같이, 제1 반도체 칩(3F)의 표면(3a)에 있어서, 중앙부의 관통 전극(7)에 대응하는 위치에 표면측 접속 부재(11)와 거의 같은 돌출 높이를 가지는 더미 표면측 접속 부재(11D)가 설치된다. 이 경우, 고체 장치(2)의 표면(2a)에 있어서, 더미 표면측 접속 부재(11D)에 대응하는 위치에도, 고체 장치측 접속 부재(13)와 거의 같은 돌출 높이를 가지는 더미 고체 장치측 접속 부재(13D)가 설치된다. 더미 표면측 접속 부재(11D)는 고체 장치(2)과 제1 반도체 칩(3F)과의 전기적인 접속에 기여하지 않는다. 이 때문에 제1 반도체 칩(3F)에 있어서, 더미 표면측 접속 부재(11D)과 관통 전극(7)와의 사이에는 절연막이 개재 되어 있어도 된다.
이로 인해, 제1 반도체 칩(3F)의 중앙부는 더미 표면측 접속 부재(11D)(11D) 아래쪽으로부터 지지되므로 제1 반도체 칩(3F)은 제2 반도체 칩(3S)의 접합전 및 접합시 모두 휘기 어려워진다. 이 때문에 제1 반도체 칩(3F) 중앙부에 설치된 관통 전기(7)과 제2 반도체 칩(3S) 중앙부에 설치된 표면측 접속 부재(11)를 접촉시켜서 전기적으로 접속할 수 있다. 또, 고체 장치(2)과 제1 반도체 칩(3F)와의 간극은 제1 반도체 칩(3F)의 중앙부 부근에서 좁게 되지 않으므로, 액상의 층간 밀봉재(24)를 용이하게 주입할 수 있다.
제2 반도체 칩(3S) 위에 또다른 반도체 칩(3)(이하, 「제3 반도체 칩(3T)」라고 함)이 접합되는 경우도, 같은 구조로 할 수 있다.
도 6(c)은 고체 장치(2) 위에 3개의 반도체 칩(3)을 적층하여 접합하는 경우를 나타내고 있다. 도 6(c)에 나타내는 단면에 있어서, 관통 전극(7)은 제1 내지 제3 반도체 칩(3F, 3S, 3T)의 주연부(양단부 근방)의 2개소와 제2 반도체 칩(3S)의 중앙부에 나타나고 있다. 한편, 표면측 접속 부재(11)는 제1 내지 제3 반도체 칩(3F, 3S, 3T) 주연부에 설치된 관통 전극(7), 및 제3 반도체 칩(3T)의 표면(3a) 중앙부에 접합되어 있다.
제2 반도체 칩(3S)의 각 표면측 접속 부재(11)는 제1 반도체 칩(3F)의 각 관통 전극(7)에 대응하는 위치에 설치되어 있고, 제3 반도체 칩(3T)의 각 표면측 접속 부재(11)는 제2 반도체 칩(3S)의 각 관통 전극(7)에 대응하는 위치에 설치되어 있다. 이러한 표면측 접속 부재(11)와 대응하는 관통 전극(7)을 각각 전기적으로 접속할 필요가 있는 것으로 한다.
제1 및 제2 반도체 칩(3F, 3S)의 표면(3a) 중앙부에서, 제3 반도체(3T)의 표면측 접속 부재(11)에 대응하는 위치에는 각 반도체 칩(3F, 3S)에 설치된 표면측 접속 부재(11)와 거의 같은 돌출 높이를 가지는 더미표면측 접속 부재(11D)가 각각 설치되어 있다.
제1 및 제2 반도체 칩(3F, 3S)은 그 주연부 및 중앙부가 각각 표면(3a)에 거의 균등(거의 일정한 밀도로)하게 배치된 표면측 접속 부재(11) 및 더미 표면측 접속 부재(11D)에 의해 아래쪽으로부터 지지되어 있다. 또, 제2 반도체 칩(3S)에 있어서, 제3 반도체 칩(3T)의 표면측 접속 부재(11)가 가압되는 관통 전극(7)(이면측 접속 부재(12))의 아래쪽에는 반드시 표면측 접속 부재(11) 또는 더미 표면측 접속 부재(11D)가 존재하고 있다.
이상으로부터 제3 반도체 칩(3T)의 접합전 및 접합시에 제2 및 제1 반도체 칩(3S, 3F)이 휘는 일은 없다. 따라서, 제3 반도체 칩(3T) 중앙부의 표면측 접속 부재(11)와 제2 반도체 칩(3S) 중앙부의 관통 전극(7)을 전기적으로 접속할 수 있는 동시에 고체 장치(2) 및 제1 내지 제3 반도체 칩(3F, 3S, 3T)의 간극에 액상의 층간 밀봉재(24)를 용이하게 할 수 있다.
이와 같이 표면측 접속 부재(11) 및 더미 표면측 접속 부재(11D)가 각 반도체 칩(3)의 표면(3a)에 거의 균등하게(거의 일정한 밀도로) 배치되어 있는 것이 바람직하다. 이로 인해, 반도체 칩(3)은 표면측 접속 부재(11) 및 더미표면측 접속 부재(11D)에 의해 면안쪽 방향에 관하여 거의 균등하게 지지되므로 휘이지 않도록(휨을 적게) 할 수 있다.
또, 임의의 반도체 칩(3)의 표면측 접속 부재(11)에 대해서, 그것보다 아래(고체 장치(2)측)에 있는 모든 반도체 칩(3)이 대응하는 위치에 표면측 접속 부재 (11) 또는 더미 표면측 접속 부재(11D)가 설치되어 있는 것이 바람직하다. 이로 인해, 표면측 접속 부재(11)가 가압되는 관통 전극(7)(이면측 접속 부재(12))을 가지는 반도체 칩(3)이 휘이지 않도록 할 수 있고, 해당 표면측 접속 부재(11)와 해당 관통 전극(7)을 양호하게 접합할 수 있다.
도 7(a) 및 도 7(b)은 본 발명의 제2 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 7(a) 및 도 7(b)에 있어서, 도 1, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 1, 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다. 도 7(a)에는 이 반도체 장치의 전체를 나타내고 있고, 도 7(b)에는 인접하는 2개의 반도체 칩 근방을 확대하여 나타내고 있다.
도 7(a)을 참조하여 이 반도체 장치(41)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)의 3개의 반도체 칩(3) 대신에 고체 장치(2)측으로부터 순차적으로 배치된 3개의 반도체 칩(43, 44, 45)을 구비하고 있다. 반도체 칩(43, 44, 45)은 각각 관통 전극(47, 48, 49)을 가지고 있다. 반도체 칩(43, 44, 45)를 수직으로 내려다 보는 평면시에 있어서, 각각의 반도체 칩(43, 44, 45)의 관통 전극(47, 48, 49)은 다른 반도체 칩(43, 44, 45)의 관통 전극(47, 48, 49)은 겹치지 않게 배치되어 있다.
도 7(b)에는 반도체 칩(43)과 반도체 칩(44)와의 대향부를 나타내고 있다. 관통 구멍(5)내는 거의 완전하게 관통 전극(47, 48)으로 채워져 있다. 반도체 칩(44)의 표면(44a)측에 있어서, 관통 전극(48)에는 표면측 접속 부재(11)가 접합되 어 있고, 표면측 접속 부재(11)는 표면(44a)으로부터 돌출하고 있다.
반도체 칩(43)의 이면(43b)측에 있어서, 관통 전극(47)의 단면과 반도체 기판(8)의 표면과는 거의 한면으로 되어 있고, 이 면에 관통 전극(47)에 접속된 재배선(40)이 형성되어 있다. 반도체 기판(8)의 이면(43b)측에는 반도체 기판(8) 및 재배선(40)를 덮도록 이면 보호막(46)이 형성되어 있다. 이면 보호막(46)은 재배선(40)보다 두께가 두껍다.
반도체 기판(8)의 이면(43b)측(재배선(40) 및 이면 보호막(46)와의 사이)에게는 관통 구멍(5)의 부분을 제외하여 전체면에 절연막(도시하지 않음)이 형성되어 있다. 이로 인해, 재배선(40)과 반도체 기판(8)이 전기적으로 절연 되어 있다. 또, 이 절연막과 재배선(40)과의 사이에는 반도체 기판(8)을 수직으로 내려다 보는 평면시에 있어서, 재배선(40)으로 거의 겹쳐지도록 배리어 메탈층(도시하지 않음)이 형성되어 있다. 이로 인해, 재배선(40)이 반도체 기판(8)에 확산하기 쉬운 금속 원자로 이루어지는 경우에도, 이러한 금속 원자는 반도체 기판(8)으로 확산하는 것이 방지(억제)된다.
이면 보호막(46)에는 개구(46a)가 형성되어 있다. 이 개구(46a)내에는 재배선(40)의 일부가 노출되어 있다. 개구(46a)로부터의 재배선(40)의 노출부는 이면측 접속 부재(42)로 되어 있다. 이면 보호막(46)의 표면(반도체 칩(43)의 이면(43b)은 개구(46a)부를 제외하여 평탄하다.
이면 보호막(46)은 반도체 장치(1)의 이면 보호막(10)과 같이 전기적 절연 재료로 이루어진다. 표면 보호막(9) 및 이면 보호막(46)에 의해 표면측 접속 부재 (11) 및 이면측 접속 부재(42)를 제외하고, 반도체 기판(8)은 전기적으로 절연 되어 있다. 또, 재배선(40)은 이면 보호막(46)에 의해 물리적으로 보호되어 있다.
반도체 칩(43, 44, 45)은 관통 전극(47, 48, 49)의 형성 위치 이외는 같은 구조를 가진다.
표면측 접속 부재(11)는 이면측 접속 부재(42)(재배선(40))보다 변형하기 쉬운 (유연한) 재료로 이루어진다. 또, 반도체 칩(43, 44)을 수직으로 내려다 보는 평면시에 있어서, 반도체 칩(44)의 표면측 접속 부재(11)가 차지하는 영역은 반도체 칩(43)의 이면측 접속 부재(42)가 차지하는 영역에 거의 완전하게 포함되게 되어 있다.
반도체 칩(43)에 있어서, 이면측 접속 부재(42)의 표면은 반도체 칩(44)과 접합하기 위한 접합면으로 되어 있고, 이 접합면은 이면(43b)(이면 보호막(46)의 표면)로부터 깊이 D2의 위치에 있다. 개구(46a)에 의해 이면(43b)에 요(凹)소(50)가 형성되어 있고, 이면측 접속부(42)의 접합면은 요(凹)소(50)의 저부를 이룬다. 반도체 칩(44)에 있어서, 표면측 접속 부재(11)는 표면(44a)(표면 보호막(9)의 표면)으로부터 돌출 높이 H2로 돌출하고 있다. 돌출 높이 H2는 깊이 D2보다 크다.
반도체 칩(44)의 표면측 접속 부재(11)는 반도체 칩(43)의 이면측 접속 부재(42)에 접합되어 있다. 이로 인해, 반도체 칩(43)과 반도체 칩(44)은 기계적으로 접합되는 동시에 전기적으로 접속되어 있다. 반도체 칩(43)의 이면측 접속 부재(42)의 접합면(반도체 칩(44)의 표면측 접속 부재(11)와의 접합부)은 요(凹)소(50)내에 있다. 표면측 접속 부재(11)와 요(凹)소(50)(개구(46a))의 내측벽과의 사이에 는 요(凹)소내의 간극(18)이 형성되어 있다.
반도체 칩(44)과 반도체 칩(45)은 반도체 칩(43, 44)의 경우와 같이 하여 접합되어 있다.
이 반도체 장치(41)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)와 같은 방법에 의해 제조할 수 있다. 반도체 칩(43, 44, 45)은 본딩 툴(32)에 의해 그 이면(43b)을 흡착 유지하고, 고체 장치(2)나 다른 반도체 칩(43, 44)에 접합할 수 있다.
도 8은 본딩 툴(32)과 반도체 칩(43)와의 접촉부 근방을 확대하여 나타내는 도해적인 단면도이다.
본딩 툴(32)의 반도체 칩(43)에 접촉하는 면 및 반도체 칩(43)의 이면(43b)(이면 보호막(46)의 표면)이 평탄하기 때문에, 반도체 칩(43)은 개구(46a)의 부분을 제외한 이면(43b)의 거의 전체면에서 본딩 툴(32)에 접촉한다. 이 때문에 본딩 툴(32)에 의해 반도체 칩(43)에 가해지는 힘은 반도체 칩(43)의 이면(43b) 전면에서 거의 균등하게 받게 된다.
또, 이면측 접속 부재(42)의 접합면이 이면(43b)으로부터 깊이 D2의 위치에 있기 때문에, 이면측 접속 부재(42)는 본딩 툴(32)에 접하지 않는다. 따라서, 이면측 접속 부재(42)의 표면이 본딩 툴(32)와의 접촉에 의해 오염되는 일은 없고, 또, 이면측 접속 부재(42)가 변형하고, 인접하는 2개의 이면측 접속 부재(42)가 전기적으로 단락되는 일도 없다.
또한, 이면측 접속 부재(42)가 변형하지 않는 것에 의해, 본딩 툴(32)로부터 반도체 칩(43, 44, 45)에 초음파 진동이 주어지는 경우, 이 초음파 진동은 크게 감쇠하는 일 없이 접합부(반도체 칩(43, 44, 45)의 표면측 접속 부재(11)와 고체 장치(2)의 고체 장치측 접속 부재(13) 또는 반도체 칩(43, 44)의 이면측 접속 부재(42)와의 접촉부등)에게 전달된다. 이로 인해, 반도체 칩(43, 44)의 표면측 접속 부재(11)와 고체 장치(2)의 고체 장치측 접속 부재(13) 또는 반도체 칩(43)의 이면측 접속 부재(42)와는 양호하게 접합된다.
도 9(a) 및 도 9(b)는 고체 장치(2)에 접합된 반도체 칩(43)에 반도체 칩(44)을 접합할 때의 상태를 나타내는 도해적인 단면도이다. 도 9(a)에는 고체 장치(2) 및 반도체 칩(43, 44)의 전체를 나타내고 있고, 도 9(b)에는 반도체 칩(43)의 이면(43b)과 반도체 칩(44)의 표면(44a)과의 대향부를 확대하여 나타내고 있다.
도 9(b)를 참조하여 고체 장치(2)나 반도체 칩(43) 등에 접합되기 전의 표면측 접속 부재(11)의 표면(44a)(표면 보호막(9)의 표면)으로부터의 돌출 높이 H2INI는 접합 후의 표면측 접속 부재(11)의 돌출 높이 H2(도 7(a) 및 도 7(b) 참조)보다 크며, 따라서 이면측 접속 부재(42)의 접합면의 이면(43b)(이면 보호막(46)의 표면)으로부터의 깊이 D2보다 크다.
위치 맞춤에 의해 반도체 칩(43, 44)을 수직으로 내려다 보는 평면시에 있어서 표면측 접속 부재(11)가 차지하는 영역이 이면측 접속 부재(42)가 차지하는 영역내(요(凹)소(50)내)에 완전하게 포함되도록 된다.
계속하여, 본딩 툴(32)이 하강됨으로써 표면측 접속 부재(11)와 이면측 접 속 부재(42)가 접촉하고, 서로 가압되어서 접합된다. 이면측 접속 부재(42)와 표면측 접속 부재(11)와의 접합시에 필요에 따라 본딩 툴(32)에 의해 접합부에 초음파 진동이 가해진다. 이와 같이 하여, 반도체 칩(43)의 이면측 접속 부재(42)와 반도체 칩(44)의 표면측 접속 부재(11)와는 양호하게 접합된다.
도 10은 본 발명의 제3 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 10에 있어서, 도 1, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 1, 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(51)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)와 유사한 구조를 가지지만, 반도체 칩(3) 대신에 반도체 칩(53)을 구비하고 있다.
반도체 칩(53)은 반도체 칩(3)과 유사한 구조를 가지지만, 이면 보호막(10) 위에 수지 재료층(55)이 형성되어 있다. 수지 재료층(55)은 불소 수지(4 불화에틸렌 수지) 또는 폴리이미드로 이루어지는 것이 바람직하지만, 에폭시계 수지, 아크릴계 수지 등으로 이루어지는 것이어도 된다. 또, 수지 재료층(55)이 폴리이미드 등의 전기적 절연성이 높은 재료로 이루어지는 경우, 이면 보호막(10)을 수지 재료층(55)으로 대용해도 된다. 즉, 이 경우는 이면 보호막(10)을 별도 설치하지 않아도 된다.
수지 재료층(55)에는 반도체 칩(53)을 수직으로 내려다 보는 평면시에 있어서, 이면 보호막(10)의 개구(10a)와 거의 겹쳐지도록 개구(55a)가 형성되어 있다. 수지 재료층(55)의 표면은 개구(55a)의 부분을 제외하여 거의 평탄하게 되어 있다. 이면측 접속 부재(12)의 표면은 다른 반도체 칩(53)과 접합하기 위한 접합면으로 되어 있다. 이 접합면은 반도체 칩(53)의 이면(53b)(수지 재료층(55)의 표면)로부터 깊이 D3의 위치에 있고, 이면측 접속 부재(12) 위에는 요(凹)소(54)가 형성되어 있다.
표면측 접속 부재(11)의 표면(53a)으로부터의 돌출 높이 H3는 깊이 D3보다 크다.
이러한 반도체 장치(51)는 반도체 장치(1)의 제조 방법(도 3a 내지 도 3d 참조)와 같은 방법에 의해 제조할 수 있고, 반도체 칩(53)은 본딩 툴(32)과 유지하여 고체 장치(2)나 고체 장치(2)에 접합된 다른 반도체 칩(53)에 접합할 수 있다.
도 11은 반도체 칩(53)과 본딩 툴(32)과의 접촉부 부근을 나타내는 도해적인 단면도이다.
반도체 칩(53)은 그 이면(53b)을 본딩 툴(32)에 흡착 유지되어 있고, 수지 재료층(55)과 본딩 툴(32)이 접촉하고 있다.
접합시에 본딩 툴(32)로부터 반도체 칩(53)에 초음파 진동이 주어지면, 본딩 툴(32)과 반도체 칩(53)이 그러한 접촉면내에서 어긋나는 일이 있다.
반도체 장치(1)의 반도체 칩(3)(도 2(b) 참조)과 같이 이면(3b)에 수지 재료층(55)이 형성되어 있지 않는 경우, 이와 같이 하여, 본딩 툴(32)과 반도체 칩(3)이 스치면, 반도체 칩(3)에 칩 크랙이 생기는 일이 있다. 이면 보호막(10)이 질화 실리콘이나 산화 실리콘등의 취약성 재료로 이루어지는 경우, 이러한 크랙은 이면 보호막(10)에 들어간다.
또, 반도체 기판(8)이 실리콘으로 이루어지는 경우, 반도체 칩(3, 53)이나 반도체 장치(1, 51)의 제조 공정(예를 들면, 스크라이브 공정)에서 생긴 실리콘의 미소편(이하, 「실리콘 부스러기」라고 함)이 본딩 툴(32)이나 반도체 칩(3, 53)의 이면(3b, 53b)에 부착하는 경우가 있다. 이 경우, 본딩 툴(32)에 의해 반도체 칩(3, 53)을 흡인 유지하면, 본딩 툴(32)과 반도체 칩(3, 53)과의 사이에 실리콘 부스러기가 끼이는 일이 있다.
반도체 칩(3)과 같이 이면(3b)에 수지 재료층(55)이 형성되어 있지 않은 경우, 실리콘 부스러기가 개재된 상태에서 본딩 툴(32)에 의해 반도체 칩(3)에 힘이 가해지면, 이 실리콘 부스러기에 의해 반도체 칩(3)의 이면(3b) 부근(예를 들면, 이면 보호막(10))에 크랙이 들어가는 경우가 있다.
이것에 대해서, 반도체 칩(53)과 같이 수지 재료층(55)이 이면(53b)에 형성되어 있으면, 본딩 툴(32)은 이 수지 재료층(55)에 접촉하고, 이면 보호막(10) 등 반도체 칩(53)의 취성 재료로 이루어지는 부분에는 직접 접촉하지 않는다. 수지 재료층(55)은 탄성이나 연(延)성을 가지므로 본딩 툴(32)과 수지 재료층(55)와의 사이에 어긋남이 생겼다고 해도, 반도체 칩(53)(수지 재료층(55)이나 이면 보호막(10))에 크랙이 들어가는 일은 없다.
또, 본딩 툴(32)과 반도체 칩(53)과의 사이에 실리콘 부스러기가 끼인 경우에도, 실리콘 부스러기 부근의 수지 재료층(55)이 변형함으로써, 국소적인 응력 집중이 완화되고, 반도체 칩(53)에 크랙이 들어가기에는 이르지 않는다.
도 12는 본 발명의 제4 실시형태에 관한 반도체 장치의 구조를 나타내는 도 해적인 단면도이다. 도 12에 있어서, 도 1, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 1, 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(61)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)와 유사한 구조를 가지고 있고, 반도체 칩(3) 대신에 반도체 칩(63)을 구비하고 있다. 반도체 칩(63)은 반도체 칩(3)과 유사한 구조를 가지고 있고, 표면(63a)측에 있어서, 관통 전극(7)에는 표면측 접속 부재(11) 대신에 편평한 구 형상 접속 부재인 표면측 접속 부재(66)가 설치되어 있다. 표면측 접속 부재(66)는 예를 들면 금으로 이루어진다.
반도체 칩(63)의 표면(63a)(표면 보호막(9)의 표면)으로부터의 표면측 접속 부재(66)의 돌출 높이 H4는 이면측 접속 부재(12)의 상단면(다른 반도체 칩(63)과 접합하기 위한 접합면)의 이면(63b)(이면 보호막(10)의 표면)으로부터의 깊이 D4보다 크다. 인접하는 2개의 반도체 칩(63)의 사이에 있어서, 한쪽의 반도체 칩(63)의 표면측 접속 부재(66)와 다른쪽의 반도체 칩(63)의 이면측 접속 부재(12)는 접합되어 있다.
이 반도체 장치(61)는 반도체 장치(1)의 제조 방법(도 3a 내지 도 3d 참조)과 유사한 방법에 의해 제조할 수 있다.
도 13은 반도체 장치(61)의 제조 방법을 설명하기 위한 도해적인 단면도이며, 고체 장치(2)에 접합된 반도체 칩(63)의 이면(63b)과 본딩 툴(32)에 유지된 반도체 칩(63)의 표면(63a)과의 대향부를 나타내고 있다.
표면측 접속 부재(66)는 와이어 본딩 기술을 이용하여 형성되는 이른바 볼 범프이다. 접합전의 표면측 접속 부재(66)는 편평한 구 형상부(66S)의 선단에 이 구 형상부(66S)보다 지름이 작고 짧은 와이어 형상의 돌기(66W)를 가지고 있다. 표면(63a)로부터의 돌기(66W)의 선단의 높이 H4INI는 접합 후의 표면측 접속 부재(66)의 표면(63a)으로부터의 돌출 높이 H4보다 크다. 구 형상부(66S)는 돌기(66W)와의 연설부의 주위에 평탄면(66F)를 가지고 있다.
이러한 형상의 표면측 접속 부재(66)는 이하와 같은 방법에 의해 형성할 수 있다. 먼저, 본딩 와이어를 삽통(揷通)할 수 있는 캐필러리를 구비한 와이어 본더를 이용하여 캐필러리의 선단으로부터 본딩 와이어(금으로 이루어지는 표면측 접속 부재(66)를 형성하는 경우는 금으로 이루어지는 본딩 와이어)를 적당한 길이만큼 돌출시킨다. 그리고, 본딩 와이어의 해당 돌출부를 토치로 용융하여 볼 형상으로 한다. 볼 형상의 부분의 최대폭은 요(凹)소(14)(개구(10a))의 폭보다 작게 되도록 한다.
계속하여, 캐필러리를 이동하고, 이 볼 형상의 부분을 반도체 칩(63)의 표면(63a)에 있어서 관통 전극(7) 위에 압착한다. 이 때, 볼 형상의 부분이 캐필러리의 선단에 가압됨으로써 평탄면(66F)이 형성된다. 마지막으로 본딩 와이어를 볼 형상의 부분(구 형상부(66S))의 근방에서 절단하고, 관통 전극(7)에 접합된 표면측 접속 부재(66)를 얻을 수 있다. 절단되어 구 형상부(66S)측에 남은 본딩 와이어 는 돌기(66W)로 된다.
표면측 접속 부재(66)와 이면측 접속 부재(12)를 접합할 때, 표면측 접속 부재(66)의 선단에 있는 돌기(66W)로부터 이면측 접속 부재(12)에 가압된다. 와이어 형상의 돌기(66W)는 용이하게 변형하여 가해진 힘을 흡수할 수 있다. 이로 인해, 이면측 접속 부재(12) 및 그 부근에의 응력 집중을 막아, 칩 크랙, 특히, 절연막(6I)이나 배리어 메탈층(6B) 중의 크랙이 발생하는 것(관통 전극 구조의 파괴)을 방지할 수 있다.
도 14는 본 발명의 제5 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 14에 있어서, 도 1, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 1, 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(71)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)와 유사한 구조를 가지고 있고, 반도체 칩(3) 대신에 반도체 칩(73)을 구비하고 있다. 반도체 칩(73)은 반도체 칩(3)과 유사한 구조를 가지고 있고, 반도체 칩(73)의 이면(73b)측에 있어서, 관통 전극(7)에는 이면측 접속 부재(12) 대신에 편평한 구 형상 접속 부재인 이면측 접속 부재(72)가 설치되어 있다.
즉, 도 12 및 도 13에 나타내는 반도체 장치(61)에서는 구 형상 접속 부재인 표면측 접속 부재(66)는 반도체 칩(63)의 표면(63a)측에 설치되어 있는데 있어서, 이 반도체 장치(71)에서는 구 형상 접속 부재인 이면측 접속 부재(72)는 반도체 칩(73)의 이면(73b)측에 설치되어 있다.
이면측 접속 부재(72)의 폭은 요(凹)소(14)의 폭보다 작고, 이면측 접속 부 재(72)는 요(凹)소(14)의 내측벽과 간극을 두고 배치되어 있다.
이면측 접속 부재(72)는 관통 구멍(5)내(관통 전극(7) 상의 요(凹)소(14)내)에 배치되어 있고, 이면측 접속 부재(72)의 표면은 다른 반도체 칩(73)과 접합하기 위한 접합면으로 되어 있다. 이 접합면은 반도체 칩(73)의 이면(73b)으로부터 깊이 D5의 위치에 있다. 표면측 접속 부재(11)의 표면(73a)(표면 보호막(9) 표면)으로부터의 돌출 높이 H5는 이면측 접속 부재(72)의 접합면의 이면(73b)(이면 보호막(10)의 표면)으로부터의 깊이 D5보다 크다. 인접하는 2개의 반도체 칩(73)의 사이에 있어서, 한쪽의 반도체 칩(73)의 표면측 접속 부재(11)와 다른쪽의 반도체 칩(73)의 이면측 접속 부재(72)가 접합되어 있다.
이러한 반도체 장치(71)는 반도체 장치(61)의 제조 방법(도 13 참조)과 유사한 방법에 의해 제조할 수 있다.
도 15는 반도체 장치(71)의 제조 방법을 설명하기 위한 도해적인 단면도이며, 고체 장치(2)측의 반도체 칩(73)의 이면(73b)과 본딩 툴(32)에 유지된 반도체 칩(73)의 표면(73a)과의 대향부를 나타내고 있다.
이면측 접속 부재(72)는 와이어 본딩 기술을 이용하여 형성되는 이른바 볼 범프이다. 접합전의 이면측 접속 부재(72)는 편평한 구 형상부(72S)의 선단에 이 구 형상부보다 지름이 작고 짧은 와이어 형상의 돌기(72W)를 가지고 있다. 이면측 접속 부재(72)(돌기(72W))의 선단 위치는 거의 이면(73b)을 포함하는 평면상에 있다. 구 형상부(72S)는 돌기(72W)와의 연설부의 주위에 평탄면(72F)을 가지고 있다.
이러한 형상의 이면측 접속 부재(72)는 반도체 장치(61)의 표면측 접속 부재 (66)(도 13 참조)와 같은 방법에 의해 제조할 수 있다. 단, 요(凹)소(14)내에 구 형상부(72S)를 배치할 필요가 있기 때문에, 캐필러리의 폭 및 구 형상부(72S)의 최대폭이 함께 요(凹)소(14)의 폭보다 좁게 되어 있는 것이 필요하다.
표면측 접속 부재(11)와 이면측 접속 부재(72)를 접합할 때, 이면측 접속 부재(72)의 선단에 있는 돌기(72W)로부터 표면측 접속 부재(11)에 가압된다. 와이어 형상의 돌기(72W)는 용이하게 변형하여 가해진 힘을 흡수할 수 있다. 돌기(72W)는 요(凹)소(14)의 폭과 비교하여 충분히 작기 때문에 요(凹)소(14)의 내측벽에 제한되는 일 없이 변형할 수 있다. 또, 구 형상부(72S)가 요(凹)소(14)의 내측벽과 간극을 두고 배치됨으로써, 구 형상부(72S)도 이면측 접속 부재(12)(도 2(b) 및 도 5 참조)와 비교하여 변형하기 쉽다.
이상의 것으로부터 이면측 접속 부재(72)가 표면측 접속 부재(11)보다 변형하기 쉬운 경우에도, 이면측 접속 부재(72) 및 그 부근에의 응력 집중을 막고, 칩 크랙, 특히, 절연막(6I)나 배리어 메탈층(6B) 중의 크랙이 발생하는 것(관통 전극 구조의 파괴)을 방지할 수 있다.
도 16(a) 및 도 16(b)은 본 발명의 제6 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 16(a) 및 도 16(b)에 있어서, 도 1, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 1, 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(81)는 도 1, 도 2(a) 및 도 2(b)에 나타내는 반도체 장치(1)와 유사한 구조를 가지고 있고, 반도체 칩(3) 대신에 반도체 칩(83)을 구비하고 있 다. 도 16(a)에는 반도체 장치(81) 전체의 구조를 나타내고 있고, 도 16(b)에는 인접하는 2개의 반도체 칩(83)의 접합부를 나타내고 있다.
도 16(b)을 참조하여 반도체 칩(83)은 반도체 칩(3)과 유사한 구조를 가지고 있고, 표면측 접속 부재(11) 대신에 표면측 접속 부재(86)를 구비하고 있다. 표면측 접속 부재(86)은 고상선 온도(융점)가 6O℃ 내지 37O℃인 납땜 재료로 이루어지는 납땜부(86S)와, 납땜부(86S)보다 고상선 온도가 높은 금속(예를 들면, 동등한 고융점 금속)으로 이루어지는 고융점 금속부(86H)를 포함하고 있다. 고융점 금속부(86H)는 표면 보호막(9)의 개구(9a)를 통해 관통 전극(7)에 접속되어 있고, 기둥 형상의 외형을 가지고, 반도체 칩(83)의 표면(83a)(표면 보호막(9)의 표면)으로부터 돌출하고 있다.
인접하는 2개의 반도체 칩(83)의 사이에 있어서, 한쪽의 반도체 칩(83)의 고융점 금속부(86H)와 다른쪽의 반도체 칩(83)의 이면측 접속 부재(12)는 이러한 사이에 배치된 납땜부(86S)를 통해 접합(접속)되어 있다. 납땜부(86S)는 고융점 금속부(86H)의 선단면 및 그 부근의 측면과 이면측 접속 부재(12) 표면의 거의 전체면과에 접촉하고 있다.
반도체 장치(81)는 반도체 장치(1)의 반도체 칩(15)(도 1 참조) 대신에 반도체 칩(15)과 유사한 구조를 가지는 반도체 칩(이하, 「최상단 칩」이라 함)(83U)을 추가로 구비하고 있다(도 16(a) 참조). 최상단 칩(83U)은 관통 구멍(5) 및 관통 전극(7)을 구비하지 않은 이외는 반도체 칩(83)과 같은 구조를 가지고 있고, 선단에는 납땜부(86S)가 형성된 표면측 접속 부재(86)를 구비하고 있다. 반도체 칩(83)과 최상단 칩(83U)과의 사이에 있어서, 반도체 칩(83)의 이면측 접속 부재(12)와 최상단 칩(83U)의 고융점 금속부(86H)는 납땜부(86S)를 통해 접합(접속)되어 있다.
이 반도체 장치(81)는 이하와 같이 하여 제조할 수 있다.
도 17(a) 및 도 17(b)는 반도체 장치(81)의 제조 방법을 설명하기 위한 도해적인 단면도이며, 대향 배치된 제1 및 제2 반도체 칩(83)(이하, 각각 「제1 반도체 칩(83F)」, 「제2 반도체 칩(83S)」라고 함)을 나타내고 있다. 도 17(a)에는 고체 장치(2) 및 제1 및 제2 반도체 칩(83F, 83S)의 전체를 나타내고 있고, 도 17(b)에는 제1 반도체 칩(83F)의 이면(83b)과 본딩 툴(32)에 유지된 제2 반도체 칩(83S)의 표면(83a)과의 대향부를 확대하여 나타내고 있다.
먼저, 반도체 장치(1)의 제조 방법과 같게 하고, 고체 장치(2)가 본딩 스테이지(31) 위에 재치된다(도 17(a) 참조). 그리고, 1개째의 반도체 칩(83)(제1 반도체 칩(83F))이 그 이면(83b)을 본딩 툴(32)에 흡착된 상태로 유지된다. 본딩 툴(32)의 내부에는 반도체 칩(83)의 흡착면 부근에 히터가 편입되어 있는 것으로 한다. 제1 반도체 칩(83F)을 흡착 유지할 때는 히터에 의한 가열은 되지 않는다.
다음에 본딩 툴(32)이 이동되고, 제1 반도체 칩(83F)의 표면(83a)과 본딩 스테이지(31)에 재치된 고체 장치(2)의 표면(2a)이 대향된다. 계속하여, 고체 장치측 접속 부재(13)와 제1 반도체 칩(83F)의 대응하는 표면측 접속 부재(86)가 위치 맞춤된다.
이 상태로 본딩 툴(32)에 의해 제1 반도체 칩(83F)이 하강되고, 고체 장치(2) 위에 제1 반도체 칩(83F)이 임시 설치된다. 이 때, 제1 반도체 칩(83F)에는 하 중은 거의 가해지지 않는다.
계속하여, 다른 반도체 칩(83)(제2 반도체 칩(83S))이 본딩 툴(32)에 유지되고, 고체 장치(2) 위에 임시 설치된 제1 반도체 칩(83F)에 대향된다.
도 17(b)을 참조하여 접합전의 표면측 접속 부재(86)에 있어서, 납땜부 8 6S는 고융점 금속부(86H)의 선단면에 막 형상으로 형성되어 있다. 반도체 칩(83)의 이면(83b)에 있어서, 관통 전극(7) 상의 요(凹)소(14)의 용적은 납땜부(86S)가 용융함으로써 발생하는 융액의 체적보다 충분히 크게 되어 있다.
접합전의 반도체 칩(83)에 있어서, 표면(83a)(표면 보호막(9)의 표면)으로부터의 표면측 접속 부재(86)의 돌출 높이 H6INI는 이면측 접속 부재(12)의 이면(83b)(이면 보호막(10)의 표면)로부터의 깊이 D6보다 크다. 반도체 칩(83)을 수직으로 내려다 보는 평면시에 있어서, 표면측 접속 부재(86)가 차지하는 영역은 이면측 접속 부재(12)(요(凹)소(14))가 차지하는 영역에 포함될 수 있는 크기를 가지고 있다. 위치 맞춤에 의해 이 평면시에 있어서, 표면측 접속 부재(86)가 차지하는 영역이 이면측 접속 부재(12)가 차지하는 영역내에 완전하게 포함되도록 된다.
이 상태로 본딩 툴(32)에 의해 제2 반도체 칩(83S)이 하강되고, 고체 장치(2) 위에 임시 설치된 제1 반도체 칩(83F) 위에 제2 반도체 칩(83S)이 임시 설치된다. 제2 반도체 칩(83S)의 표면측 접속 부재(86)는 제1 반도체 칩(83F)의 이면측 접속 부재(12)에 접촉한다.
동일하게 하여, 제2 반도체 칩(83S) 위에 3개째의 반도체 칩(이하, 「제3 반 도체 칩」이라 함)(83)가 임시 설치된다. 어느 반도체 칩(83)을 임시 설치하는 경우도, 본딩 툴(32)의 히터에 의한 가열은 되지 않고, 또, 반도체 칩(83)에는 거의 하중은 가해지지 않는다.
반도체 칩(83)을 고체 장치(2)나 다른 반도체 칩(83) 위에 임시 설치함에 앞서서, 표면측 접속 부재(86)의 선단에 플럭스를 전사 하는 것으로 해도 된다. 이 경우, 플럭스의 점착력에 의해 고체 장치측 접속 부재(13)나 이면측 접속 부재(12)와 표면측 접속 부재(86)를 임시 고정할 수 있다.
그 후, 최상단 칩(83U), 반도체 칩(83) 및 고체 장치(2)가 일괄하여 접합된다.
도 18은 최상단 칩(83U), 반도체 칩(83) 및 고체 장치(2)를 접합하는 방법을 설명하기 위한 도해적인 단면도이다.
먼저, 최상단 칩(83U)이 반도체 칩(83)의 경우와 동일하게 하여 본딩 툴(32)에 유지된다. 계속하여, 본딩 툴(32)의 내부에 편입된 히터 H에 의해 최상단 칩(83U)이 납땜부(86S)의 고상선 온도 이상, 한편 고융점 금속부(86H)의 고상선 온도 이하의 온도로 가열된다. 이로 인해, 최상단 칩(83U)의 납땜부(86S)는 용융하여 용액을 발생시킨다.
이 상태로 본딩 툴(32)이 이동되고, 최상단 칩(83U)의 표면측 접속 부재(86)와 제3 반도체 칩(83T)의 이면측 접속 부재(12)가 접촉되고, 해당 이면측 접속 부재(12)와 최상단 칩(83U)의 고융점 금속부(86H)와의 사이에 납땜부(86S)의 융액이 개재한 상태로 된다.
또, 본딩 툴(32)로부터의 열은 제3, 제2 및 제1 반도체 칩(83T, 83S, 83F)에도 전달되고, 각 반도체 칩(83)의 납땜부(86S)의 융액도 발생한다. 이로 인해, 인접하는 2개의 반도체 칩(83)의 사이에 있어서의 이면측 접속 부재(12)와 고융점 금속부(86H)와의 사이에 고체 장치(2)의 고체 장치측 접속 부재(13)와 제1 반도체 칩(83F)의 고융점 금속부(86H)와의 사이에도, 납땜부(86S)의 융액이 개재한 상태가된다. 관통 전극(7) 상의 요(凹)소(14)의 용적이 납땜부(86S)의 융액의 체적보다 충분히 큰 것에 의해, 요(凹)소(14)로부터 납땜부(86S)의 융액이 넘치는 일은 없다.
본딩 툴(32)에 의한 가열은 소정 시간 계속된 후 종료된다. 이로 인해, 납땜부(86S)의 융액은 고체화 하고, 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12)와 고융점 금속부(86H)와의 사이은 납땜부(86S)에 의해 접합된다.
납땜부(86S)의 양이 적은 경우, 접합 온도가 높은 경우, 접합 시간이 긴 경우 등은 납땜부(86S)는 고체 장치측 접속 부재(13), 이면측 접속 부재(12), 고융점 금속부(86H)와의 합금화에 의해 소실한다. 이 경우, 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12)와 고융점 금속부(86H)와의 사이는 납땜부(86S)를 구성하는 금속 원자, 고체 장치측 접속 부재(13) 또는 이면측 접속 부재(12)를 구성하는 금속 원자 및 고융점 금속부(86H)를 구성하는 금속 원자로 이루어지는 합금층에 의해 접합된다.
이와 같이 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12)와 고융점 금속부(86)는 납땜부(86S)의 용융 및 고체화에 의해 접합되므로, 접합시에 반도체 칩(83)이나 최상단 칩(83U)을 가압할 필요는 없다. 따라서, 가압에 의해 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12, 72)와 표면측 접속 부재(11, 66)를 접합하는 경우(예를 들면, 도 3b나 도 3d 참조)와 비교하여 더욱 칩 크랙이 생기기 어렵게 할 수 있다.
본딩 스테이지(31)의 내부에도 히터가 편입되어 있어도 되고, 본딩 툴(32)의 히터 H에 의한 가열과 함께, 본딩 스테이지(31)의 히터에 의한 가열을 동시에 행해도 된다.
또, 최상단 칩(83U)을 통한 가열만으로는 아래쪽의 반도체 칩(83)의 납땜부(86S)가 충분히 용융하지 않는 경우는 각 반도체 칩(83) 및 최상단 칩(83U)을 접합할 때마다, 해당 반도체 칩(83)이나 최상단 칩(83U)을 가열하는 것으로 해도 된다.
또한, 고체 장치(2), 반도체 칩(83) 및 최상단 칩(83U)의 접합( 납땜부(86S)의 용융)은 고체 장치(2) 위에 모든 반도체 칩(83) 및 최상단 칩(83U)을 적층하여 임시 설치한 후, 오븐 또는 리플로우 화로(爐)에서 가열함으로써, 일괄하여 행해도 된다. 이 경우, 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12)와 표면측 접속 부재(86)를 접합할 때, 접합부에는 해당 접합부보다 위에 있는 반도체 칩(83) 및 최상단 칩(83U)의 중량 밖에 걸리지 않는다.
그 후, 반도체 장치(1)의 제조 방법과 동일하게 하고, 고체 장치(2)와 배선 기판(21)와의 접합 이하의 공정이 실시되어서, 도 16(a)에 나타내는 반도체 장치(81)를 얻을 수 있다.
도 19(a) 및 도 19(b)는 본 발명의 제7 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(91)는 도 16(a) 및 도 16(b)에 나타내는 반도체 장치(81)와 유사한 구조를 가지고 있고, 반도체 칩(83) 대신에 반도체 칩(93)을 구비하고 있다. 반도체 칩(93)은 반도체 칩(83)과 유사한 구조를 가지고 있고, 표면측 접속 부재(86) 대신에 표면측 접속 부재(96)를 구비하고 있다.
표면측 접속 부재(96)는 고상선 온도가 60℃ 내지 37O℃인 납땜 재료로 이루어지는 납땜부(96S)와, 납땜부(96S)보다 투상선 온도가 높은 고융점 금속부(96H)를 포함하고 있다. 고융점 금속부(96H)는 표면 보호막(9)의 개구(9a)를 통해 관통 전극(7)에 접속되어 있고, 반도체 칩(93)의 표면(93a)(표면 보호막(9)의 표면)으로부터 돌출하고 있다.
고융점 금속부(96H)는 개구(9a) 안과 비교하여 개구(9a) 밖으로 크게 폭이 펴져 있고, 버섯 형상의 외형을 가지고 있다. 반도체 칩(93)의 이면(93b)측에 있어서, 관통 전극(7)(이면측 접속 부재(12)) 위에는 요(凹)소(94)가 형성되어 있다. 반도체 칩(93)을 수직으로 내려다 보는 평면시에 있어서, 고융점 금속부(96H)가 차지하는 영역은 요(凹)소(94)나 이면측 접속 부재(12)가 차지하는 영역보다 넓다.
반도체 칩(93)의 이면(93b)측(이면 보호막(10) 위)에는 솔더 레지스트(95)가 형성되어 있다.
인접하는 2개의 반도체 칩(93)의 사이에 있어서, 한쪽의 반도체 칩(93)의 고융점 금속부(96H)와 다른쪽의 반도체 칩(93)의 이면측 접속 부재(12)와의 사이에 납땜부(96S)가 개재하고 있다. 또한, 납땜부(96S)와 이면측 접속 부재(12)와의 사이에는 납땜부(96S)를 구성하는 금속 원자와 이면측 접속 부재(12)를 구성하는 금 속 원자를 포함한 합금층(92)이 형성되어 있다. 고융점 금속부(96H)와 이면측 접속 부재(12)는 납땜부(96S) 및 합금층(92)을 통해 접합(접속)되어 있다.
요(凹)소(94)내는 합금층 92 및 납땜부(96S)에 의해 거의 채워져 있다. 납땜부(96S)는 고융점 금속부(96H)의 표면을 덮도록 요(凹)소(94) 밖에 약간 퍼지고 있다.
또, 반도체 장치(91)는 반도체 장치(81)의 최상단 칩(83U)(도 16(a) 참조)에 상당하는 최상단 칩(93U)을 구비하고 있는(도 19(a) 참조). 최상단 칩(93U)는 관통 구멍(5) 및 관통 전극(7)을 구비하고 있지 않은 외는 반도체 칩(93)와 같은 구조를 가지고 있고, 납땜부(96S)가 선단에 형성된 표면측 접속 부재(96)를 구비하고 있다.
이 반도체 장치(91)는 반도체 장치(81)의 제조 방법(도 17(a) 및 도 17(b) 참조)과 같은 방법에 의해 제조할 수 있다. 고체 장치측 접속 부재(13) 및 이면측 접속 부재(12)와 표면측 접속 부재(96)는 납땜부(96S)를 용융 및 고체화함으로써 접합할 수 있다.
도 2O(a) 및 도 2O(b)는 반도체 장치(91)의 제조 방법을 설명하기 위한 도해적인 단면도이다. 도 2O(a) 및 도 2O(b)에는 고체 장치(2) 위에 임시 설치된 반도체 칩(93)(이하, 「제1 반도체 칩(93F)」이라 함) 및 본딩 툴(32)에 유지되어 제1 반도체 칩(93F)에 대향된 반도체 칩(93)(이하, 「제2 반도체 칩(93S)」이라 함)을 나타내고 있다.
도 2O(a)에는 고체 장치(2) 및 제1 및 제2 반도체 칩(93F, 93S)의 전체를 나 타내고 있고, 도 20(b)에는 제1 반도체 칩(93F)의 이면(93b)와 본딩 툴(32)에 유지된 제2 반도체 칩(93S)의 표면(93a)과의 대향부를 확대하여 나타내고 있다.
도 2O(b)를 참조하여 고체 장치측 접속 부재(13)나 이면측 접속 부재(12)에 접합하기 전의 표면측 접속 부재(96)에 있어서, 납땜부(96S)는 표면(93a)로부터 볼록한 형상으로 돌출하는 반구 형상의 형상을 가지고 있어 고융점 금속부(96H)에 연설되어 있다. 반도체 칩(93)을 수직으로 내려다 보는 평면시에 있어서, 납땜부(96S)가 차지하는 영역은 고융점 금속부(96H)가 차지하는 영역과 거의 겹친다. 따라서, 이 평면시에 있어서, 납땜부(96S)가 차지하는 영역은 요(凹)소(94)가 차지하는 영역보다 넓다.
이면측 접속 부재(12)의 윗면은 다른 반도체 칩과 접합하기 위한 접합면으로 되어 있다. 이 접합면은 이면(93b)으로부터 깊이 D7의 위치에 있다. 납땜부(96S)의 체적은 요(凹)소(94)의 용적보다 조금 크다. 이 조건을 채우는 한, 표면(93a)으로부터의 표면측 접속 부재(96)의 돌출 높이 H7INI는 깊이 D7보다 작아도 된다.
제1 반도체 칩(93F)의 이면측 접속 부재(12)와 제2 반도체 칩(93S)의 표면측 접속 부재(96)가 위치 맞춤된 후, 본딩 툴(32)이 하강되고, 제1 반도체 칩(93F) 위에 제2 반도체 칩(93S)가 임시 설치된다. 이 때, 본딩 툴(32)에 의해 반도체 칩(93)은 가압되지 않고, 제2 반도체 칩(93S)의 표면측 접속 부재(96)(납땜부(96S))의 선단부가 제1 반도체 칩(93F)의 요(凹)소(94)내에 삽입된 상태로 된다.
동일하게 하여, 제1 반도체 칩(93F) 위에 임시 설치된 제2 반도체 칩(93S) 위에 또다른 반도체 칩(이하, 「제3 반도체 칩」이라 함)(93)이 임시 설치된다.
다음에 반도체 장치(81)의 제조 방법(도 18 참조)과 동일하게 하고, 본딩 툴(32)에 의해 최상단 칩(93U)이 유지되고, 본딩 툴(32)로부터의 가열에 의해 최상단 칩(93U) 및 반도체 칩(93)의 납땜부(96S)가 용융되고, 고체 장치(2), 반도체 칩(93) 및 최상단 칩(93U)가 접합된다.
납땜부(96S)는 용융함으로써 유동성을 가지게 되며, 작은 힘이 가해지는 것만으로 요(凹)소(94)내에 용이하게 유입한다. 따라서, 이 때, 요(凹)소(94)의 가장자리부(이면 보호막(10) 등)가 파손하는 일도 없다.
납땜부(96S)의 융액은 요(凹)소(94)으로부터 약간 흘러넘치지만, 반도체 칩(93)의 이면(93b)측에 솔더 레지스트(95)가 형성되어 있음으로써, 요(凹)소(94)로부터 흘러 넘친 납땜부(96S)의 융액은 반도체 칩(93)의 이면(93b)에 젖어 퍼지는 일은 없다.
또, 고융점 금속부(96H)는 요(凹)소(94)내에 들어가지 않고, 요(凹)소(94) 가장자리의 솔더 레지스트(95)에 맞닿는다. 이로 인해, 반도체 칩(93)의 이면(93b)과 다른 반도체 칩(93) 또는 최상단 칩의 표면(93a)과의 간극은 소정의 크기 이상으로 규제된다. 이 때문에 요(凹)소(94)로부터 흘러 넘친 납땜부(96S)의 융액은 윗쪽에 있는 반도체 칩(93)이나 최상단 칩의 표면(93a)에 접촉하는 일은 없고, 해당 표면(93a)에는 납땜부(96S)의 융액이 젖어 퍼지는 일도 없다.
표면(93a)에 납땜부(96S)의 융액이 달할 우려가 있을 때는 표면(93a)측에도 솔더 레지스트(95)를 설치해도 된다. 이와 같이 반도체 칩(93)의 이면(93b)(필요에 따라 표면(93a))에 솔더 레지스트(95)를 설치함으로써, 고체화 후의 납땜부(96S)가 이면(93b)에 따르는 방향으로 퍼진 상태로 되는 것을 회피할 수 있으므로 표면측 접속 부재(96)(관통 전극(7))의 좁은 피치화를 도모할 수 있다.
납땜부(96S)의 융액이 이면측 접속 부재(12)에 접촉함으로써, 납땜부(96S)와 이면측 접속 부재(12)와의 사이에 합금층(92)이 형성된다. 동일하게, 고체 장치측 접속 부재(13)와는 납땜부(96S)와의 사이에도 합금층이 형성된다. 또한, 고융점 금속부(96)와는 납땜부(96S)와의 사이에도 합금층(도시하지 않음)이 형성된다.
본딩 툴(32)에 의한 가열은 소정 시간 계속된 후 종료된다. 이로 인해, 납땜부(96S)의 융액은 고체화 하고, 고체 장치측 접속 부재(13)와 고융점 금속부(96H)와의 사이, 및 이면측 접속 부재(12)와 고융점 금속부(96H)와의 사이은 납땜부(96S)에 의해 접합된다.
이상의 실시형태에 있어서, 납땜부(96S)가 변형하기 쉬운 금속(예를 들어, 인듐(In)이나, 주석(Sn), 납(Pb) 공정 납땜)으로 이루어지는 경우, 반도체 칩(93) 위에 다른 반도체 칩(93) 또는 최상단 칩(93U)을 임시 설치할 때, 본딩 툴(32)과 가압함으로써, 납땜부(96S)를 변형시켜 요(凹)소(94)내에 밀어넣어도 된다. 이로 인해, 납땜부(96S)는 요(凹)소(94)에 코킹된 상태로 되고, 이러한 반도체 칩(93)나 최상단 칩이 상대적으로 움직이기 어려워진다.
도 21은 본 발명의 제8 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 21에 있어서, 도 1에 나타내는 각부에 대응하는 부분에는 도 1과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1A)는 BGA 타입의 패키지 형태 및 멀티칩 스택 구조를 가지고 있다. 고체 장치(2) 위에는 4개의 반도체 칩(26A~26C, 15)이 고체 장치(2)측으로부터 순차적으로 적층되어 있다. 반도체 칩(26A~26C, 15)은 모두 표면(기능 소자가 형성된 면)이 고체 장치(2)측으로 향해져서, 이른바 페이스 다운 방식으로 접합되어 있다.
반도체 칩(26A~26C)은 관통 전극(7)의 배치 이외는 반도체 칩(3)과 같은 구조(도 2(a) 및 도 2(b) 참조)를 가지고 있다. 반도체 칩(26A, 26C, 15)은 거의 같은 외형 및 크기를 가지고 있고, 반도체 칩(26A, 26C, 15)을 수직으로 내려다 보는 평면시에 있어서, 거의 겹쳐지도록 배치되어 있는로 한편, 반도체 칩(26B)은 반도체 칩(26A~26C, 15)을 수직으로 내려다 보는 평면시에 있어서, 반도체 칩(26A, 26C, 15)보다 작다.
반도체 칩(26A)은 3개의 관통 전극(7A1, 7A2, 7A3)을 구비하고 있고, 반도체 칩(26B)은 4개의 관통 전극(7Bl, 7B2, 7B4, 7B5)을 구비하고 있고, 반도체 칩(26C)은 3개의 관통 전극(7C1, 7C4, 7C5)을 구비하고 있다.
반도체 칩(26A~26C)을 수직으로 내려다 보는 평면시에 있어서, 관통 전극(7A1, 7B1, 7Cl)은 거의 겹쳐(대응하는)지도록 같게 배치되어 있고, 관통 전극(7A2, 7B2)은 거의 겹쳐지도록 배치되어 있고, 관통 전극(7B4, 7C4)은 거의 겹치도록 배치되어 있고, 관통 전극(7B5, 7C5)은 거의 겹치도록 배치되어 있다.
인접하는 2개의 반도체 칩(26A~26C)에 있어서, 대응하는 관통 전극끼리은 반도체 장치(1)와 같이 표면측 접속 부재(11) 및 이면측 접속 부재(12)(도 2(a) 참 조)를 통해 접합되어 있다.
한편, 반도체 칩(26C)에는 반도체 칩(26A, 26B)의 관통 전극(7A2, 7B2)에 대응하는(반도체 칩(26A~26C)을 수직으로 내려다 보는 평면시에 대해 겹치는) 위치에 관통 전극은 설치되어 있지 않고, 반도체 칩(26A)에는 반도체 칩(26B, 26C)의 관통 전극(7B4, 7C4) 및 관통 전극(7B5, 7C5)에 각각 대응하는 위치에 관통 전극은 설치되어 있지 않다. 관통 전극(7B4)과 관통 전극(7A3)은 반도체 칩(26A)의 이면(기능 소자가 형성되어 있지 않은 면)에 배열 설치된 배선(2O)에 의해서 전기적으로 접속되어 있다.
이상과 같이 모든 반도체 칩(26A~26C)이 공통적으로 대응하는 위치에 관통 전극을 구비하고 있을 필요는 없다.
반도체 칩(26A, 26B)이 휘기 쉬운 경우는 반도체 칩(26A, 26B)의 표면에 있고, 반도체 칩(26B, 26C)의 관통 전극(7B5, 7C5)에 대응하는 위치나, 반도체 칩(26A)의 표면에 있고, 반도체 칩(26B, 26C)의 관통 전극(7B4, 7C4)에 대응하는 위치에 더미 표면측 접속 부재(11D)가 (도 6(a) 내지 도 6(c) 참조) 설치되어 있어도 된다.
반도체 칩(26A~26C, 15)의 이면이 고체 장치(2)와 반대측으로 향해져 있음으로써, 이 반도체 장치(1A)는 반도체 장치(1)의 경우와 같이 반도체 칩(26A~26C, 15)의 이면을 본딩 툴(32)로 유지하고, 고체 장치(2) 위에 순차적으로 접합하여 제조할 수 있다.
도 22는 본 발명의 제9 실시형태에 관한 반도체 장치의 구조를 나타내는 도 해적인 단면도이다. 도 22에 있어서, 도 1에 나타내는 각부에 대응하는 부분에는 도 1과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1B)는 도 1에 나타내는 반도체 장치(1)와 유사한 구조를 가져 있고, 고체 장치(2) 위에 순차적으로 적층된 4개의 반도체 칩(27A, 27B, 27C, 15)을 포함한다. 반도체 칩(27A, 27B, 27C, 15)은 모두 표면(기능 소자가 형성된 면)이 고체 장치(2)측으로 향해져 있다. 반도체 칩(27A~27C)은 반도체 칩(3)(도 2(a) 및 도 2(b) 참조)와 유사한 구조를 가진다.
반도체 칩(27A~27C, 15)을 수직으로 내려다 보는 평면시에 있어서, 반도체 칩(27B, 27C)은 반도체 칩(27A, 15)보다 면적이 작다. 반도체 칩(27A)의 이면 주연부에는 반도체 칩(27B, 27C)이 대향하고 있지 않는 영역이 있고, 이 영역에는 외부 접속용 패드(28)가 형성되어 있다. 외부 접속용 패드(28)는 본딩 와이어(23)에 의해 배선 기판(21)에 설치된 도시하지 않는 전극 패드에 접속되어 있는 동시에 반도체 칩(27A)의 이면에 배열 설치된 도시하지 않는 배선 부재에 의해 반도체 칩(27A)의 소정의 관통 전극(7)에 접속되어 있다.
이와 같은 구조에 의해, 반도체 칩(27A)으로부터 고체 장치(2)를 통하지 않고 직접 배선 기판(21)에 전기적으로 접속하는 것이 가능하다.
이러한 반도체 장치(1B)는 반도체 장치(1)의 제조 방법과 같은 방법에 의해 제조 할 수 있다. 단, 고체 장치(2) 위에 반도체 칩(27A~27C, 15)을 접합전에 배선 기판(21)과 고체 장치(2)와의 접합을 행하는 것으로 한다. 외부 접속용 패드(28)와 배선 기판(21)과의 와이어 본딩은 고체 장치(2) 위에 반도체 칩(27A)을 접합한 후, 반도체 칩(15)을 접합하기 전에 실시할 수 있다.
도 23은 본 발명의 제10 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 23에 있어서, 도 1에 나타내는 각부에 대응하는 부분에는 도 1과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1C))는 도 1에 나타내는 반도체 장치(1)와 유사한 구조를 가지고 있고, BGA 타입의 패키지 형태 및 멀티칩 스택 구조를 가지고 있다.
반도체 장치(1C))는 4개의 반도체 칩(15, 3, 3U)을 포함하고 있으나, 고체 장치(2)를 포함하지 않았다. 각 반도체 칩(15, 3, 3U)은 표면(기능 소자가 형성된 면)이 배선 기판(21)과 반대측으로 향하는, 이른바 페이스 업 방식으로 접합되어 있다.
배선 기판(21) 위에는 관통 전극을 가지지 않는 반도체 칩(15)이 다이 본드 되어 있고, 그 위에 3개의 반도체 칩(3, 3U)이 적층되어서 접합되어 있다. 반도체 칩(3U)는 최상단에(배선 기판(21)으로부터 가장 멀리) 배치되어 있다.
반도체 칩(3U)은 반도체 칩(3)(도 2(a) 및 도 2(b) 참조)과 유사한 구조를 가지지만, 표면측 접속 부재(11)(도 2(a) 및 도 2(b) 참조) 대신에 막 형상의 외부 접속용 패드(11P)가 설치되어 있다. 외부 접속용 패드(11P)는 반도체 칩(3U)을 수직으로 내려다 보는 평면시에 있어서, 관통 구멍(5)이 차지하는 영역보다 넓은 영역에 형성되어 있다. 외부 접속용 패드(11P)와 배선 기판(21)에 설치된 도시하지 않는 전극 패드는 본딩 와이어(23)와 접속되어 있다.
이러한 반도체 장치(1C))는 이하와 같이 하여 제조할 수 있다.
먼저, 4개의 반도체 칩(15, 3, 3U)이 적층되어서 접합된 블록 B를 제조한다.
도 24는 블록 B의 제조 방법을 설명하기 위한 도해적인 단면도이다.
반도체 칩(15, 3, 3U)은 배선 기판(21) 상의 적층순과는 반대의 순서로 접합을 행한다. 먼저, 반도체 칩(3U)이 그 이면(기능 소자가 형성되어 있지 않은 면)을 윗쪽으로 향해진 상태로 본딩 스테이지(31)에 재치된다.
반도체 칩(3U)은 외부 접속용 패드(11P)에 응력이 집중하지 않도록 유지된다. 구체적으로는 예를 들어, 본딩 스테이지(31)와 반도체 칩(3U)과의 사이에 외부 접속용 패드(11P)를 수용 가능한 요(凹)소(35a)가 표면에 형성된 판 형상 부재(35)가 개재되고, 반도체 칩(3U)은 이 요(凹)소(35a)에 외부 접속용 패드(11P)가 수용된 상태로 이 판 형상 부재(35) 위에 재치된다.
이러한 판 형상 부재(35) 대신에 반도체 장치(51)의 수지 재료층(55)과 같은 재료로 이루어지는 수지 필름이 개재되어도 된다. 이 경우, 수지 필름이 변형함으로써, 외부 접속용 패드(11P)에 응력이 집중하지 않도록 할 수 있다.
다음에 반도체 장치(1C)에 대해 배선 기판(21)측으로부터 3개째에 위치해야 할 반도체 칩(3)이 그 표면(3a)를 아래쪽으로 향해진 상태로 본딩 툴(32)에 유지된다. 계속하여, 본딩 툴(32)이 하강되고, 본딩 툴(32)에 유지된 반도체 칩(3)의 표면측 접속 부재(11)와 본딩 스테이지(31)에 재치된 반도체 칩(3U)의 이면측 접속 부재(12)가 가압되어서 접합된다.
또한, 반도체 장치(1)의 제조 방법(도 3c 및 도 3d 참조)과 같이 하여 순차적으로 반도체 칩(3, 15)이 접합되어서 블록 B가 형성된다.
다음에 이 블록 B가 그 상하가 반전되고, 반도체 칩(15)의 이면을 접합면으로서 배선 기판(21)에 다이 본드된다.
이 때, 블록 B를 유지하여 배선 기판(21) 상으로 이동하기 위해서, 블록 B의 측면(반도체 칩(3U, 3, 15)의 측면)을 잡을 수 있는 콜릿, 또는 반도체 칩(3U)의 표면(3Ua)에 있어서, 외부 접속용 패드(11P)의 형성 영역을 회피한 작은 면적의 영역에 접촉하여 블록 B를 흡인 유지 가능한 콜릿이 이용된다.
다이 본드할 때에, 표면측 접속 부재(11)와 이면측 접속 부재(12)를 접합하는 경우와 같이 큰 힘을 배선 기판(21)과 블록 B와의 사이에 가할 필요는 없고, 또, 블록 B에 있어서 반도체 칩(3U)의 표면(3Ua) 전체면으로부터 균등하게 힘을 더할 필요도 없다. 이 때문에 상술한 바와 같은 콜릿을 이용하여 다이 본드를 행하여 배선 기판(21)과 블록 B를 양호하게 접합할 수 있다.
그 후, 층간 밀봉재(24)가 형성되어 외부 접속용 패드(11P)와 배선 기판(21)에 설치된 도시하지 않는 전극 패드가 본딩 와이어(23)와 접속된다. 이하, 밀봉 수지(25)의 몰드 성형 이하의 공정이 반도체 장치(1)의 제조 방법과 같게 실시되어서 도 23에 나타내는 반도체 장치(1C)를 얻을 수 있다.
이상의 제조 방법에 있어서, 반도체 칩(3U, 3, 15)을 접합하여 블록 B을 형성할 때, 반도체 칩(3, 15)의 이면(3b)이 본딩 툴(32)에 의해 유지된다. 이 때문에 표면측 접속 부재(11)의 변형에 의한 쇼트 불량, 칩 크랙 및 이면측 접속 부재(12)의 오염에 의한 접합 불량을 일으키는 일 없이 반도체 칩(3U, 3, 15)이 페이스 업 방식으로 접합된 반도체 장치(1C))를 제조할 수 있다.
도 25는 본 발명의 제11 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 25에 있어서, 도 1에 나타내는 각부에 대응하는 부분에는 도 1과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1D)는 도 23에 나타내는 반도체 장치(1B)와 유사한 구조를 가지고 있고, 배선 기판(21)과 그 위에 순차적으로 적층하여 접합된 반도체 칩(29A~29C, 3U)을 포함한다. 반도체 칩(29A~29C, 3U)은 표면(기능 소자가 형성된 면)이 배선 기판(21)과 반대측으로 향하는 이른바, 페이스 업 방식으로 접합되어 있다. 반도체 칩(29B, 29C)은 반도체 칩(3)과 유사한 구조를 가지고, 관통 전극(7)을 구비하고 있다. 한편, 반도체 칩(29A)은 반도체 칩(15)와 유사한 구조를 가지며, 관통 전극(7)을 구비하고 있지 않다.
반도체 칩(29A~29C, 3U)을 수직으로 내려다 보는 평면시에 있어서, 배선 기판(21)에 인접하는 반도체 칩(29A)은 최상단의 (배선 기판(21)으로부터 가장 먼) 반도체 칩(3U)보다 크고, 반도체 칩(29A)과 반도체 칩(3U)과의 사이에 배치된 반도체 칩(29B, 29C)은 반도체 칩(3U)보다 작다. 이 때문에 반도체 칩(29A)의 표면 주연부에는 반도체 칩(29B, 29C, 15)에 대향하고 있지 않는 영역이 존재하고, 이 영역에는 외부 접속용 패드(3O)가 설치되어 있다. 외부 접속용 패드(3O)와 배선 기판(21)의 도시하지 않는 전극 패드는 본딩 와이어(23)에 의해 직접 접속되어 있다.
또, 최상단의 반도체 칩(3U)의 외부 접속용 패드(11P)와 배선 기판(21)의 도시하지 않는 전극 패드는 본딩 와이어(23)에 의해 접속되어 있다.
이러한 반도체 장치(1D)는 복수의 반도체 칩(29A, 3U)과 배선 기판(21)이 본 딩 와이어(23)와 접속되어 있음으로써, 배선의 자유도가 높아지고 있다.
이 반도체 장치(1D)의 변형예로서 임의의 반도체 칩(29A, 29B, 29C, 3U)에 대해서, 그보다 위의 반도체 칩(29B, 29C, 3U)이 대향하고 있지 않는 영역을 확보하고, 그 영역에 외부 접속용 패드(30)를 설치할 수 있다. 이 외부 접속용 패드(30)를 통해 와이어 본딩함으로써, 임의의 반도체 칩(29A, 29B, 29C, 3U)과 배선 기판(21)을 직접 전기적으로 접속할 수 있다.
이 반도체 장치(1D)는 반도체 장치(1C))의 제조 방법(도 24 참조)과 같은 방법에 의해 제조할 수 있다. 즉, 반도체 칩(29A~29C, 3U)을 접합하여 이루어지는 블록 B를 형성한 후, 이 블록 B를 배선 기판(21)에 다이 본드한다. 다음에 반도체 칩(29A)의 외부 접속용 패드(30) 및 반도체 칩(3U)의 외부 접속용 패드(11P)와 배선 기판(21)의 전극 패드와의 사이를 와이어 본딩한다. 그 후, 밀봉 수지(25)의 몰드 성형 이하의 공정을 반도체 장치(1)의 제조 방법과 동일하게 실시함으로써, 도 25에 나타내는 반도체 장치(1D)를 얻을 수 있다.
도 26은 본 발명의 제12 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 26에 있어서, 도 1에 나타내는 각부에 대응하는 부분에는 도 1과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1E)는 도 1에 나타내는 반도체 장치(1)와 유사한 구조를 가지지만, 이른바 QFN(Quad Flat Non-lead) 타입의 패키지 형태를 가지고 있어 배선 기판(21) 및 금속 볼(22) 대신에 리드 프레임(33)이 설치되어 있다. 리드 프레임(33)은 판 형상으로 고체 장치(2)나 반도체 칩(3, 15)과 거의 평행하게 배치되어 있다.
리드 프레임(33)은 고체 장치(2)를 아래쪽(반도체 칩(3)과는 반대측)으로부터 지지하는 지지부(33a)와 지지부(33a)의 옆쪽으로 지지부(33a)로 거의 동일 평면내에 배치된 복수의 리드 단자부(33b)를 포함하고 있다.
지지부(33a) 및 고체 장치(2)를 수직으로 내려다 보는 평면시에 있어서, 지지부(33a)는 고체 장치(2)보다 작고, 도 26의 단면에 있어서 고체 장치(2)의 거의 중앙부를 지지하고 있다. 리드 단자부(33b)와 고체 장치(2)와는 대향하고 있지 않고, 고체 장치(2)의 외부 접속용 패드(2P)와 리드 단자부(33b)는 본딩 와이어(34)와 접속되어 있다.
반도체 장치(1E)의 저면(리드 프레임(33)이 배치된 측의 면)에 있고, 리드 프레임(33)은 밀봉 수지(25)로부터 노출되어 있고, 리드 프레임(33)의 노출 표면과 밀봉 수지(25)의 표면과는 거의 한면으로 되어 있다. 리드 단자부(33b)는 반도체 장치(1E)의 측면으로부터도 노출되어 있다. 리드 단자부(33b)의 노출부에는 납땜 도금이 행해지고 있고, 이 납땜을 통해 반도체 장치(1E)를 다른 배선 기판 등에 실장할 수 있다.
지지부(33a)와 리드 단자부(33b)와의 간극은 이 반도체 장치(1E)의 실장시에 지지부(33a)와 리드 단자부(33b)가 납땜에 의해 전기적으로 단락되지 않는 간극으로 설정되어 있다. 납땜에 의해 지지부(33a)와 리드 단자부(33b)가 전기적으로 단락할 우려가 없으면, 지지부(33a) 및 고체 장치(2)를 수직으로 내려다 보는 평면시에 있어서, 지지부(33a)가 고체 장치(2)보다 크게 되고, 지지부(33a)와 리드 단자 부(33b)와의 간극이 좁게 되어 있어도 된다.
이 반도체 장치(1E)는 반도체 장치(1)의 제조 방법에 있어서 배선 기판(21)을 리드 프레임(33)으로 바꿔 놓음으로써 제조할 수 있다.
도 27은 본 발명의 제13 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 27에 있어서, 도 23 및 도 26에 나타내는 각부에 대응하는 부분에는 도 23 및 도 26과 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1F)는 도 23에 나타내는 반도체 장치(1C)와 유사한 구조를 가지지만, 이른바 QFN(Quad Flat Non-lead) 타입의 패키지 형태를 가지고 있고, 배선 기판(21) 및 금속 볼(22) 대신에 리드 프레임(33)이 설치되어 있다.
리드 프레임(33)의 지지부(33a) 위에는 반도체 장치(1C)와 같은 4개의 반도체 칩(15, 3, 3U)이 순차적으로 적층되어서 접합되어 있다. 어떤 반도체 칩(15, 3, 3U)도, 표면(기능 소자가 형성된 면)이 리드 프레임(33)과 반대측으로 향하는 이른바 페이스 업 방식으로 접합되어 있다. 반도체 칩(15)의 이면(기능 소자가 형성되어 있지 않은 면)은 리드 프레임(33)의 지지부(33a)에 다이 본드 되어 있다. 최상단의 (지지부(33a)로부터 가장 먼) 반도체 칩(3U)의 표면에 형성된 외부 접속용 패드(11P)는 본딩 와이어(34)에 의해 리드 단자부(33b)에 접속되어 있다.
이 반도체 장치(1F)는 반도체 장치(1C)의 제조 방법에 있어서, 배선 기판(21)을 리드 프레임(33)에 바꿔 놓음으로써 제조할 수 있다.
이상은 이면측 접속 부재(12, 42, 72)의 표면측 접속 부재(11, 66, 86, 96)와의 접합면이 반도체 칩(3, 43, 53, 63, 73, 83, 93)의 이면(3b, 43b, 53b, 63b, 73b, 83b, 93b)으로부터 일정한 깊이 위치에 있는 예이지만, 이러한 접합면은 반도체 칩의 이면과 한면으로 되어 있어도 된다.
도 28은 본 발명의 제14 실시형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 28에 있어서, 도 2(a) 및 도 2(b)에 나타내는 각부에 대응하는 부분에는 도 2(a) 및 도 2(b)와 같은 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(1G)는 제1 실시형태에 관한 반도체 장치(1)와 유사한 구조를 가지며, 반도체 칩(3) 대신에 반도체 칩(3X)을 구비하고 있다. 반도체 칩(3X)은 반도체 칩(3)과 유사한 구조를 가지지만, 이면측 접속 부재(12)의 표면(다른 반도체 칩(3)의 표면측 접속 부재(11)와의 접합면)은 요(凹)소를 이루는 관통 구멍(5) 내에는 있으나, 이면(3b)으로 거의 한면으로 되어 있다. 따라서, 반도체 장치(1)와 같이 요(凹)소내의 간극(18)(도 2(b) 참조)은 형성되어 있지 않다.
도 29는 반도체 장치(1G)의 제조 방법을 설명하기 위한 도해적인 단면도이다.반도체 칩(3X)은 반도체 칩(3)의 경우와 같이, 그 이면(3b)을 본딩 툴(32)에 의해 유지하고, 고체 장치(2)나 다른 반도체 칩(3X)에 접합할 수 있다.
이 경우, 본딩 툴(32)은 이면 보호막(10) 및 이면측 접속 부재(12)에 접촉하지만, 본딩 툴(32)로부터 반도체 칩(3)에게 줄 수 있는 힘은 이면 보호막(10) 및 이면측 접속 부재(12)에 거의 균등하게 걸리며, 이면측 접속 부재(12)에 응력이 집중하는 일은 없다. 따라서, 이 경우에도, 이면측 접속 부재(12)가 변형하고, 인접하는 2개의 이면측 접속 부재(12)가 전기적으로 단락하는 일은 없다.
이러한 이면측 접속 부재(12)의 접합면(윗면)과 이면(3b)이 한면으로 된 반 도체 칩(3X)은 예를 들어, 이하와 같이 하여 제조할 수 있다.
반도체 기판(8)의 이면(3b)측에 있어서, 관통 전극(7) 위에 요(凹)소가 형성된 상태로 되고, 이 반도체 기판(8)의 이면(3b)측 전면에 스패터링, 화학 증착(Chemical Vapor Deposition;CVD) 등의 드라이 프로세스, 또는 전해 도금 등의 웨트 프로세스에 의해 이면측 접속 부재(12)를 구성하는 금속으로 이루어지는 금속막이 형성된다. 전해 도금에 의해 금속막을 형성하는 경우는 스패터링 등에 의해 미리 이면(3b)측의 전체면에 시드층이 형성된다.
이로 인해, 관통 전극(7) 상의 요(凹)소가 금속막에 의해 완전하게 채워진 상태로 된다. 그 후, 이 금속막이 형성된 면이 기계적연삭 또는 CMP(Chemical Mechanical Polishing)에 의해 연삭 되고, 요(凹)소 이외의 금속막이 제거된다. 금속막의 잔부는 이면측 접속 부재(12)로 되고, 이면측 접속 부재(12)의 윗면은 이면(3b)과 한면으로 된다.
본 발명의 실시형태의 설명은 이상과 같으나, 본 발명은 다른 형태에서도 실시할 수 있다. 예를 들어, 제2 실시형태에 있어서, 재배선(40)의 개구(46a)로부터의 노출부인 이면측 접속 부재(42) 대신에 재배선(40)과는 별체로 재배선(40)에 접속된 다른 부재(예를 들어, 구 형상 접속 부재)인 이면측 접속 부재가 설치되어 있어도 된다. 이 경우에서도, 이면 보호막(46)을 충분히 두껍게 함으로써, 해당 이면측 접속 부재의 접합면이 이면(43b)으로 거의 동일 평면상 또는 이면(43b)보다 깊게 되도록 할 수 있다.
또, 제4 실시형태의 반도체 장치(61)나 제5 실시형태의 반도체 장치(71)에 있어서, 볼 범프인 표면측 접속 부재(66)나 이면측 접속 부재(72) 대신에 와이어 형상의 돌기(66W, 72W)를 가지지 않는 거의 완전한 구 형상의 금속구가 표면측 접속 부재 또는 이면측 접속 부재로서 설치되어 있어도 된다.
이러한 금속구는 돌기(66W)를 가지는 표면측 접속 부재(66)보다 변형 하기 어렵지만, 선단(이면측 접속 부재(12) 등에 접촉되는 측의 단부)일수록 지름이 작아지고 있는 것으로 기둥 형상의 표면측 접속 부재(11)(도 5 및 도 9(a) 및 도 9(b) 참조)보다 변형되기 쉽다.
이러한 금속구는 동 등 고융점 금속으로 이루어지는 것이어도 되고, 납땜 재료로 이루어지는 것이어도 된다.
또, 금속구는 동 등 고융점 금속으로 이루어지는 구 형상체의 표면이 납땜 재료로 코트된 것이어도 되고, 동으로 이루어지는 구 형상체의 표면이 니켈 및 금으로 코팅된 것이어도 된다. 또한, 금속구 대신에 수지 등의 절연체로 이루어지는 구 형상체의 표면에 금속을 코트한 것을 이용해도 된다.
또, 표면측 접속 부재(11, 66, 86, 96)는 관통 전극(7)에 직접 접합되어 있을 필요는 없고, 표면(3a, 44a, 53a, 63a, 73a, 83a, 93a)에 있어서, 도 7(a) 및 도 7(b)에 나타내는 재배선(40)과 같은 재배선을 통해 접속되어 있어도 된다. 이 경우, 반도체 칩(3, 44, 53, 63, 73, 83, 93)을 수직으로 내려다 보는 평면시에 있어서, 표면측 접속 부재(11, 66, 86, 96)를 관통 전극(7)으로부터 떨어진 임의의 위치에 설치할 수 있다.
도 21 내지 도 27에 나타내는 여러 가지의 구조 및 패키지 형태를 가지는 반도체 장치(1A~1F)에 반도체 칩(3X, 43, 44, 53, 63, 73, 83, 93)이 이용되어도 된다.
이면측 접속 부재(12) 대신에 도전 페이스트의 경화물로 이루어지는 이면측 접속 부재가 설치되어 있어도 된다. 이 경우, 표면측 접속 부재(11)와의 접합시에는 이면측 접속 부재는 미경화 상태로 할 수 있다. 이 경우, 표면측 접속 부재(11)는 이면측 접속 부재보다 변형 하기 어려우나(딱딱함), 미경화의 도전-페이스트는 용이하게 유동하므로, 표면측 접속 부재(11)와 요(凹)소(14) 내벽과의 간극에도 용이하게 들어갈 수 있다.
따라서, 이러한 경우도, 표면측 접속 부재(11)와 이면측 접속 부재와의 접촉 면적을 크게 할 수 있는 동시에 접합시에 접합부 근방에 응력이 집중하여 절연막(6I)이나 배리어 메탈층(6B)이 파괴되는 일은 없다.
본 발명의 실시형태에 대해 상세하게 설명하였으나, 이들은 본 발명의 기술적 내용을 분명히 하기 위해서 이용된 구체적인 예에 지나지 않고, 본 발명은 이러한 구체적인 예로 한정하여 해석되서는 안되며, 본 발명의 정신 및 범위는 첨부의 청구의 범위에 의해서만 한정된다.
이 출원은 20O4년 3월 24일에 일본 특허청에 제출된 특원 2OO4-87474에 대응하고 있고, 이 출원의 전체 개시는 여기에 인용으로 편입된 것으로 한다.

Claims (28)

  1. 표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요소(凹所)내에 접합면을 가지는 이면측 접속 부재를 구비한 반도체 칩을 준비(用意)하는 공정과,
    상기 표면측 접속 부재와 접속하기 위한 고체 장치측 접속 부재가 한쪽 표면에 형성된 고체 장치를 준비하는 공정과,
    상기 반도체 칩의 이면을 유지하여 상기 반도체 칩의 표면을 상기 고체 장치의 상기 한쪽 표면에 대향시키고, 상기 표면측 접속 부재를 상기 고체 장치측 접속 부재에 접합하는 접합 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 칩을 준비하는 공정이 상기 반도체 칩인 제1 및 제2 반도체 칩으로서, 상기 제2 반도체 칩의 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이가 상기 제1 반도체 칩의 상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이보다 큰 제1 및 제2 반도체 칩을 준비하는 공정을 포함하고,
    상기 접합 공정이 상기 제1 반도체 칩의 이면을 유지하고, 이 제1 반도체 칩의 표면을 상기 고체 장치의 상기 한쪽 표면에 대향시키고, 상기 제1 반도체 칩의 상기 표면측 접속 부재를 상기 고체 장치의 상기 고체 장치측 접속 부재에 접합하는 공정을 포함하고,
    상기 제2 반도체 칩의 이면을 유지하고, 상기 제2 반도체 칩의 표면을 상기 제1 반도체 칩의 이면에 대향시키고, 상기 제2 반도체 칩의 상기 표면측 접속 부재를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 칩간 접합 공정을 추가로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 표면 및 이면을 가지는 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과, 상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와, 상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요(凹)소내에 접합면을 가지는 이면측 접속 부재를 구비한 반도체 칩인 제1 및 제2 반도체 칩으로서, 상기 제2 반도체 칩의 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이가 상기 제1 반도체 칩의 상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이보다 큰 제1 및 제2 반도체 칩을 준비하는 공정과,
    상기 제2 반도체 칩의 이면을 유지하고, 상기 제2 반도체 칩의 표면을 상기 제1 반도체 칩의 이면에 대향시키고, 상기 제2 반도체 칩의 상기 표면측 접속 부재 를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 칩간 접합 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 및 제2 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 상기 제1 반도체 칩의 상기 이면측 접속 부재가 차지하는 영역이 상기 제2 반도체 칩의 상기 표면측 접속 부재가 차지하는 영역을 포함할 수 있는 크기를 가지고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 제2 반도체 칩의 상기 표면측 접속 부재가 상기 제1 반도체 칩의 상기 이면측 접속 부재보다 변형하기 쉬운 재료로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제2항 또는 제3항에 있어서,
    상기 칩간 접합 공정이 상기 제1 반도체 칩의 이면과 상기 제2 반도체 칩의 표면과의 사이에 간극이 확보되도록, 상기 제2 반도체 칩의 상기 표면측 접속 부재를 상기 제1 반도체 칩의 상기 이면측 접속 부재에 접합하는 공정을 포함하고,
    상기 간극에 상기 표면측 접속 부재와 상기 이면측 접속 부재와의 접합부보다 변형하기 쉬운 밀봉재를 설치하는 공정을 추가로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제2항 또는 제3항에 있어서,
    상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽이 구(球) 형상 접속 부재를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제2항 또는 제3항에 있어서,
    상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽이 납땜 재료를 포함하고,
    상기 칩간 접합 공정이 상기 반도체 칩을 상기 납땜 재료의 고상선(固相線) 온도 이상의 온도로 가열하는 가열 공정을 추가로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 반도체 칩의 이면에 솔더 레지스트가 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제2항 또는 제3항에 있어서,
    상기 제1 반도체 칩의 표면에, 상기 제2 반도체 칩의 표면측 접속 부재에 대응하는 위치에 상기 제1 반도체 칩을 그 표면측으로부터 지지하기 위한 더미 표면 측 접속 부재가 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 요(凹)소가 상기 관통 구멍내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 칩이 상기 반도체 기판의 상기 이면측에 설치되고, 상기 이면측 접속 부재와 상기 관통 전극을 전기적으로 접속하는 재배선과, 상기 재배선을 덮도록 설치된 이면 보호막을 추가로 포함하고,
    상기 요(凹)소가 상기 이면 보호막에 형성된 개구를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 칩의 이면측이 수지 재료층으로 덮여 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 칩이 복수의 상기 표면측 접속 부재를 포함하고, 상기 복수의 표면측 접속 부재가 상기 반도체 칩의 표면에 거의 균등하게 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 표면 및 이면을 가지는 제1 및 제2 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극을 구비한 제1 및 제2 반도체 칩과,
    상기 제1 반도체 칩의 이면에 형성된 요(凹)소의 저(底)부와 상기 제2 반도체 칩의 표면과의 사이에 상기 요(凹)소의 내벽면과의 사이의 적어도 일부에 요(凹)소내 간극이 형성되도록 설치되고, 상기 제1 반도체 칩의 관통 전극과 상기 제2 반도체 칩의 관통 전극을 전기적으로 접속하는 접속 부재와,
    상기 제1 및 제2 반도체 칩에 전기적으로 접속된 외부 접속을 위한 외부 접속 부재를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 표면 및 이면을 가지는 제1 및 제2 반도체 칩으로서, 반도체 기판과, 상기 반도체 기판의 상기 표면측에 형성된 기능 소자와, 상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극을 구비한 제1 및 제2 반도체 칩과,
    상기 제1 반도체 칩의 이면에 형성된 요(凹)소의 저부와 상기 제2 반도체 칩의 표면과의 사이에 설치되고, 상기 제1 반도체 칩의 관통 전극과 상기 제2 반도체 칩의 관통 전극을 전기적으로 접속하고, 납땜 재료를 포함하는 접속 부재와,
    상기 제1 반도체 칩의 이면에 설치된 솔더 레지스트와,
    상기 제1 및 제2 반도체 칩에 전기적으로 접속된 외부 접속을 위한 외부 접속 부재를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제15항 또는 제16항에 있어서,
    상기 외부 접속 부재가 금속 볼인 것을 특징으로 하는 반도체 장치.
  18. 제15항 또는 제16항에 있어서,
    상기 외부 접속 부재가 리드 프레임인 것을 특징으로 하는 반도체 장치.
  19. 표면 및 이면을 가지는 반도체 칩으로서,
    반도체 기판과,
    상기 반도체 기판의 상기 표면측에 형성된 기능 소자와,
    상기 반도체 기판을 두께 방향으로 관통하는 관통 구멍내에 배치되고, 상기 기능 소자에 전기적으로 접속된 관통 전극과,
    상기 관통 전극에 전기적으로 접속되고, 상기 표면으로부터 돌출한 표면측 접속 부재와,
    상기 관통 전극에 전기적으로 접속되고, 상기 이면에 형성된 요(凹)소내에 접합면을 가지는 이면측 접속 부재를 구비한 것을 특징으로 하는 반도체 칩.
  20. 제19항에 있어서,
    상기 이면측 접속 부재의 접합면의 상기 이면으로부터의 깊이가 상기 표면측 접속 부재의 상기 표면으로부터의 돌출 높이보다 작은 것을 특징으로 하는 반도체 칩.
  21. 제19항 또는 제20항에 있어서,
    상기 반도체 칩을 수직으로 내려다 보는 평면시에 있어서, 상기 이면측 접속 부재가 차지하는 영역이 상기 표면측 접속 부재가 차지하는 영역을 포함할 수 있는 크기를 가지고 있는 것을 특징으로 하는 반도체 칩.
  22. 제19항 또는 제20항에 있어서,
    상기 표면측 접속 부재가 상기 이면측 접속 부재보다 변형하기 쉬운 재료로 이루어지는 것을 특징으로 하는 반도체 칩.
  23. 제19항 또는 제20항에 있어서,
    상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽이 구 형상 접속 부재를 포함하는 것을 특징으로 하는 반도체 칩.
  24. 제19항 또는 제20항에 있어서,
    상기 표면측 접속 부재 및 상기 이면측 접속 부재의 적어도 한쪽이 납땜 재 료를 포함하는 것을 특징으로 하는 반도체 칩.
  25. 제24항에 있어서,
    상기 이면에 솔더 레지스트가 형성되어 있는 것을 특징으로 하는 반도체 칩.
  26. 제19항 또는 제20항에 있어서,
    상기 요(凹)소가 상기 관통 구멍내에 있는 것을 특징으로 하는 반도체 칩.
  27. 제19항 또는 제20항에 있어서,
    상기 이면측에 설치되고, 상기 이면측 접속 부재와 상기 관통 전극을 전기적으로 접속하는 재배선과,
    상기 이면측에 상기 재배선을 덮도록 설치된 이면 보호막을 추가로 포함하고,
    상기 요(凹)소가 상기 이면 보호막에 형성된 개구를 포함하는 것을 특징으로 하는 반도체 칩.
  28. 제19항 또는 제20항에 있어서,
    상기 이면측이 수지 재료층으로 덮여 있는 것을 특징으로 하는 반도체 칩.
KR1020050024190A 2004-03-24 2005-03-23 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 KR20060044637A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00087474 2004-03-24
JP2004087474A JP4074862B2 (ja) 2004-03-24 2004-03-24 半導体装置の製造方法、半導体装置、および半導体チップ

Publications (1)

Publication Number Publication Date
KR20060044637A true KR20060044637A (ko) 2006-05-16

Family

ID=35046668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024190A KR20060044637A (ko) 2004-03-24 2005-03-23 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩

Country Status (5)

Country Link
US (2) US8552545B2 (ko)
JP (1) JP4074862B2 (ko)
KR (1) KR20060044637A (ko)
CN (1) CN100563005C (ko)
TW (1) TWI364834B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858386B1 (ko) * 2006-02-16 2008-09-11 가시오게산키 가부시키가이샤 반도체소자 형성용 기판 및 반도체소자의 제조방법
KR101226809B1 (ko) * 2012-07-23 2013-01-25 하나 마이크론(주) 적층형 반도체 패키지
US8648429B2 (en) 2010-10-06 2014-02-11 Samsung Electronics Co., Ltd. Semiconductor having chip stack, semiconductor system, and method of fabricating the semiconductor apparatus

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
KR101168786B1 (ko) * 2005-06-14 2012-07-27 쿠퍼 에셋 엘티디. 엘.엘.씨. 칩 커넥터
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
CN101796636B (zh) * 2005-06-14 2013-02-27 丘费尔资产股份有限公司 芯片连接方法
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
JP2007318143A (ja) * 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
KR100884238B1 (ko) 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2008021792A (ja) * 2006-07-12 2008-01-31 Seiko Epson Corp デバイスとその製造方法並びに電子機器
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
TWI414580B (zh) * 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
JP5018270B2 (ja) * 2007-06-22 2012-09-05 パナソニック株式会社 半導体積層体とそれを用いた半導体装置
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
JP5248084B2 (ja) * 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
KR20120082884A (ko) 2009-09-01 2012-07-24 고쿠리츠다이가쿠호진 도호쿠다이가쿠 배선 접속 방법과 기능 디바이스
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
EP2500931B1 (en) * 2009-11-12 2018-10-24 Invensas Corporation Semiconductor device and method for manufacturing semiconductor device
US8896136B2 (en) * 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
KR101696644B1 (ko) * 2010-09-15 2017-01-16 삼성전자주식회사 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
KR20140070584A (ko) * 2011-09-09 2014-06-10 니혼도꾸슈도교 가부시키가이샤 반도체 모듈, 회로기판
JP6043058B2 (ja) * 2011-11-07 2016-12-14 デクセリアルズ株式会社 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2012142627A (ja) * 2012-04-26 2012-07-26 Renesas Electronics Corp 半導体装置の製造方法
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
US9281242B2 (en) 2012-10-25 2016-03-08 Nanya Technology Corp. Through silicon via stacked structure and a method of manufacturing the same
JP6073757B2 (ja) * 2013-08-07 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置
KR102047920B1 (ko) * 2013-09-11 2019-11-25 삼성디스플레이 주식회사 표시 장치용 패널 및 그 제조 방법
JP6290830B6 (ja) * 2015-06-22 2023-10-11 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
US10217712B2 (en) 2016-12-16 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process for manufacturing the same
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same
CN109643700B (zh) * 2018-11-21 2019-09-10 长江存储科技有限责任公司 用于接合界面处的接合对准标记的方法、器件和结构
CN110739238B (zh) * 2019-10-29 2021-03-19 颀中科技（苏州）有限公司 Cof封装方法
US11348901B1 (en) 2020-11-30 2022-05-31 Sandisk Technologies Llc Interfacial tilt-resistant bonded assembly and methods for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997873A (en) 1994-01-13 1999-12-07 Mount Sinai School Of Medicine Of The City University Of New York Method of preparation of heat shock protein 70-peptide complexes
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
US20020180020A1 (en) * 2001-06-01 2002-12-05 Chih-Wen Lin Three-dimension multi-chip stack package technology
JP4917225B2 (ja) 2001-09-28 2012-04-18 ローム株式会社 半導体装置
JP2003282819A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP3910493B2 (ja) 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
KR100497111B1 (ko) 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858386B1 (ko) * 2006-02-16 2008-09-11 가시오게산키 가부시키가이샤 반도체소자 형성용 기판 및 반도체소자의 제조방법
US8648429B2 (en) 2010-10-06 2014-02-11 Samsung Electronics Co., Ltd. Semiconductor having chip stack, semiconductor system, and method of fabricating the semiconductor apparatus
KR101226809B1 (ko) * 2012-07-23 2013-01-25 하나 마이크론(주) 적층형 반도체 패키지

Also Published As

Publication number Publication date
TW200603378A (en) 2006-01-16
US20070080457A1 (en) 2007-04-12
US8404586B2 (en) 2013-03-26
JP4074862B2 (ja) 2008-04-16
CN100563005C (zh) 2009-11-25
US20050230804A1 (en) 2005-10-20
US8552545B2 (en) 2013-10-08
JP2005277059A (ja) 2005-10-06
CN1674282A (zh) 2005-09-28
TWI364834B (en) 2012-05-21

Similar Documents

Publication Publication Date Title
KR20060044637A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US7241641B2 (en) Attachment of integrated circuit structures and other substrates to substrates with vias
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
US7420814B2 (en) Package stack and manufacturing method thereof
KR20060053168A (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI549204B (zh) Manufacturing method of semiconductor device
KR20070042492A (ko) 전자 장치 및 이를 이용한 반도체 장치, 및 반도체 장치의제조 방법
JPWO2005076352A1 (ja) 半導体装置および半導体装置の製造方法
CN106463427B (zh) 半导体装置及其制造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
TWI336501B (en) Method for making a direct chip attach device and structure
JP4986523B2 (ja) 半導体装置およびその製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2012033692A (ja) 半導体装置および半導体装置の製造方法
JP2007517405A (ja) 半導体チップ・パッケージ
US11935824B2 (en) Integrated circuit package module including a bonding system
KR20070053555A (ko) 배리어층이 형성된 플립 칩 실장 구조
JP3674550B2 (ja) 半導体装置
JP3649165B2 (ja) 半導体装置
JP2002313990A (ja) 半導体装置およびその製造方法、ならびに半導体装置の実装方法
WO2023055429A1 (en) Integrated circuit package module including a bonding system
KR100767193B1 (ko) 라인 플립 칩 패키지 및 그 제조 방법
JP2010186926A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee