TWM637322U - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWM637322U
TWM637322U TW111207285U TW111207285U TWM637322U TW M637322 U TWM637322 U TW M637322U TW 111207285 U TW111207285 U TW 111207285U TW 111207285 U TW111207285 U TW 111207285U TW M637322 U TWM637322 U TW M637322U
Authority
TW
Taiwan
Prior art keywords
conductive
connection end
conductive part
layer
end surface
Prior art date
Application number
TW111207285U
Other languages
English (en)
Inventor
彭滿芝
Original Assignee
大陸商鵬鼎控股（深圳）股份有限公司
大陸商慶鼎精密電子（淮安）有限公司
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股（深圳）股份有限公司, 大陸商慶鼎精密電子（淮安）有限公司, 鵬鼎科技股份有限公司 filed Critical 大陸商鵬鼎控股（深圳）股份有限公司
Publication of TWM637322U publication Critical patent/TWM637322U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Packages (AREA)

Abstract

本創作提供的一種封裝結構中，內埋元件包括第一連接端與第二連接端；導電框架包括第一導電部與第二導電部，第二導電部凸設於第一導電部，第一導電部與第二導電部圍設形成收容空間，第二導電部包括遠離第一導電部設置的第一電連接端面，內埋元件容置於收容空間內且藉由第一導電部與第一連接端電連接；絕緣層設於收容空間內，絕緣層包覆內埋元件，絕緣層包括底面與頂面，第一電連接端面露出於頂面；頂面上設置有至少一個開孔，第二連接端露出於開孔；導電件設於開孔內且與第二連接端電連接。本創作提供的封裝結構可以實現異面同側導通。

Description

封裝結構
本創作涉及元件封裝領域，具體涉及一種封裝結構。
封裝結構通常包括內埋元件（如晶片），內埋晶片的連接端可藉由引線框架引出，從而可連接至電路板或進行電性測試。
習知的封裝結構中，內埋元件均採用單面導通的方式集成於封裝結構中。
有鑑於此，本創作提供一種可以實現內埋元件異面同側導通的封裝結構。
本創作提供了一種封裝結構，包括內埋元件，所述封裝結構還包括導電框架、絕緣層與導電件；
所述內埋元件包括於第一方向依次設置的第一連接端與第二連接端；
所述導電框架包括第一導電部與與所述第一導電部電連接的第二導電部，所述第二導電部沿所述第一方向凸設於所述第一導電部，所述第一導電部與所述第二導電部圍設形成收容空間，所述第二導電部包括遠離所述第一導電部設置的第一電連接端面，所述內埋元件容置於所述收容空間內且藉由所述第一導電部與所述第一連接端電連接；
所述絕緣層設於所述收容空間內，所述絕緣層包覆所述內埋元件，所述絕緣層沿所述第一方向包括依次設置的底面與頂面，所述第一電連接端面露出於所述頂面；
所述頂面上設置有至少一個開孔，所述第二連接端露出於所述開孔；
所述導電件設於所述開孔內且與所述第二連接端電連接。
可選地，所述導電框架於垂直於所述第一方向的第二方向上包括間隔設置的第一框體與第二框體；
所述第一框體包括所述第一導電部與所述第二導電部；
所述第二框體包括第三導電部與與所述第三導電部電連接的第四導電部，所述第四導電部沿所述第一方向凸設於所述第三導電部，所述第四導電部包括遠離所述第三導電部設置的第二電連接端面；
所述第一導電部、所述第二導電部、所述第三導電部與所述第四導電部共同形成所述收容空間，所述內埋元件還藉由所述第三導電部與所述第一連接端電連接；
所述第二電連接端面亦露出於所述頂面。
可選地，所述第一電連接端面與所述第二電連接端面均於所述第一方向上凸設於所述第二連接端。
可選地，所述導電件包括遠離所述內埋元件設置的端面，於所述第一方向上，所述端面凸設於所述頂面，所述端面到所述第一導電部的距離H1大於所述第一電連接端面到所述第一導電部的距離H2，所述端面到所述第三導電部的距離H3大於所述第二電連接端面到所述第三導電部的距離H4，10μm ˂ H1-H2 ˂80μm與10μm ˂ H3-H4 ˂80μm。
可選地，所述封裝結構還包括第一導電層、第二導電層、第一焊接層與第二焊接層，所述第一導電層設於所述第一導電部，所述第一焊接層電連接所述第一導電層與所述第一連接端，所述第二導電層設於所述第三導電部，所述第二焊接層電連接所述第二導電層與所述第一連接端。
可選地，所述封裝結構還包括第三導電層與第四導電層，所述第三導電層設於所述第一電連接端面，所述第四導電層設於所述第二電連接端面，所述第三導電層與所述第四導電層均露出於所述頂面。
可選地，所述第三導電層與所述第四導電層均於所述第一方向上凸設於所述第二連接端。
可選地，所述導電件包括遠離所述內埋元件設置的端面，於所述第一方向上，所述端面凸設於所述頂面，所述端面到所述第一導電部的距離H1大於所述第三導電層遠離所述第一電連接端面的表面到所述第一導電部的距離H5，所述端面到所述第三導電部的距離H3大於所述第四導電層遠離所述第二電連接端面的表面到所述第三導電部的距離H6，10μm ˂ H1-H5 ˂80μm與10μm ˂ H3-H6˂80μm。
可選地，定義第三方向垂直於第一方向與第二方向，所述第一框體與所述第二框體均為多個，多個所述第一框體於所述第三方向上間隔排列，多個所述第二框體於所述第三方向上間隔排列。
可選地，所述導電件包括焊球或導電柱。
相比於習知技術，本創作藉由設置導電框架的結構，使得內埋元件的第一連接端經第一導電部與第二導電部引出至第一電連接端面。第二導電部沿第一方向凸設於第一導電部，可以實現第一連接端與第二連接端於同一方向導通，實現異面同側導通。
下面將結合本創作實施例中的附圖，對本創作實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本創作一部分實施例，而不是全部的實施例。
需要說明的是，當組件被稱為“固定於”另一個組件，它可以直接於另一個組件上或者亦可以存於居中的組件。當一個組件被認為是“連接”另一個組件，它可以是直接連接到另一個組件或者可能同時存於居中組件。當一個組件被認為是“設置於”另一個組件，它可以是直接設置於另一個組件上或者可能同時存於居中組件。
除非另有定義，本文所使用的所有的技術與科學術語與屬於本創作的技術領域的技術人員通常理解的含義相同。本文中於本創作的說明書中所使用的術語僅是為描述具體的實施例的目的，不是旨在於限制本創作。
為能進一步闡述本創作達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本創作作出如下詳細說明。
本創作可以藉由以下方法製備封裝結構100。
步驟一：參照圖1，將導電基板101切割成多個第一導電墊102與多個第二導電墊103，所述切割可採用機械切割、鐳射切割或化學蝕刻實現。所述第一導電墊102包括於第一方向X上依次設置的第一端面1021與第二端面1022。所述第二導電墊103包括於所述第一方向X上依次設置的第三端面1031與第四端面1032。所述第一導電墊102於垂直於所述第一方向X的第二方向Y上與所述第二導電墊103間隔設置，所述導電基板101的材料包括但不限於金屬、金屬合金與導電樹脂等導電材料，具體地，包括銅-細-鎳合金、銅-鉻-鎳合金、銅-鎳-矽合金、銅-鉻-鎂合金、銅、銀與導電環氧樹脂。
於一些實施例中，定義第三方向Z垂直於所述第一方向X與所述第二方向Y，多個所述第一導電墊102於所述協力廠商向Z上間隔設置，多個所述第二導電墊103於所述第三方向Z上間隔設置。
步驟二：參照圖2，於所述第二端面1022上形成第一導電層20與第三導電層22，所述第一導電層20與所述第三導電層22於第二方向Y上間隔排列。於所述第四端面1032上形成第二導電層21與第四導電層23，所述第二導電層21與所述第四導電層23於所述第二方向Y上間隔設置。所述第一導電層20、所述第二導電層21、第三導電層22與所述第四導電層23的材料包括但不限於金屬材料，例如，金與銀。形成各個導電層的方式包括但不限於電鍍與化學鍍。
於另外的實施例中，可以不形成所述第三導電層22與所述第四導電層23。
步驟三：參照圖3，藉由塑性成型工藝加工所述第一導電墊102與所述第二導電墊103得到導電框架10，所述導電框架10包括於所述第二方向Y上間隔設置的第一框體11與第二框體12。塑性成型包括但不限於鍛造、軋製與衝壓中的一種。
所述第一框體11包括第一導電部111與與所述第一導電部111電連接的第二導電部112，所述第二導電部112沿所述第一方向X凸設於所述第一導電部111，所述第二導電部112包括遠離所述第一導電部111的第一電連接端面1121，所述第一電連接端面1121實際上為塑性成形後的部分所述第二端面1022。所述第一導電層20置於所述第一導電部111的所述第二端面1022上，所述第三導電層22置於所述第一電連接端面1121上。
所述第二框體12包括第三導電部121與與所述第三導電部121電連接的第四導電部122，所述第四導電部122沿所述第一方向X凸設於所述第三導電部121。另外，所述第四導電部122包括遠離所述第三導電部121設置的第二電連接端面1221，所述第二電連接端面1221實際上為塑性成型後的部分所述第四端面1032。所述第二導電層21置於所述第三導電部121的所述第四端面1032上，所述第四導電層23置於所述第二電連接端面1221上。所述第一導電部111與所述第三導電部121於所述第二方向Y上間隔設置。所述第一導電部111、所述第二導電部112、第三導電部121與第四導電部122共同形成收容空間104。
步驟四：參照圖4，於所述第一導電層20遠離所述第一導電部111的表面形成第一焊接層30，於所述第二導電層21遠離所述第三導電部121的表面形成第二焊接層31。形成所述第一焊接層30與所述第二焊接層31的方式包括但不限於印刷與噴塗。所述第一焊接層30與所述第二焊接層31的材料包括但不限於錫與錫合金。
步驟五：參照圖5，將內埋元件40安裝於所述第一焊接層30與所述第二焊接層31上形成中間體（圖中未標示），所述內埋元件40包括於所述第一方向X依次設置的第一連接端41與第二連接端42，所述第一連接端41分別與所述第一焊接層30與所述第二焊接層31電連接。
具體地，可以藉由所述第一連接端41的焊墊或引腳（圖未示出）分別與所述第一焊接層30與所述第二焊接層31進行電連接。
於另外的實施例中，可以省略步驟一至步驟五，直接將成型的所述導電框架10與所述內埋元件40電連接形成所述中間體，所述導電框架10包括所述第一導電部111與所述第二導電部112，所述第一導電部111與所述第二導電部112圍設形成所述收容空間104。所述第一導電部111可以藉由導電膠與所述第一連接端41電連接。於另外的實施例中，所述導電框架10可以不包括所述第二框體12。
步驟六：參照圖6，於所述收容空間104內填充絕緣樹脂，使所述絕緣樹脂包覆所述內埋元件40，所述絕緣樹脂固化後形成絕緣層50，所述絕緣層50沿所述第一方向X包括依次設置的底面51與頂面52，所述第三導電層22與所述第四導電層23露出於所述頂面52。
於另外的實施例中，當不設置所述第三導電層22與所述第四導電層23時，所述第一電連接端面1121與所述第二電連接端面1221均直接露出於所述頂面52。
於一些實施例中，於所述第一方向X上，所述第一電連接端面1121與所述第二電連接端面1221均凸設於所述第二連接端42。於另外的實施例中，所述第一電連接端面1121與所述第二電連接端面1221可以與所述第二連接端42齊平或者凹設於所述第二連接端42。
於另外的實施例中，當不設置所述第二框體12時，所述第一電連接端面1121露出於所述頂面52。
可以理解的是，所述第一電連接端面1121、所述第二電連接端面1221、所述第三導電層22與所述第四導電層23均用於後續進行電性測試或使用時候進行電連接。
所述絕緣層50的材料包括但不限於環氧樹脂、聚醯亞胺與聚對苯二甲酸乙二醇酯。
步驟七：參照圖7，於所述頂面52形成至少一個開孔60，所述第二連接端42露出於所述開孔60。所述開孔60藉由機械開孔或鐳射開孔形成，於本實施例中，所述開孔60採用鐳射開孔形成，採用鐳射開孔可以方便調節所述開孔60密度。
步驟八：參照圖8與圖9，於所述開孔60內形成與所述第二連接端42電連接的導電件70以形成封裝結構100。於一些實施例中，所述導電件70沿所述第一方向X可凸設於所述頂面52。於一些實施例中，參照圖8，所述導電件70包括焊球，可藉由植球法形成所述焊球。於另一些實施例中，參照圖9，所述導電件70包括導電柱，形成所述導電柱的方式包括但不限於噴塗與印刷。於另外的實施例中，所述導電件70可以是導電孔。
具體地，所述第二連接端42上可以設置焊墊或引腳（圖未示出）與所述導電件70進行電連接。
於一些實施例中，繼續參照圖8與圖9，所述導電件70包括遠離所述內埋元件40設置的端面71，於所述第一方向X上，所述端面71到所述第一導電部111的距離H1大於所述第三導電層22遠離所述第一導電部111的表面到所述第一導電部111的距離H5，所述端面71到所述第三導電部121的距離H3大於所述第四導電層23遠離所述第三導電部121的表面到所述第三導電部121的距離H6。並且，10μm ˂ H1-H5 ˂80μm，10μm ˂ H3-H6 ˂80μm。
於另外的實施例中，當不設置所述第三導電層22與所述第四導電層23時，於所述第一方向X上，H1大於所述第一電連接端面1121到所述第一導電部111的距離H2，H3大於所述第二電連接端面1221到所述第三導電部121的距離H4，且10μm ˂ H1-H2 ˂80μm，10μm ˂ H3-H4 ˂80μm。
所述導電件70的材料包括但不限於錫、錫合金、導電樹脂與導電膏的一種。
參照圖8與圖9，本創作提供了一種封裝結構100，所述封裝結構100包括內埋元件40、導電框架10、絕緣層50與導電件70。所述內埋元件40包括於第一方向X依次設置的第一連接端41與第二連接端42。所述導電框架10包括第一導電部111與與所述第一導電部111電連接的第二導電部112，所述第二導電部112沿所述第一方向X凸設於所述第一導電部111，所述第一導電部111與所述第二導電部112圍設形成收容空間104，所述第二導電部112包括遠離所述第一導電部111設置的第一電連接端面1121。所述內埋元件40置於所述收容空間104內且藉由所述第一導電部111與所述第一連接端41電連接。所述絕緣層50設於所述收容空間104內，所述絕緣層50包覆所述內埋元件40。所述絕緣層50沿所述第一方向X包括依次設置的底面51與頂面52。所述第一電連接端面1121露出於所述頂面52。另外，所述頂面52上設置有至少一個開孔60，所述第二連接端42露出於所述開孔60。且，所述導電件70設於所述開孔60內且與所述第二連接端42電連接。
本創作藉由設置所述導電框架10的結構，使得所述內埋元件40的所述第一連接端41經所述第一導電部111與所述第二導電部112引出至所述第一電連接端面1121。因為所述第二導電部112沿所述第一方向X凸設於所述第一導電部111，可以實現所述第一連接端41與所述第二連接端42於同一方向導通，實現異面同側導通。
於一些實施例中，所述導電件70沿所述第一方向X凸設於所述頂面52。
於一些實施例中，繼續參照圖8與圖9，所述導電框架10於垂直於所述第一方向X的第二方向Y上包括間隔設置的第一框體11與第二框體12，所述第一框體11包括所述第一導電部111與所述第二導電部112，所述第二框體12包括第三導電部121與與所述第三導電部121電連接的第四導電部122。所述第四導電部122沿所述第一方向X凸設於所述第三導電部121，所述第四導電部122包括遠離所述第三導電部121設置的第二電連接端面1221。所述第一導電部111、所述第二導電部112、所述第三導電部121、所述第四導電部122共同形成所述收容空間104，所述內埋元件40還藉由所述第三導電部121與所述第一連接端41電連接。所述第二電連接端面1221亦露出於所述頂面52，所述第一電連接端面1121與所述第二電連接端面1221均於所述第一方向X上凸設於所述第二連接端42。
於另外的實施例中，可以不設置所述第二框體12，所述第一電連接端面1121可以不凸設於所述第二連接端42。
於一些實施例中，繼續參照圖8與圖9，所述導電件70包括遠離所述內埋元件40設置的端面71。於所述第一方向X上，由於所述導電件70凸設於所述頂面52，所述端面71凸設於所述頂面52，所述端面71到所述第一導電部111的距離H1大於所述第一電連接端面1121到所述第一導電部111的距離H2，所述端面71到所述第三導電部121的距離H3大於所述第二電連接端面1221到所述第三導電部121的距離H4，且10μm ˂ H1-H2 ˂80μm與10μm ˂ H3-H4 ˂80μm。
藉由將所述導電件70凸設10~80μm，可以於所述封裝結構100進行後續流焊加工的過程中，調整合適的所述導電件70整體形變量，保證流焊效果。另外，所述導電件70凸設於所述第一電連接端面1121、所述第二電連接端面1221、所述第三導電層22與所述第四導電層23中的至少一個，可以減少一道表面刷模工藝，並且可以防止所述封裝結構100與外部電路板焊接時產生空焊的問題。
於另外的實施例中，H1-H2與H3-H4可以改變。
於一些實施例中，繼續參照圖8與圖9，所述封裝結構100還包括第一導電層20、第二導電層21、第三導電層22、第四導電層23、第一焊接層30與第二焊接層31。所述第一導電層20設於所述第一導電部111，所述第一焊接層30電連接所述第一導電層20與所述第一連接端41，藉由所述第一導電層20與所述第一焊接層30實現所述第一連接端41與所述第一導電部111的電連接。所述第二導電層21設於所述第三導電部121，所述第二焊接層31電連接所述第二導電層21與所述第一連接端41，藉由所述第二導電層21與所述第二焊接層31實現所述第一連接端41與所述第三導電部121的電連接。於另外的實施例中，可以藉由導電膠實現所述第一導電部111與所述第三導電部121與所述第一連接端41的電連接，亦可以藉由所述第一導電部111與所述第三導電部121分別直接與第一連接端41抵接，實現所述第一導電部111與所述第三導電部121分別與所述第一連接端41的電連接。
繼續參照圖8與圖9，所述第三導電層22設於所述第一電連接端面1121，所述第三導電層22露出於所述頂面52。於所述第一方向X，H1大於所述第三導電層22遠離所述第一電連接端面1121的表面到所述第一導電部111的距離H5，且10μm ˂ H1-H5 ˂80μm。所述第四導電層23設於所述第二電連接端面1221，所述第四導電層23露出於所述頂面52，且於所述第一方向X上，H3大於所述第四導電層23遠離所述第二電連接端面1221的表面到所述第三導電部121的距離H6，10μm ˂ H3-H6 ˂80μm。且所述第三導電層22與所述第四導電層23均於所述第一方向X上凸設於所述第二連接端42。
於另外的實施例中，H1-H5與 H3-H6可以改變。
於另外的實施例中，可以不設置所述第一導電層20、所述第二導電層21、所述第三導電層22、所述第四導電層23、所述第一焊接層30與所述第二焊接層31。
另外，定義第三方向Z垂直於所述第一方向X與所述第二方向Y，藉由上述製備所述封裝結構100的方法可知，於一些實施例中，可選地，所述第一框體11與所述第二框體12可以為多個。多個所述第一框體11於所述協力廠商向Z上間隔排列，多個所述第二框體12於所述第三方向Z上間隔排列。
所述第一框體11、所述第二框體12的材料可以為金屬、金屬合金與導電樹脂，例如，銅-細-鎳合金、銅-鉻-鎳合金、銅-鎳-矽合金、銅-鉻-鎂合金、銅、銀與導電環氧樹脂。
於一些實施例中，所述導電件70包括但不限於導電柱與焊球。
所述第一導電層20、所述第二導電層21、第三導電層22與所述第四導電層23的材料包括但不限於金屬材料，例如，金與銀。形成導電層的方式包括但不限於電鍍與化學鍍。
所述第一焊接層30與所述第二焊接層31的材料包括但不限於錫與錫合金。
所述絕緣層50的材料包括但不限於環氧樹脂、聚醯亞胺與聚對苯二甲酸乙二醇酯。
以上的實施方式僅是用以說明本創作，但於實際的應用過程中不能僅僅局限於該種實施方式。對本領域的普通技術人員來說，根據本創作的技術構思做出的其他變形與改變，均應該屬於本創作專利範圍。
100:封裝結構 10:導電框架 11:第一框體 111:第一導電部 112:第二導電部 1121:第一電連接端面 12:第二框體 121:第三導電部 122:第四導電部 1221:第二電連接端面 101:導電基板 102:第一導電墊 1021:第一端面 1022:第二端面 103:第二導電墊 104:收容空間 1031:第三端面 1032:第四端面 20:第一導電層 21:第二導電層 22:第三導電層 23:第四導電層 30:第一焊接層 31:第二焊接層 40:內埋元件 41:第一連接端 42:第二連接端 50:絕緣層 51:底面 52:頂面 60:開孔 70:導電件 71:端面 X:第一方向 Y:第二方向 Z:第三方向 H1,H2,H3,H4,H5,H6:距離
圖1為本創作實施例提供的導電基板被分割成第一導電墊與第二導電墊的剖面圖；
圖2為於圖1所述第一導電墊與所述第二導電墊上形成第一導電層、第二導電層、第三導電層與第四導電層的剖面圖；
圖3 為將圖2所述第一導電墊與所述第二導電墊成型成第一框體與第二框體的剖面圖；
圖4為於圖3所述第一導電層與所述第二導電層上分別形成第一焊接層與第二焊接層的剖面圖；
圖5為於圖4所述第一焊接層與所述第二焊接層上貼附內埋元件的剖面圖；
圖6為於圖5所述第一框體、所述第二框體與所述內埋元件上形成絕緣層的剖面圖；
圖7為於圖6所述絕緣層上形成開孔的剖面圖；
圖8為於圖7所述開孔內形成焊球的導電件的剖面圖；
圖9為於圖7所述開孔內形成導電柱的導電件的剖面圖。
100:封裝結構
10:導電框架
11:第一框體
111:第一導電部
112:第二導電部
1121:第一電連接端面
12:第二框體
121:第三導電部
122:第四導電部
1221:第二電連接端面
1021:第一端面
1022:第二端面
1031:第三端面
1032:第四端面
104:收容空間
20:第一導電層
21:第二導電層
22:第三導電層
23:第四導電層
30:第一焊接層
31:第二焊接層
40:內埋元件
41:第一連接端
42:第二連接端
50:絕緣層
51:底面
52:頂面
60:開孔
70:導電件
71:端面
X:第一方向
Y:第二方向
Z:第三方向
H1,H2,H3,H4,H5,H6:距離

Claims (10)

  1. 一種封裝結構，包括內埋元件，其改良在於，所述封裝結構還包括導電框架、絕緣層與導電件； 所述內埋元件包括於第一方向依次設置的第一連接端與第二連接端； 所述導電框架包括第一導電部與與所述第一導電部電連接的第二導電部，所述第二導電部沿所述第一方向凸設於所述第一導電部，所述第一導電部與所述第二導電部圍設形成收容空間，所述第二導電部包括遠離所述第一導電部設置的第一電連接端面，所述內埋元件容置於所述收容空間內且藉由所述第一導電部與所述第一連接端電連接； 所述絕緣層設於所述收容空間內，所述絕緣層包覆所述內埋元件，所述絕緣層沿所述第一方向包括依次設置的底面與頂面，所述第一電連接端面露出於所述頂面； 所述頂面上設置有至少一個開孔，所述第二連接端露出於所述開孔； 所述導電件設於所述開孔內且與所述第二連接端電連接。
  2. 如請求項1所述的封裝結構，其中，所述導電框架於垂直於所述第一方向的第二方向上包括間隔設置的第一框體與第二框體； 所述第一框體包括所述第一導電部與所述第二導電部； 所述第二框體包括第三導電部與與所述第三導電部電連接的第四導電部，所述第四導電部沿所述第一方向凸設於所述第三導電部，所述第四導電部包括遠離所述第三導電部設置的第二電連接端面； 所述第一導電部、所述第二導電部、所述第三導電部與所述第四導電部共同形成所述收容空間，所述內埋元件還藉由所述第三導電部與所述第一連接端電連接； 所述第二電連接端面亦露出於所述頂面。
  3. 如請求項2所述的封裝結構，其中，所述第一電連接端面與所述第二電連接端面均於所述第一方向上凸設於所述第二連接端。
  4. 如請求項3所述的封裝結構，其中，所述導電件包括遠離所述內埋元件設置的端面，於所述第一方向上，所述端面凸設於所述頂面，所述端面到所述第一導電部的距離H1大於所述第一電連接端面到所述第一導電部的距離H2，所述端面到所述第三導電部的距離H3大於所述第二電連接端面到所述第三導電部的距離H4，10μm ˂ H1-H2 ˂80μm與10μm ˂ H3-H4 ˂80μm。
  5. 如請求項2所述的封裝結構，其中，所述封裝結構還包括第一導電層、第二導電層、第一焊接層與第二焊接層，所述第一導電層設於所述第一導電部，所述第一焊接層電連接所述第一導電層與所述第一連接端，所述第二導電層設於所述第三導電部，所述第二焊接層電連接所述第二導電層與所述第一連接端。
  6. 如請求項2所述的封裝結構，其中，所述封裝結構還包括第三導電層與第四導電層，所述第三導電層設於所述第一電連接端面，所述第四導電層設於所述第二電連接端面，所述第三導電層與所述第四導電層均露出於所述頂面。
  7. 如請求項6所述的封裝結構，其中，所述第三導電層與所述第四導電層均於所述第一方向上凸設於所述第二連接端。
  8. 如請求項6所述的封裝結構，其中，所述導電件包括遠離所述內埋元件設置的端面，於所述第一方向上，所述端面凸設於所述頂面，所述端面到所述第一導電部的距離H1大於所述第三導電層遠離所述第一電連接端面的表面到所述第一導電部的距離H5，所述端面到所述第三導電部的距離H3大於所述第四導電層遠離所述第二電連接端面的表面到所述第三導電部的距離H6，10μm ˂ H1-H5 ˂80μm與10μm ˂ H3-H6˂80μm。
  9. 如請求項2所述的封裝結構，其中，定義第三方向垂直於第一方向與第二方向，所述第一框體與所述第二框體為均多個，多個所述第一框體於所述第三方向上間隔排列，多個所述第二框體於所述第三方向上間隔排列。
  10. 如請求項1所述的封裝結構，其中，所述導電件包括焊球或導電柱。
TW111207285U 2022-06-29 2022-07-07 封裝結構 TWM637322U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210756373.6 2022-06-29
CN202210756373.6A CN117374035A (zh) 2022-06-29 2022-06-29 封装结构及其制备方法

Publications (1)

Publication Number Publication Date
TWM637322U true TWM637322U (zh) 2023-02-11

Family

ID=86689646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111207285U TWM637322U (zh) 2022-06-29 2022-07-07 封裝結構

Country Status (2)

Country Link
CN (1) CN117374035A (zh)
TW (1) TWM637322U (zh)

Also Published As

Publication number Publication date
CN117374035A (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
JP4805901B2 (ja) 半導体パッケージ
US6784525B2 (en) Semiconductor component having multi layered leadframe
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US20020058356A1 (en) Semiconductor package and mount board, and mounting method using the same
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20070252255A1 (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US7968369B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
JP2001339011A (ja) 半導体装置およびその製造方法
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6403460B1 (en) Method of making a semiconductor chip assembly
JP2006228897A (ja) 半導体装置
JP2943788B2 (ja) 電子部品搭載用配線基板
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
TWM637322U (zh) 封裝結構
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
WO2018052081A1 (ja) 高周波モジュール
US20240096725A1 (en) Electronic devices and methods of manufacturing electronic devices
KR100891652B1 (ko) 반도체 칩 실장용 기판
US20030073266A1 (en) Semiconductor device and a method of manufacturing the same