CN117374035A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN117374035A
CN117374035A CN202210756373.6A CN202210756373A CN117374035A CN 117374035 A CN117374035 A CN 117374035A CN 202210756373 A CN202210756373 A CN 202210756373A CN 117374035 A CN117374035 A CN 117374035A
Authority
CN
China
Prior art keywords
conductive
conductive portion
connection end
frame
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210756373.6A
Other languages
English (en)
Inventor
彭满芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202210756373.6A priority Critical patent/CN117374035A/zh
Priority to TW111207285U priority patent/TWM637322U/zh
Publication of CN117374035A publication Critical patent/CN117374035A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Packages (AREA)

Abstract

本申请提出一种封装结构的制备方法，包括：将导电框架和内埋元件电连接形成中间体，内埋元件包括第一连接端和第二连接端，导电框架包括第一导电部和凸设于第一导电部的第二导电部，第一导电部和第二导电部围设形成收容空间，第二导电部包括远离第一导电部设置的第一电连接端面，内埋元件容置于收容空间内且通过第一导电部与第一连接端电连接；在收容空间内填充包覆内埋元件的绝缘树脂，绝缘树脂固化后形成绝缘层，绝缘层包括依次设置的底面和顶面，第一电连接端面露出于顶面；在顶面形成至少一个开孔，第二连接端露出于开孔；在开孔内形成导电件以形成封装结构。利于简化制程并实现内埋元件的异面同侧导通，本申请还提供了一种封装结构。

Description

封装结构及其制备方法
技术领域
本申请涉及元件封装领域，具体涉及一种封装结构及其制备方法。
背景技术
封装结构通常包括内埋元件(如芯片)，内埋芯片的连接端可通过引线框架引出，从而可连接至电路板或进行电性测试。
现有的封装结构中，内埋元件均采用单面导通的方式集成在封装结构中。当需要将内埋元件双面的连接端从同一侧引出以方便电性测试时，制程通常较复杂。
发明内容
鉴于此，本申请提供一种可以简化制程并且可以实现内埋元件异面同侧导通的封装结构的制备方法。本申请还提供一种封装结构。
本申请提供的一种封装结构的制备方法，包括：
将导电框架和内埋元件电连接形成中间体，所述内埋元件包括在第一方向依次设置的第一连接端和第二连接端，所述导电框架包括第一导电部和与所述第一导电部电连接的第二导电部，所述第二导电部沿所述第一方向凸出于所述第一导电部，所述第一导电部和所述第二导电部围设形成收容空间，所述第二导电部包括远离所述第一导电部设置的第一电连接端面，所述内埋元件容置于所述收容空间内且通过所述第一导电部与所述第一连接端电连接；
在所述收容空间内填充绝缘树脂，使所述绝缘树脂包覆所述内埋元件，所述绝缘树脂固化后形成绝缘层，所述绝缘层沿所述第一方向包括依次设置的底面和顶面，所述第一电连接端面露出于所述顶面；
在所述顶面形成至少一个开孔，所述第二连接端露出于所述开孔；
在所述开孔内形成导电件以形成所述封装结构。
可选地，将所述导电框架和所述内埋元件电连接的步骤包括：
在所述第一导电部上依次形成第一导电层和第一焊接层，将所述第一连接端安装在所述第一焊接层上。
可选地，所述导电框架在垂直于所述第一方向的第二方向上包括间隔设置的第一框体和第二框体，所述第一框体包括所述第一导电部和所述第二导电部，所述第二框体包括第三导电部和与所述第三导电部电连接的第四导电部，所述第四导电部沿所述第一方向凸设于所述第三导电部，所述第四导电部包括远离所述第三导电部设置的第二电连接端面，所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部共同形成所述收容空间；
当将所述导电框架和所述内埋元件电连接时，所述内埋元件还通过所述第三导电部与所述第一连接端电连接；
在固化所述绝缘树脂形成所述绝缘层后，所述第二电连接端面也露出于所述顶面。
可选地，制备所述导电框架的步骤包括：
将导电基板切割成多个第一导电垫和多个第二导电垫，所述第一导电垫和所述第二导电垫在所述第二方向上间隔设置，定义第三方向垂直于所述第一方向和所述第二方向，多个所述第一导电垫在所述第三方向上间隔设置，多个所述第二导电垫在所述第三方向上间隔设置；
通过塑性成型工艺加工所述第一导电垫和所述第二导电垫，得到所述导电框架。
可选地，在所述第一方向上，所述第一电连接端面和所述第二电连接端面均凸设于所述第二连接端。
可选地，所述导电件包括远离所述内埋元件设置的端面，在所述第一方向上，所述端面到所述第一导电部的距离H1大于所述第一电连接端面到所述第一导电部的距离H2，10μm＜H1-H2＜80μm，所述端面到所述第三导电部的距离H3大于所述第二电连接端面到所述第三导电部的距离H4，10μm＜H3-H4＜80μm。
可选地，所述导电件包括焊球或导电柱。
本申请还提供了一种封装结构，包括内埋元件，所述封装结构还包括导电框架、绝缘层和导电件；
所述内埋元件包括在第一方向依次设置的第一连接端和第二连接端；
所述导电框架包括第一导电部和与所述第一导电部电连接的第二导电部，所述第二导电部沿所述第一方向凸设于所述第一导电部，所述第一导电部和所述第二导电部围设形成收容空间，所述第二导电部包括远离所述第一导电部设置的第一电连接端面，所述内埋元件容置于所述收容空间内且通过所述第一导电部与所述第一连接端电连接；
所述绝缘层设于所述收容空间内，所述绝缘层包覆所述内埋元件，所述绝缘层沿所述第一方向包括依次设置的底面和顶面，所述第一电连接端面露出于所述顶面；
所述顶面上设置有至少一个开孔，所述第二连接端露出于所述开孔；
所述导电件设于所述开孔内且与所述第二连接端电连接。
可选地，所述导电框架在垂直于所述第一方向的第二方向上包括间隔设置的第一框体和第二框体，所述第一框体包括所述第一导电部和所述第二导电部，所述第二框体包括第三导电部和与所述第三导电部电连接的第四导电部，所述第四导电部沿所述第一方向凸设于所述第三导电部，所述第四导电部包括远离所述第三导电部设置的第二电连接端面，所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部共同形成所述收容空间，所述内埋元件还通过所述第三导电部与所述第一连接端电连接；
所述第二电连接端面也露出于所述顶面，所述第一电连接端面和所述第二电连接端面均在所述第一方向上凸设于所述第二连接端。
可选地，所述导电件包括远离所述内埋元件设置的端面，在所述第一方向上，所述端面到所述第一导电部的距离H1大于所述第一电连接端面到所述第一导电部的距离H2，所述端面到所述第三导电部的距离H3大于所述第二电连接端面到所述第三导电部的距离H4，10μm＜H1-H2＜80μm，10μm＜H3-H4＜80μm。
相比于现有技术，本申请通过设置导电框架的结构，使得内埋元件的第一连接端经第一导电部和第二导电部引出至第一电连接端面。第二导电部沿第一方向凸设于第一导电部，可以实现第一连接端和第二连接端在同一方向导通，实现异面同侧导通。另外，相比于现有技术，本申请减少了在绝缘层内部形成导电引线的步骤。
附图说明
图1为本申请实施例提供的导电基板被分割成第一导电垫和第二导电垫的剖面图；
图2为在图1所述第一导电垫和所述第二导电垫上形成第一导电层、第二导电层、第三导电层和第四导电层的剖面图；
图3为将图2所述第一导电垫和所述第二导电垫成型成第一框体和第二框体的剖面图；
图4为在图3所述第一导电层和所述第二导电层上分别形成第一焊接层和第二焊接层的剖面图；
图5为在图4所述第一焊接层和所述第二焊接层上贴附内埋元件的剖面图；
图6为在图5所述第一框体、所述第二框体和所述内埋元件上形成绝缘层的剖面图；
图7为在图6所述绝缘层上形成开孔的剖面图；
图8为在图7所述开孔内形成焊球的导电件的剖面图；
图9为在图7所述开孔内形成导电柱的导电件的剖面图。
主要元件符号说明
封装结构 100
导电框架 10
第一框体 11
第一导电部 111
第二导电部 112
第一电连接端面 1121
第二框体 12
第三导电部 121
第四导电部 122
第二电连接端面 1221
导电基板 101
第一导电垫 102
第一端面 1021
第二端面 1022
第二导电垫 103
收容空间 104
第三端面 1031
第四端面 1032
第一导电层 20
第二导电层 21
第三导电层 22
第四导电层 23
第一焊接层 30
第二焊接层 31
内埋元件 40
第一连接端 41
第二连接端 42
绝缘层 50
底面 51
顶面 52
开孔 60
导电件 70
端面 71
第一方向 X
第二方向 Y
第三方向 Z
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中元件。
本申请提供一种封装结构的制备方法。根据不同需求，所述制备方法的步骤顺序可以改变，某些步骤可以省略或合并。所述制备方法包括如下步骤：
步骤一：参照图1，将导电基板101切割成多个第一导电垫102和多个第二导电垫103，所述切割可采用机械切割、激光切割或化学蚀刻实现。所述第一导电垫102包括在第一方向X上依次设置的第一端面1021和第二端面1022。所述第二导电垫103包括在所述第一方向X上依次设置的第三端面1031和第四端面1032。所述第一导电垫102在垂直于所述第一方向X的第二方向Y上与所述第二导电垫103间隔设置，所述导电基板101的材料包括但不限于金属、金属合金和导电树脂等导电材料，具体地，包括铜-细-镍合金、铜-铬-镍合金、铜-镍-硅合金、铜-铬-镁合金、铜、银和导电环氧树脂。
在一些实施例中，定义第三方向Z垂直于所述第一方向X和所述第二方向Y，多个所述第一导电垫102在所述第三方向Z上间隔设置，多个所述第二导电垫103在所述第三方向Z上间隔设置。
步骤二：参照图2，在所述第二端面1022上形成第一导电层20和第三导电层22，所述第一导电层20和所述第三导电层22在第二方向Y上间隔排列。在所述第四端面1032上形成第二导电层21和第四导电层23，所述第二导电层21和所述第四导电层23在所述第二方向Y上间隔设置。所述第一导电层20、所述第二导电层21、第三导电层22和所述第四导电层23的材料包括但不限于金属材料，例如，金和银。形成各个导电层的方式包括但不限于电镀和化学镀。
在另外的实施例中，可以不形成所述第三导电层22和所述第四导电层23。
步骤三：参照图3，通过塑性成型工艺加工所述第一导电垫102和所述第二导电垫103得到导电框架10，所述导电框架10包括在所述第二方向Y上间隔设置的第一框体11和第二框体12。塑性成型包括但不限于锻造、轧制和冲压中的一种。
所述第一框体11包括第一导电部111和与所述第一导电部111电连接的第二导电部112，所述第二导电部112沿所述第一方向X凸设于所述第一导电部111，所述第二导电部112包括远离所述第一导电部111的第一电连接端面1121，所述第一电连接端面1121实际上为塑性成形后的部分所述第二端面1022。所述第一导电层20置于所述第一导电部111的所述第二端面1022上，所述第三导电层22置于所述第一电连接端面1121上。
所述第二框体12包括第三导电部121和与所述第三导电部121电连接的第四导电部122，所述第四导电部122沿所述第一方向X凸设于所述第三导电部121。另外，所述第四导电部122包括远离所述第三导电部121设置的第二电连接端面1221，所述第二电连接端面1221实际上为塑性成型后的部分所述第四端面1032。所述第二导电层21置于所述第三导电部121的所述第四端面1032上，所述第四导电层23置于所述第二电连接端面1221上。所述第一导电部111和所述第三导电部121在所述第二方向Y上间隔设置。所述第一导电部111、所述第二导电部112、第三导电部121和第四导电部122共同形成收容空间104。
步骤四：参照图4，在所述第一导电层20远离所述第一导电部111的表面形成第一焊接层30，在所述第二导电层21远离所述第三导电部121的表面形成第二焊接层31。形成所述第一焊接层30和所述第二焊接层31的方式包括但不限于印刷和喷涂。所述第一焊接层30和所述第二焊接层31的材料包括但不限于锡和锡合金。
步骤五：参照图5，将内埋元件40安装在所述第一焊接层30和所述第二焊接层31上形成中间体(图中未标示)，所述内埋元件40包括在所述第一方向X依次设置的第一连接端41和第二连接端42，所述第一连接端41分别与所述第一焊接层30和所述第二焊接层31电连接。
具体地，可以通过所述第一连接端41的焊垫或引脚(图未示出)分别与所述第一焊接层30和所述第二焊接层31进行电连接。
在另外的实施例中，可以省略步骤一至步骤五，直接将成型的所述导电框架10与所述内埋元件40电连接形成所述中间体，所述导电框架10包括所述第一导电部111和所述第二导电部112，所述第一导电部111和所述第二导电部112围设形成所述收容空间104。所述第一导电部111可以通过导电胶与所述第一连接端41电连接。在另外的实施例中，所述导电框架10可以不包括所述第二框体12。
步骤六：参照图6，在所述收容空间104内填充绝缘树脂，使所述绝缘树脂包覆所述内埋元件40，所述绝缘树脂固化后形成绝缘层50，所述绝缘层50沿所述第一方向X包括依次设置的底面51和顶面52，所述第三导电层22和所述第四导电层23露出于所述顶面52。
在另外的实施例中，当不设置所述第三导电层22和所述第四导电层23时，所述第一电连接端面1121和所述第二电连接端面1221均直接露出于所述顶面52。
在一些实施例中，在所述第一方向X上，所述第一电连接端面1121和所述第二电连接端面1221均凸设于所述第二连接端42。在另外的实施例中，所述第一电连接端面1121和所述第二电连接端面1221可以与所述第二连接端42齐平或者凹设于所述第二连接端42。
在另外的实施例中，当不设置所述第二框体12时，所述第一电连接端面1121露出于所述顶面52。
可以理解的是，所述第一电连接端面1121、所述第二电连接端面1221、所述第三导电层22和所述第四导电层23均用于后续进行电性测试或使用时候进行电连接。
所述绝缘层50的材料包括但不限于环氧树脂、聚酰亚胺和聚对苯二甲酸乙二醇酯。
步骤七：参照图7，在所述顶面52形成至少一个开孔60，所述第二连接端42露出于所述开孔60。所述开孔60通过机械开孔或激光开孔形成，在本实施例中，所述开孔60采用激光开孔形成，采用激光开孔可以方便调节所述开孔60密度。
步骤八：参照图8和图9，在所述开孔60内形成与所述第二连接端42电连接的导电件70以形成封装结构100。在一些实施例中，所述导电件70沿所述第一方向X可凸设于所述顶面52。在一些实施例中，参照图8，所述导电件70包括焊球，可通过植球法形成所述焊球。在另一些实施例中，参照图9，所述导电件70包括导电柱，形成所述导电柱的方式包括但不限于喷涂和印刷。在另外的实施例中，所述导电件70可以是导电孔。
具体地，所述第二连接端42上可以设置焊垫或引脚(图未示出)与所述导电件70进行电连接。
在一些实施例中，继续参照图8和图9，所述导电件70包括远离所述内埋元件40设置的端面71，在所述第一方向X上，所述端面71到所述第一导电部111的距离H1大于所述第三导电层22远离所述第一导电部111的表面到所述第一导电部111的距离H5，所述端面71到所述第三导电部121的距离H3大于所述第四导电层23远离所述第三导电部121的表面到所述第三导电部121的距离H6。并且，10μm＜H1-H5＜80μm，10μm＜H3-H6＜80μm。
在另外的实施例中，当不设置所述第三导电层22和所述第四导电层23时，在所述第一方向X上，H1大于所述第一电连接端面1121到所述第一导电部111的距离H2，H3大于所述第二电连接端面1221到所述第三导电部121的距离H4，且10μm＜H1-H2＜80μm，10μm＜H3-H4＜80μm。
通过将所述导电件70凸设10～80μm，可以在所述封装结构100进行后续流焊加工的过程中，调整合适的所述导电件70整体形变量，保证流焊效果。另外，所述导电件70凸设于所述第一电连接端面1121、所述第二电连接端面1221、所述第三导电层22和所述第四导电层23中的至少一个，可以减少一道表面刷模工艺，并且可以防止所述封装结构100与外部电路板焊接时产生空焊的问题。
所述导电件70的材料包括但不限于锡、锡合金、导电树脂和导电膏的一种。
本申请通过设置所述导电框架10的结构，使得所述内埋元件40的所述第一连接端41经所述第一导电部111和所述第二导电部112引出至所述第一电连接端面1121。因为所述第二导电部112沿所述第一方向X凸设于所述第一导电部111，可以实现所述第一连接端41和所述第二连接端42在同一方向导通，实现异面同侧导通。另外，本申请是通过形成所述绝缘层50之后，再在所述绝缘层50上形成所述开孔60，并在所述开孔60内形成电连接所述第一连接端41的导电件70，相比于现有技术，本申请减少了在所述绝缘层50内部形成导电引线的步骤。另外，相较于先在所述第二连接端42上焊接电极，再压合暴露电极的所述绝缘层50，再在电极表面刷模的技术方案，本申请减少了焊接电极的步骤。因此，本申请提供了一种制程较简化的制备方法，有利于降低成本。
参照图8和图9，本申请还提供了一种封装结构100，所述封装结构100包括内埋元件40、导电框架10、绝缘层50和导电件70。所述内埋元件40包括在第一方向X依次设置的第一连接端41和第二连接端42。所述导电框架10包括第一导电部111和与所述第一导电部111电连接的第二导电部112，所述第二导电部112沿所述第一方向X凸设于所述第一导电部111，所述第一导电部111和所述第二导电部112围设形成收容空间104，所述第二导电部112包括远离所述第一导电部111设置的第一电连接端面1121。所述内埋元件40置于所述收容空间104内且通过所述第一导电部111与所述第一连接端41电连接。所述绝缘层50设于所述收容空间104内，所述绝缘层50包覆所述内埋元件40。所述绝缘层50沿所述第一方向X包括依次设置的底面51和顶面52。所述第一电连接端面1121露出于所述顶面52。另外，所述顶面52上设置有至少一个开孔60，所述第二连接端42露出于所述开孔60。且，所述导电件70设于所述开孔60内且与所述第二连接端42电连接。
在一些实施例中，所述导电件70沿所述第一方向X凸设于所述顶面52。
在一些实施例中，继续参照图8和图9，所述导电框架10在垂直于所述第一方向X的第二方向Y上包括间隔设置的第一框体11和第二框体12，所述第一框体11包括所述第一导电部111和所述第二导电部112，所述第二框体12包括第三导电部121和与所述第三导电部121电连接的第四导电部122。所述第四导电部122沿所述第一方向X凸设于所述第三导电部121，所述第四导电部122包括远离所述第三导电部121设置的第二电连接端面1221。所述第一导电部111、所述第二导电部112、所述第三导电部121、所述第四导电部122共同形成所述收容空间104，所述内埋元件40还通过所述第三导电部121与所述第一连接端41电连接。所述第二电连接端面1221也露出于所述顶面52，所述第一电连接端面1121和所述第二电连接端面1221均在所述第一方向X上凸设于所述第二连接端42。
在另外的实施例中，可以不设置所述第二框体12，所述第一电连接端面1121可以不凸设于所述第二连接端42。
在一些实施例中，继续参照图8和图9，所述导电件70包括远离所述内埋元件40设置的端面71。在所述第一方向X上，所述端面71到所述第一导电部111的距离H1大于所述第一电连接端面1121在到所述第一导电部111的距离H2，所述端面71到所述第三导电部121的距离H3大于所述第二电连接端面1221到所述第三导电部121的距离H4，且10μm＜H1-H2＜80μm和10μm＜H3-H4＜80μm。
在另外的实施例中，H1-H2和H3-H4可以改变。
在一些实施例中，继续参照图8和图9，所述封装结构100还包括第一导电层20、第二导电层21、第三导电层22、第四导电层23、第一焊接层30和第二焊接层31。所述第一导电层20设于所述第一导电部111，所述第一焊接层30电连接所述第一导电层20和所述第一连接端41，通过所述第一导电层20和所述第一焊接层30实现所述第一连接端41和所述第一导电部111的电连接。所述第二导电层21设于所述第三导电部121，所述第二焊接层31电连接所述第二导电层21和所述第一连接端41，通过所述第二导电层21和所述第二焊接层31实现所述第一连接端41和所述第三导电部121的电连接。在另外的实施例中，可以通过导电胶实现所述第一导电部111和所述第三导电部121与所述第一连接端41的电连接，也可以通过所述第一导电部111和所述第三导电部121分别直接与第一连接端41抵接，实现所述第一导电部111和所述第三导电部121分别与所述第一连接端41的电连接。
继续参照图8和图9，所述第三导电层22设于所述第一电连接端面1121，所述第三导电层22露出于所述顶面52，在所述第一方向X，H1大于所述第三导电层22远离所述第一电连接端面1121的表面到所述第一导电部111的距离H5，且10μm＜H1-H5＜80μm。所述第四导电层23设于所述第二电连接端面1221，所述第四导电层23露出于所述顶面52，且在所述第一方向X上，H3大于所述第四导电层23远离所述第二电连接端面1221的表面到所述第三导电部121的距离H6，10μm＜H3-H6＜80μm。
在另外的实施例中，H1-H5和H3-H6可以改变。
在另外的实施例中，可以不设置所述第一导电层20、所述第二导电层21、所述第三导电层22、所述第四导电层23、所述第一焊接层30和所述第二焊接层31。
所述导电件70包括但不限于导电柱和焊球。
所述第一框体11、所述第二框体12的材料可以为金属、金属合金和导电树脂，例如，铜-细-镍合金、铜-铬-镍合金、铜-镍-硅合金、铜-铬-镁合金、铜、银和导电环氧树脂。
所述第一导电层20、所述第二导电层21、第三导电层22和所述第四导电层23的材料包括但不限于金属材料，例如，金和银。形成导电层的方式包括但不限于电镀和化学镀。
所述第一焊接层30和所述第二焊接层31的材料包括但不限于锡和锡合金。
所述绝缘层50的材料包括但不限于环氧树脂、聚酰亚胺和聚对苯二甲酸乙二醇酯。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本申请的技术构思做出的其他变形和改变，都应该属于本申请的保护范围。

Claims (10)

1.一种封装结构的制备方法，其特征在于，包括：
将导电框架和内埋元件电连接形成中间体，所述内埋元件包括在第一方向依次设置的第一连接端和第二连接端，所述导电框架包括第一导电部和与所述第一导电部电连接的第二导电部，所述第二导电部沿所述第一方向凸出于所述第一导电部，所述第一导电部和所述第二导电部围设形成收容空间，所述第二导电部包括远离所述第一导电部设置的第一电连接端面，所述内埋元件容置于所述收容空间内且通过所述第一导电部与所述第一连接端电连接；
在所述收容空间内填充绝缘树脂，使所述绝缘树脂包覆所述内埋元件，所述绝缘树脂固化后形成绝缘层，所述绝缘层沿所述第一方向包括依次设置的底面和顶面，所述第一电连接端面露出于所述顶面；
在所述顶面形成至少一个开孔，所述第二连接端露出于所述开孔；
在所述开孔内形成导电件以形成所述封装结构。
2.如权利要求1所述的封装结构的制备方法，其特征在于，将所述导电框架和所述内埋元件电连接的步骤包括：
在所述第一导电部上依次形成第一导电层和第一焊接层，将所述第一连接端安装在所述第一焊接层上。
3.如权利要求2所述的封装结构的制备方法，其特征在于，所述导电框架在垂直于所述第一方向的第二方向上包括间隔设置的第一框体和第二框体，所述第一框体包括所述第一导电部和所述第二导电部，所述第二框体包括第三导电部和与所述第三导电部电连接的第四导电部，所述第四导电部沿所述第一方向凸设于所述第三导电部，所述第四导电部包括远离所述第三导电部设置的第二电连接端面，所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部共同形成所述收容空间；
当将所述导电框架和所述内埋元件电连接时，所述内埋元件还通过所述第三导电部与所述第一连接端电连接；
在固化所述绝缘树脂形成所述绝缘层后，所述第二电连接端面也露出于所述顶面。
4.如权利要求3所述的封装结构的制备方法，其特征在于，制备所述导电框架的步骤包括：
将导电基板切割成多个第一导电垫和多个第二导电垫，所述第一导电垫和所述第二导电垫在所述第二方向上间隔设置，定义第三方向垂直于所述第一方向和所述第二方向，多个所述第一导电垫在所述第三方向上间隔设置，多个所述第二导电垫在所述第三方向上间隔设置；
通过塑性成型工艺加工所述第一导电垫和所述第二导电垫，得到所述导电框架。
5.如权利要求3所述的封装结构的制备方法，其特征在于，在所述第一方向上，所述第一电连接端面和所述第二电连接端面均凸设于所述第二连接端。
6.如权利要求5所述的封装结构的制备方法，其特征在于，所述导电件包括远离所述内埋元件设置的端面，在所述第一方向上，所述端面到所述第一导电部的距离H1大于所述第一电连接端面到所述第一导电部的距离H2，10μm＜H1-H2＜80μm，所述端面到所述第三导电部的距离H3大于所述第二电连接端面到所述第三导电部的距离H4，10μm＜H3-H4＜80μm。
7.如权利要求1所述的封装结构的制备方法，其特征在于，所述导电件包括焊球或导电柱。
8.一种封装结构，包括内埋元件，其特征在于，所述封装结构还包括导电框架、绝缘层和导电件；
所述内埋元件包括在第一方向依次设置的第一连接端和第二连接端；
所述导电框架包括第一导电部和与所述第一导电部电连接的第二导电部，所述第二导电部沿所述第一方向凸设于所述第一导电部，所述第一导电部和所述第二导电部围设形成收容空间，所述第二导电部包括远离所述第一导电部设置的第一电连接端面，所述内埋元件容置于所述收容空间内且通过所述第一导电部与所述第一连接端电连接；
所述绝缘层设于所述收容空间内，所述绝缘层包覆所述内埋元件，所述绝缘层沿所述第一方向包括依次设置的底面和顶面，所述第一电连接端面露出于所述顶面；
所述顶面上设置有至少一个开孔，所述第二连接端露出于所述开孔；
所述导电件设于所述开孔内且与所述第二连接端电连接。
9.如权利要求8所述的封装结构，其特征在于，所述导电框架在垂直于所述第一方向的第二方向上包括间隔设置的第一框体和第二框体，所述第一框体包括所述第一导电部和所述第二导电部，所述第二框体包括第三导电部和与所述第三导电部电连接的第四导电部，所述第四导电部沿所述第一方向凸设于所述第三导电部，所述第四导电部包括远离所述第三导电部设置的第二电连接端面，所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部共同形成所述收容空间，所述内埋元件还通过所述第三导电部与所述第一连接端电连接；
所述第二电连接端面也露出于所述顶面，所述第一电连接端面和所述第二电连接端面均在所述第一方向上凸设于所述第二连接端。
10.如权利要求9所述的封装结构，其特征在于，所述导电件包括远离所述内埋元件设置的端面，在所述第一方向上，所述端面到所述第一导电部的距离H1大于所述第一电连接端面到所述第一导电部的距离H2，所述端面到所述第三导电部的距离H3大于所述第二电连接端面到所述第三导电部的距离H4，10μm＜H1-H2＜80μm，10μm＜H3-H4＜80μm。
CN202210756373.6A 2022-06-29 2022-06-29 封装结构及其制备方法 Pending CN117374035A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210756373.6A CN117374035A (zh) 2022-06-29 2022-06-29 封装结构及其制备方法
TW111207285U TWM637322U (zh) 2022-06-29 2022-07-07 封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210756373.6A CN117374035A (zh) 2022-06-29 2022-06-29 封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117374035A true CN117374035A (zh) 2024-01-09

Family

ID=86689646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210756373.6A Pending CN117374035A (zh) 2022-06-29 2022-06-29 封装结构及其制备方法

Country Status (2)

Country Link
CN (1) CN117374035A (zh)
TW (1) TWM637322U (zh)

Also Published As

Publication number Publication date
TWM637322U (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
US6236561B1 (en) Chip type solid electrolytic capacitor and its manufacturing method
US7528460B2 (en) Semiconductor device sealed with electrical insulation sealing member
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
US20080315412A1 (en) Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
JP2001339011A (ja) 半導体装置およびその製造方法
CN101978439B (zh) 具有柔性引线的表面安装贴片型电阻器
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP3543955B2 (ja) チップ型固体電解コンデンサ
US11955410B2 (en) Electronic component apparatus having a first lead frame and a second lead frame and an electronic component provided between the first lead frame and the second lead frame
KR100226335B1 (ko) 플라스틱 성형회로 패키지
CN101866889B (zh) 无基板芯片封装及其制造方法
CN117374035A (zh) 封装结构及其制备方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JPH11103160A (ja) 半田部材及びプリント配線板
CN210129511U (zh) 高频模块
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
CN219834461U (zh) 一种立体封装结构
CN217770543U (zh) 一种电气固定连接结构及传感器
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JPH10335388A (ja) ボールグリッドアレイ
KR100877406B1 (ko) 반도체 실장기판 및 그 제조방법
CN118824972A (zh) 半导体装置及其制造方法
CN118248638A (zh) 一种薄形的高密度混合封装结构
CN114496808A (zh) 倒装式塑封的装配方法、屏蔽系统、散热系统及应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination