JPH08139113A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH08139113A
JPH08139113A JP6275228A JP27522894A JPH08139113A JP H08139113 A JPH08139113 A JP H08139113A JP 6275228 A JP6275228 A JP 6275228A JP 27522894 A JP27522894 A JP 27522894A JP H08139113 A JPH08139113 A JP H08139113A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
resin
protrusions
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6275228A
Other languages
English (en)
Inventor
Atsunobu Kawamoto
厚信 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6275228A priority Critical patent/JPH08139113A/ja
Priority to US08/552,770 priority patent/US5661342A/en
Publication of JPH08139113A publication Critical patent/JPH08139113A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の位置決めを精度よく行いつつ、
スクラブすることも可能な構造の樹脂封止型半導体装置
を得ることを目的とする。 【構成】 放熱板と、放熱板上に熱伝導性接着剤で固着
された略々矩形の半導体素子と半導体素子に電気的に接
続された電極と、放熱板上で半導体素子の少なくとも２
辺に緩やかに接する位置に設けられ、半導体素子を位置
決めする複数の突起と、放熱板、半導体素子および電極
を封止する封止樹脂とを備えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は樹脂封止型半導体装置
に関するものである。
【０００２】
【従来の技術】図１１は従来の樹脂封止型半導体装置を
示す正面図であり、図１２は従来の樹脂封止型半導体装
置を示す断面図である。図１２にはねじ止め用のねじが
挿入される様子も示されている。図１１に示されるよう
に、従来の樹脂封止型半導体装置は、第１の外部電極で
ある電極リード６を備え、外部シャーシ等にねじ止めさ
れる為の取付穴１０を備えた矩形の放熱板１上に、半導
体素子３が半田４によって固着されている。これにより
半導体素子３と電極リード６は電気的および熱的に接続
されている。また、半導体素子３と第２の外部電極であ
る電極リード７とは導通手段であるボンディングワイヤ
ー５でボンディングされて電気的に接続されている。電
極リード７は樹脂封止される部分の内部電極７ａと外部
に露出する部分の外部電極７ｂとに分けられ、放熱板
１、半導体素子３、内部電極７ａは封止樹脂２で封止さ
れている。
【０００３】このような構成の樹脂封止型半導体装置に
おいては、半導体素子３を放熱板１に固着する際に半田
４を用いるが、半導体素子３と放熱板１との間にある半
田４の厚さを均一にしなくてはならない為、半田４を印
刷した後半導体素子３を放熱板１に固着する際、半導体
素子３を放熱板１上で揺り動かし半田４をならすと共に
なじみを良くする作業であるスクラブを行う必要があ
る。
【０００４】発熱体である半導体素子３は、その熱を外
部に逃がすために、固着される放熱板１上において放熱
板１を外部シャーシにねじ止めするねじ１１の頭部に押
圧されない位置で、取付穴１０から所定の距離をおき正
確に位置決めされることが望ましい。また、近年の半導
体素子の多ピン化により、ワイヤボンディングの高精度
化が要求されており、ワイヤボンディングの高精度を図
るためには、半導体素子３が放熱板１上の所定の搭載位
置に精度よく位置決めされることが望まれている。
【０００５】上述のことより、半導体素子３は放熱板１
上に精度よく位置決めできることが必要となるが、その
ため放熱板１に位置決め用の突起をもうけて、半導体素
子３を放熱板１の所定位置に精度よく固着する方法が考
案されている（実開平４−１０３４６）。
【０００６】図１３に実開平４−１０３４６の一例の正
面図を示す。また図１４にその断面図を示す。図１３に
示されるようにこの考案では、半導体素子３の４辺を囲
むように連続した枠状の壁９ａ、９ｂ，９ｃ，９ｄが設
けられている。これにより、半導体素子３は所定の位置
に位置決めされて固着される。
【０００７】しかし上述のような従来の位置決め方法で
は半導体素子３を放熱板１上に完全に固定してしまう
為、半導体素子３をスクラブすることが不可能であっ
た。そのため、半導体素子３が放熱板１上の所定の搭載
位置に精度よく位置決めされることはできても、半導体
素子３と放熱板１との間の半田４の厚さを均一にするこ
とができなかった。また半田４が連続した壁に囲まれて
いるため、半導体素子３を押圧あるいはスクラブしよう
とする際に半田４の逃げ路が無い。
【０００８】
【発明が解決しようとする課題】上述の問題を解決する
ために、本発明は半導体素子の位置決めを精度よく行い
つつ、スクラブすることも可能な構造の樹脂封止型半導
体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１の樹脂封止型半
導体装置においては、放熱板と、放熱板上に熱伝導性接
着剤で固着された略々矩形の半導体素子と、半導体素子
に電気的に接続された電極と、放熱板上で半導体素子の
少なくとも２辺に緩やかに接する位置に設けられ、半導
体素子を位置決めする複数の突起と、放熱板、半導体素
子および電極を封止する封止樹脂とを備えている。
【００１０】請求項２の樹脂封止型半導体装置において
は、突起が円柱形である。
【００１１】請求項３の樹脂封止型半導体装置において
は、放熱板上に多数の突起が設けられており、突起は、
その多数の突起から、放熱板上に固着される半導体素子
の大きさに応じて、不要な突起を取り除くことにより残
った突起である。
【００１２】
【作用】請求項１の樹脂封止型半導体装置においては、
半導体素子は放熱板上に固着される際、位置決め用の突
起の内側で緩やかに規制される。
【００１３】請求項２の樹脂封止型半導体装置において
は、突起が円柱形なので半導体素子の側面はスクラブさ
れるときに突起により傷付けられることがない。
【００１４】請求項３の樹脂封止型半導体装置において
は、放熱板は半導体素子の大きさに合わせて、不要な突
起を取り除いた後使用される。
【００１５】
【実施例】
実施例１．図１は本発明の樹脂封止型半導体装置を示す
正面図であり、図２は本発明の樹脂封止型半導体装置を
示す図１のII−II断面図である。図１および図２におい
て２乃至７は従来技術と同様なので説明を省略する。放
熱板１１上の３箇所に半導体素子３位置決め用の円柱形
の突起９が設けられている。突起９は半導体素子３が放
熱板１１に平行な方向にのみスクラブが可能なように配
置されている。すなわち、突起９は、図１において半導
体素子３の左右及び下部の３辺に緩やかに接触できる位
置に設けられ、左右方向および下方向へのそれ以上の移
動を制限しながら、図１で上下方向のスクラブ運動がで
きるようにしてある。突起９はスクラブ終了後に半導体
素子３を突起に接触させて半導体素子３を所定の位置に
位置決めするような位置に配置されている。また位置決
めのための手段が間隔の開いた突起９であるので、スク
ラブの際に半導体素子３と放熱板１１との間から押し出
された半田４が突起９の間の空間から容易に外部に逃げ
ることができ、スクラブ作業をさまたげることがない。
【００１６】このような位置決め用の突起９を設けたこ
とにより、半導体素子３の位置が規制され半導体素子位
置決めが精度良く行えると共に、上下方向に半導体素子
３をスクラブすることが可能になる。また、この突起９
は円柱形であるので半導体素子３が突起９内側にて揺り
動かされてもその側面が傷付けられることはない。突起
９は、放熱板１１が金型にて成形される際、金型に凹部
を設けておくことにより成形される。
【００１７】スクラブする方向が上下方向だけに規制さ
れる為、上下左右にスクラブする為に見込まれる放熱板
１１の寸法のマージンを左右方向にてとる必要がなく、
装置全体をコンパクトにすることができる。
【００１８】この実施例は突起が３個の場合を示すが、
図３に示すように放熱板２１上に突起９を半導体素子３
の左右に２個だけ設けることにより図において横方向の
みの位置決めをすることもできる。あるいは図４に示す
ように放熱板３１上に突起９を半導体素子３の上下に２
個だけ設けることにより図において縦方向のみの位置決
めをすることもできる。また図５に示すように放熱板４
１に突起９を半導体素子３の隣合う２辺に接するように
２個だけ設けて、半導体素子３を２個の突起９に押し付
けることにより位置決めをすることもできる。
【００１９】それぞれの例は、半導体素子３の位置決め
を精度よく行いながら、スクラブが可能であるという優
れた効果を得ることができる。また突起は２個で実現す
ることができるので、放熱板の作成にあたりコストが削
減できる。
【００２０】また、図６に示すように、長方形の半導体
素子１３に対して、突起９を半導体素子１３の一方の短
辺に１個、２つの長辺に沿ってそれぞれ２個づつ設けて
計５個の突起９により位置決めをすることもできる。こ
のような構成においては、半導体素子１３が放熱板５１
上で殆んど回転しないので長方形の半導体素子１３に対
しても安定した位置決めができる。
【００２１】実施例２．図７は１枚の放熱板６１に複数
の半導体素子３を固着した例である。通常放熱板１に対
して複数の半導体素子３を半田４で固着する場合には、
複数の半導体素子３をスクラブするための広い面積の放
熱板１が必要であった。しかし位置決め用の突起を設け
たことにより、スクラブする方向が図において上下方向
だけに規制されるため、放熱板６１の左右方向の寸法を
小さくすることができる。
【００２２】また、スクラブするために必要な面積が小
さいため、図８に示すように複数の取付穴１０を設ける
こともできる。また、図９に示すように縦方向に長さの
短い樹脂封止型半導体装置にしたい場合、取付穴１０を
半導体素子３の横に設けた形状とするが、実施例におい
ては半導体素子３のスクラブの方向は横方向に規制され
るため、さらに縦方向の寸法を短くすることができる。
【００２３】実施例３．図１０は本発明の他の実施例を
示す樹脂封止型半導体装置を示す正面図である。図にお
いて突起１９は、固着される半導体素子３の位置決めに
使用される各辺に対して垂直に３個ずつ並んで設けられ
ている。各３個の突起１９は、放熱板９１上に固着され
る半導体素子３の大中小の３種類の大きさに対応してお
り、大あるいは中の半導体素子３を固着する場合には、
やすり等により内側の不要な突起９を削って使用され
る。
【００２４】このような構成にすることにより、１種類
の放熱板により、３種類の大きさの半導体素子３に対応
することができる。さらに多数の突起を設けることによ
り、多くの種類の半導体素子３の対応できることは言う
までもない。
【００２５】
【発明の効果】請求項１の樹脂封止型半導体装置におい
ては、半導体素子をスクラブすることができかつ正確な
位置決めができる、樹脂封止半導体装置全体をコンパク
トにできる。
【００２６】請求項２の樹脂封止型半導体装置において
は、半導体素子が傷付くことによる樹脂封止型半導体装
置の機能不良を防ぐことができる。
【００２７】請求項３の樹脂封止型半導体装置において
は、１種類の放熱板で、複数種類の大きさの半導体素子
用の放熱板となることができる。
【図面の簡単な説明】
【図１】 本発明の樹脂封止型半導体装置を示す正面図
である。
【図２】 本発明の樹脂封止型半導体装置を示す断面図
である。
【図３】 本発明の他の実施例の突起が横方向に２個設
けられた様子を示す図である。
【図４】 本発明の他の実施例の突起が縦方向に２個設
けられた様子を示す図である。
【図５】 本発明の他の実施例の突起が位置決めされる
半導体素子の隣合う２辺に接するように設けられた様子
を示す図である。
【図６】 本発明の他の実施例の突起が位置決めされる
長方形の半導体素子の各長辺に沿って２個設られけた様
子を示す図である。
【図７】 本発明の他の実施例の半導体素子が複数搭載
された樹脂封止型半導体装置の正面図である。
【図８】 本発明の他の実施例の半導体素子が複数搭載
されさらに取付穴が複数設けられた樹脂封止型半導体装
置の正面図である。
【図９】 本発明の他の実施例の半導体素子が複数搭載
され上下方向に寸法を短くする場合の樹脂封止型半導体
装置の正面図である。
【図１０】 本発明の他の実施例の複数の半導体素子に
対応する突起を多数設けた様子を示す図である。
【図１１】 従来の樹脂封止型半導体装置を示す正面図
である。
【図１２】 従来の樹脂封止型半導体装置を示す断面図
である。
【図１３】 従来の他の樹脂封止型半導体装置を示す正
面図である。
【図１４】 従来の他の樹脂封止型半導体装置を示す断
面図である。
【符号の説明】
１１ 放熱板、４ 熱伝導性接着剤、３ 半導体素子、
６，７ 電極、９ 突起、２ 封止樹脂。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 放熱板と、上記放熱板上に熱伝導性接着
    剤で固着された略々矩形の半導体素子と上記半導体素子
    に電気的に接続された電極と、上記放熱板上で上記半導
    体素子の少なくとも２辺に緩やかに接する位置に設けら
    れ、上記半導体素子を位置決めする複数の突起と、上記
    放熱板、上記半導体素子および上記電極を封止する封止
    樹脂とを備えた樹脂封止型半導体装置。
  2. 【請求項２】 上記突起が円柱形である請求項１記載の
    樹脂封止型半導体装置。
  3. 【請求項３】 上記放熱板上に多数の突起が設けられて
    おり、上記突起は、その多数の突起から、上記放熱板上
    に固着される半導体素子の大きさに応じて、不要な突起
    を取り除くことにより残った突起である請求項１あるい
    は２に記載の樹脂封止型半導体装置。
JP6275228A 1994-11-09 1994-11-09 樹脂封止型半導体装置 Pending JPH08139113A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6275228A JPH08139113A (ja) 1994-11-09 1994-11-09 樹脂封止型半導体装置
US08/552,770 US5661342A (en) 1994-11-09 1995-11-03 Semiconductor device with heat sink including positioning pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6275228A JPH08139113A (ja) 1994-11-09 1994-11-09 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH08139113A true JPH08139113A (ja) 1996-05-31

Family

ID=17552495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6275228A Pending JPH08139113A (ja) 1994-11-09 1994-11-09 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5661342A (ja)
JP (1) JPH08139113A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008082827A (ja) * 2006-09-27 2008-04-10 Ntn Corp 回転検出装置およびその製造方法
JP2008082828A (ja) * 2006-09-27 2008-04-10 Ntn Corp 回転検出装置およびその製造方法
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2012182290A (ja) * 2011-03-01 2012-09-20 Mitsubishi Electric Corp 半導体装置の製造方法とその方法で製造された半導体装置
CN103426780A (zh) * 2012-05-14 2013-12-04 万国半导体(开曼)股份有限公司 焊球阵列用作高度垫块及焊料固定物
US9395389B2 (en) 2006-09-22 2016-07-19 Ntn Corporation Rotation detector, wheel bearing equipped therewith and process for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907743B2 (ja) * 1995-05-11 2007-04-18 ローム株式会社 半導体装置
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
US6348727B1 (en) * 1998-12-15 2002-02-19 International Rectifier Corporation High current semiconductor device package with plastic housing and conductive tab
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
KR20050025728A (ko) * 2003-09-08 2005-03-14 삼성에스디아이 주식회사 히트싱크 및 이를 구비한 디스플레이 패널
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
IT7823238V0 (it) * 1978-11-08 1978-11-08 Ates Componenti Elettron Contenitore in metallo e resina per dispositivo a semiconduttore.
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5856359A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
JPH0750753B2 (ja) * 1987-08-21 1995-05-31 株式会社東芝 トランジスタ装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9395389B2 (en) 2006-09-22 2016-07-19 Ntn Corporation Rotation detector, wheel bearing equipped therewith and process for manufacturing the same
JP2008082827A (ja) * 2006-09-27 2008-04-10 Ntn Corp 回転検出装置およびその製造方法
JP2008082828A (ja) * 2006-09-27 2008-04-10 Ntn Corp 回転検出装置およびその製造方法
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2012182290A (ja) * 2011-03-01 2012-09-20 Mitsubishi Electric Corp 半導体装置の製造方法とその方法で製造された半導体装置
CN103426780A (zh) * 2012-05-14 2013-12-04 万国半导体(开曼)股份有限公司 焊球阵列用作高度垫块及焊料固定物

Also Published As

Publication number Publication date
US5661342A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
JPH08139113A (ja) 樹脂封止型半導体装置
US20150097281A1 (en) Semiconductor device
JPH09199645A (ja) 半導体装置および半導体モジュール
KR970067728A (ko) 반도체 장치
JP2006332573A (ja) パワーモジュールのパッケージ構造
JPS6390159A (ja) 集積回路接続装置
JPH0680911B2 (ja) 電子部品を搭載したプリント配線板の放熱構造
US20240046965A1 (en) Semiconductor storage device
JPS60137042A (ja) 樹脂封止形半導体装置
JP2566280Y2 (ja) ファンユニット
JPS61292944A (ja) 集積回路パツケ−ジの液体冷却構造
JPH1187610A (ja) 半導体装置
JPS601850A (ja) 放熱部材の取付装置
CN218158692U (zh) 光机用dmd封装及散热结构、散热压板及投影光机
JP2004153243A (ja) 電力用半導体装置
JPS6329413B2 (ja)
JPH04350958A (ja) 半導体集積回路の放熱装置
JP2005159238A (ja) 半導体装置
JP2882101B2 (ja) 半導体装置
JP2004014991A (ja) 半導体素子モジュールの取付台
JPS62224049A (ja) 電子装置
JP2006024639A (ja) 半導体装置
TW202425329A (zh) 功率模組
JPH07288302A (ja) 放熱体固定装置
JPH04373197A (ja) 半導体装置の基板への表面実装構造