JPH04373197A - 半導体装置の基板への表面実装構造 - Google Patents
半導体装置の基板への表面実装構造Info
- Publication number
- JPH04373197A JPH04373197A JP17752091A JP17752091A JPH04373197A JP H04373197 A JPH04373197 A JP H04373197A JP 17752091 A JP17752091 A JP 17752091A JP 17752091 A JP17752091 A JP 17752091A JP H04373197 A JPH04373197 A JP H04373197A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- leads
- frame
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000005406 washing Methods 0.000 abstract 2
- 238000004140 cleaning Methods 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップをパッケ
ージに収納する等した半導体装置を基板に表面実装する
際に用いる、半導体装置の基板への表面実装構造に関す
る。
ージに収納する等した半導体装置を基板に表面実装する
際に用いる、半導体装置の基板への表面実装構造に関す
る。
【０００２】
【従来の技術】上記半導体装置は、従来一般に、次の２
通りの方法により、基板に表面実装している。
通りの方法により、基板に表面実装している。
【０００３】その一方は、基板表面に設けた凹部に半導
体装置下部を嵌入して、半導体装置周囲に延出したリー
ドを凹部周囲の基板表面の接続回路に、はんだ付けによ
り接続する方法である。
体装置下部を嵌入して、半導体装置周囲に延出したリー
ドを凹部周囲の基板表面の接続回路に、はんだ付けによ
り接続する方法である。
【０００４】その他方は、半導体装置周囲に延出したリ
ードを基板表面に向けてガルウイング状等に折曲させて
、リード先端を基板表面の接続回路に、はんだ付けによ
り接続する方法である。
ードを基板表面に向けてガルウイング状等に折曲させて
、リード先端を基板表面の接続回路に、はんだ付けによ
り接続する方法である。
【０００５】ところで、これら２通りの方法により、半
導体装置を基板に表面実装した場合には、半導体装置を
それを実装した基板と共に、フロン液等の洗浄液に浸漬
して洗浄しなければならない。
導体装置を基板に表面実装した場合には、半導体装置を
それを実装した基板と共に、フロン液等の洗浄液に浸漬
して洗浄しなければならない。
【０００６】これは、半導体装置を、上記のようにして
、基板に表面実装した場合には、リードを基板の接続回
路にはんだ付けした際に、微細なはんだボールが多数は
んだ付け箇所周辺に生ずるからである。そのため、上記
のようにして、半導体装置をそれを実装した基板と共に
洗浄して、それらのはんだボールをリード周辺から排除
しないと、それらのはんだボールが基板の接続回路やリ
ード間等に挟まって、接続回路やリード間が短絡等して
しまうからである。
、基板に表面実装した場合には、リードを基板の接続回
路にはんだ付けした際に、微細なはんだボールが多数は
んだ付け箇所周辺に生ずるからである。そのため、上記
のようにして、半導体装置をそれを実装した基板と共に
洗浄して、それらのはんだボールをリード周辺から排除
しないと、それらのはんだボールが基板の接続回路やリ
ード間等に挟まって、接続回路やリード間が短絡等して
しまうからである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、半導体装置をそれを表面実装した基板と共
に洗浄した場合には、その洗浄に用いた公害の元凶とな
るフロン液等の洗浄液が多量に排出されて、地球環境を
破壊した。
ようにして、半導体装置をそれを表面実装した基板と共
に洗浄した場合には、その洗浄に用いた公害の元凶とな
るフロン液等の洗浄液が多量に排出されて、地球環境を
破壊した。
【０００８】本発明は、このような課題に鑑みてなされ
たもので、公害の元凶となるフロン液等の洗浄液で、半
導体装置とそれを表面実装した基板とを洗浄する必要の
ない、半導体装置の基板への表面実装構造（以下、表面
実装構造という）を提供することを目的としている。
たもので、公害の元凶となるフロン液等の洗浄液で、半
導体装置とそれを表面実装した基板とを洗浄する必要の
ない、半導体装置の基板への表面実装構造（以下、表面
実装構造という）を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の表面実装構造は、半導体装置を基板
に固定すると共に、前記半導体装置周囲に延出したリー
ドを、前記半導体装置の基板への固定力により生じたリ
ードの弾性力を用いて、前記基板の接続回路に圧接して
なることを特徴としている。
に、本発明の第１の表面実装構造は、半導体装置を基板
に固定すると共に、前記半導体装置周囲に延出したリー
ドを、前記半導体装置の基板への固定力により生じたリ
ードの弾性力を用いて、前記基板の接続回路に圧接して
なることを特徴としている。
【００１０】本発明の第１の表面実装構造においては、
半導体装置を基板に着脱可能に固定することを好適とし
ている。
半導体装置を基板に着脱可能に固定することを好適とし
ている。
【００１１】本発明の第２の表面実装構造は、半導体装
置周囲に延出したリードを枠体と基板との間に挟持した
状態で、前記枠体を基板に固定して、前記半導体装置を
リードを介して基板に支持すると共に、前記リードを、
前記枠体の基板への固定力により生じたリードの弾性力
を用いて、前記基板の接続回路に圧接してなることを特
徴としている。
置周囲に延出したリードを枠体と基板との間に挟持した
状態で、前記枠体を基板に固定して、前記半導体装置を
リードを介して基板に支持すると共に、前記リードを、
前記枠体の基板への固定力により生じたリードの弾性力
を用いて、前記基板の接続回路に圧接してなることを特
徴としている。
【００１２】本発明の第２の表面実装構造においては、
枠体を基板に着脱可能に固定することを好適としている
。
枠体を基板に着脱可能に固定することを好適としている
。
【００１３】
【作用】上記構成の第１、第２の表面実装構造において
は、半導体装置周囲に延出したリードを、はんだを用い
ずに、半導体装置や枠体の基板への固定力により生じた
リードの弾性力を用いて、基板の接続回路に圧接により
接続している。
は、半導体装置周囲に延出したリードを、はんだを用い
ずに、半導体装置や枠体の基板への固定力により生じた
リードの弾性力を用いて、基板の接続回路に圧接により
接続している。
【００１４】従って、半導体装置を基板に表面実装した
際に、はんだボールが発生しないので、半導体装置をそ
れを実装した基板と共に、フロン液等の洗浄液を用いて
洗浄する工程を省くことができる。
際に、はんだボールが発生しないので、半導体装置をそ
れを実装した基板と共に、フロン液等の洗浄液を用いて
洗浄する工程を省くことができる。
【００１５】また、半導体装置や枠体を基板に着脱可能
に固定するようにした第１、第２の表面実装構造にあっ
ては、半導体装置や枠体をそれを固定した基板から離脱
させると共に、半導体装置周囲に延出したリードをそれ
を圧接した基板の接続回路から離脱させて、半導体装置
をそれを実装した基板から容易かつ迅速に取り外すこと
ができる。そして、それに代えて他の半導体装置を基板
に実装し直すことができる。
に固定するようにした第１、第２の表面実装構造にあっ
ては、半導体装置や枠体をそれを固定した基板から離脱
させると共に、半導体装置周囲に延出したリードをそれ
を圧接した基板の接続回路から離脱させて、半導体装置
をそれを実装した基板から容易かつ迅速に取り外すこと
ができる。そして、それに代えて他の半導体装置を基板
に実装し直すことができる。
【００１６】
【実施例】次に、本発明の実施例を図面に従い説明する
。図１と図２は本発明の第１の表面実装構造の好適な実
施例を示し、図１はその平面図、図２はその正面断面図
を示している。以下、この図中の表面実装構造を説明す
る。
。図１と図２は本発明の第１の表面実装構造の好適な実
施例を示し、図１はその平面図、図２はその正面断面図
を示している。以下、この図中の表面実装構造を説明す
る。
【００１７】図において、１０は、底面を高熱伝導性の
金属などからなる底板２２で封じたセラミックからなる
パッケージ本体２０のキャビティ２４に半導体チップ３
０を収納してなる半導体装置である。
金属などからなる底板２２で封じたセラミックからなる
パッケージ本体２０のキャビティ２４に半導体チップ３
０を収納してなる半導体装置である。
【００１８】この半導体装置１０の周囲には、パッケー
ジ本体２０に備えたメタライズ回路４０に接続したリー
ド５０を、多数本小ピッチで水平に並べて延出している
。
ジ本体２０に備えたメタライズ回路４０に接続したリー
ド５０を、多数本小ピッチで水平に並べて延出している
。
【００１９】リード５０は、弾性力のあるコバール（鉄
−ニッケル−コバルト合金）等から形成している。
−ニッケル−コバルト合金）等から形成している。
【００２０】６０は、プラスチック、セラミック等の絶
縁体からなる基板である。
縁体からなる基板である。
【００２１】基板６０表面には、半導体装置１０下部を
嵌入する凹部６２を設けている。
嵌入する凹部６２を設けている。
【００２２】凹部６２は、図２に示したように、半導体
装置１０周囲に延出したリード５０を凹部６２周囲の基
板６０表面に係止させて、半導体装置１０下部を凹部６
２に嵌入した状態において、半導体装置１０底面が凹部
６２内底面から小距離浮き上がるように、その深さを定
めている。
装置１０周囲に延出したリード５０を凹部６２周囲の基
板６０表面に係止させて、半導体装置１０下部を凹部６
２に嵌入した状態において、半導体装置１０底面が凹部
６２内底面から小距離浮き上がるように、その深さを定
めている。
【００２３】凹部６２周囲の基板６０表面には、半導体
装置１０周囲に延出した多数本のリード５０の配列位置
に合わせて、それらのリード５０をそれぞれ接続する接
続回路７０を多数本小ピッチで並べて備えている。
装置１０周囲に延出した多数本のリード５０の配列位置
に合わせて、それらのリード５０をそれぞれ接続する接
続回路７０を多数本小ピッチで並べて備えている。
【００２４】図の表面実装構造においては、半導体装置
１０を、この凹部６２を設けた基板６０に、ねじ８０を
用いて表面実装している。
１０を、この凹部６２を設けた基板６０に、ねじ８０を
用いて表面実装している。
【００２５】具体的には、凹部６２に、半導体装置１０
下部を、半導体装置１０底面を凹部６２内底面から小距
離浮かせた状態で、嵌入している。
下部を、半導体装置１０底面を凹部６２内底面から小距
離浮かせた状態で、嵌入している。
【００２６】それと共に、凹部６２周囲の基板６０表面
に、半導体装置１０周囲に延出した多数本のリード５０
を、それらを接続する凹部６２周囲の基板６０表面の多
数本の接続回路７０内端にそれぞれ搭載、係止している
。
に、半導体装置１０周囲に延出した多数本のリード５０
を、それらを接続する凹部６２周囲の基板６０表面の多
数本の接続回路７０内端にそれぞれ搭載、係止している
。
【００２７】リード５０は、図２に示したように、その
中途部を下方に向けてＶ字状に折曲したり、その中途部
に突起（図示せず）を設けたりしている。
中途部を下方に向けてＶ字状に折曲したり、その中途部
に突起（図示せず）を設けたりしている。
【００２８】半導体装置１０は、ねじ８０を用いて、基
板６０に着脱自在に固定している。
板６０に着脱自在に固定している。
【００２９】具体的には、半導体装置１０のパッケージ
本体２０の対角線上で対向する２隅部に、穴２６を、底
板２２を貫通して、それぞれ透設している。
本体２０の対角線上で対向する２隅部に、穴２６を、底
板２２を貫通して、それぞれ透設している。
【００３０】基板６０表面の凹部６２内底面には、半導
体装置１０のパッケージ本体の２隅部の穴２６の位置に
合わせて、２個のねじ穴６４をそれぞれ設けている。
体装置１０のパッケージ本体の２隅部の穴２６の位置に
合わせて、２個のねじ穴６４をそれぞれ設けている。
【００３１】そして、半導体装置１０の２隅部の穴２６
にねじ８０をそれぞれ挿通して、それらのねじ８０先端
を凹部６２内底面の２個のねじ穴６４にそれぞれ螺挿し
ている。
にねじ８０をそれぞれ挿通して、それらのねじ８０先端
を凹部６２内底面の２個のねじ穴６４にそれぞれ螺挿し
ている。
【００３２】そして、それらのねじ８０を、リード５０
の弾性力に抗してそれぞれ強く締め付けて、半導体装置
１０を、その底面を凹部６２内底面に押接させた状態で
、基板６０に着脱自在に固定している。
の弾性力に抗してそれぞれ強く締め付けて、半導体装置
１０を、その底面を凹部６２内底面に押接させた状態で
、基板６０に着脱自在に固定している。
【００３３】それと共に、半導体装置１０周囲に延出し
た多数本のリード５０中途部のＶ字状に折曲したり突起
を設けたりした（図では、Ｖ字状に折曲している）部分
を、半導体装置１０の基板６０への固定力により生じた
リード５０の弾性力を用いて、基板６０表面の接続回路
７０内端に、線接触または点接触状態で、それぞれ圧接
している。
た多数本のリード５０中途部のＶ字状に折曲したり突起
を設けたりした（図では、Ｖ字状に折曲している）部分
を、半導体装置１０の基板６０への固定力により生じた
リード５０の弾性力を用いて、基板６０表面の接続回路
７０内端に、線接触または点接触状態で、それぞれ圧接
している。
【００３４】図１と図２に示した表面実装構造は、以上
のように構成している。
のように構成している。
【００３５】なお、この表面実装構造においては、半導
体装置１０のパッケージ本体２０の４隅部に穴（図示せ
ず）を、底板２２を貫通して、それぞれ設けて、それら
の穴にそれぞれ挿通した４本のねじを用いて、半導体装
置１０を基板６０に確実に固定したり、半導体装置１０
周囲に延出したリード５０を基板６０表面の接続回路７
０内端に確実に圧接したりしても良い。
体装置１０のパッケージ本体２０の４隅部に穴（図示せ
ず）を、底板２２を貫通して、それぞれ設けて、それら
の穴にそれぞれ挿通した４本のねじを用いて、半導体装
置１０を基板６０に確実に固定したり、半導体装置１０
周囲に延出したリード５０を基板６０表面の接続回路７
０内端に確実に圧接したりしても良い。
【００３６】図３と図４はそれぞれ本発明の第１の表面
実装構造の他の好適な実施例を示し、詳しくはそれらの
正面断面図を示している。以下、これらの図中の表面実
装構造を説明する。
実装構造の他の好適な実施例を示し、詳しくはそれらの
正面断面図を示している。以下、これらの図中の表面実
装構造を説明する。
【００３７】図の表面実装構造では、図１と図２に示し
た半導体装置と同様な半導体装置１０を、平面状をした
基板６００に、ねじ８０を用いて表面実装している。
た半導体装置と同様な半導体装置１０を、平面状をした
基板６００に、ねじ８０を用いて表面実装している。
【００３８】具体的には、半導体装置１０周囲に延出し
た弾性力のあるコバール等からなるリード５００中途部
を、図３と図４に示したように、下方に向けてＬ字状に
折曲している。それと共に、リード５００先端を、図３
に示したように、半導体装置１０内側にＵ字状に折曲し
たり、図４に示したように、半導体装置１０外側にＵ字
状に折曲したりしている。
た弾性力のあるコバール等からなるリード５００中途部
を、図３と図４に示したように、下方に向けてＬ字状に
折曲している。それと共に、リード５００先端を、図３
に示したように、半導体装置１０内側にＵ字状に折曲し
たり、図４に示したように、半導体装置１０外側にＵ字
状に折曲したりしている。
【００３９】平面状をした基板６００は、プラスチック
、セラミック等の絶縁体から形成していて、その表面に
、半導体装置１０周囲に延出した多数本のリード５００
の配列位置に合わせて、それらの多数本のリード５００
をそれぞれ接続する接続回路７００を多数本並べて備え
ている。
、セラミック等の絶縁体から形成していて、その表面に
、半導体装置１０周囲に延出した多数本のリード５００
の配列位置に合わせて、それらの多数本のリード５００
をそれぞれ接続する接続回路７００を多数本並べて備え
ている。
【００４０】そして、半導体装置１０周囲に延出した多
数本のリード５００先端のＵ字状に折曲した部分を、そ
れらを接続する基板６００表面の多数本の接続回路７０
０内端にそれぞれ搭載している。そして、図３と図４に
示したように、基板６００表面に半導体装置１０を、そ
の底面を基板６００表面から小距離浮かせた状態で、搭
載している。
数本のリード５００先端のＵ字状に折曲した部分を、そ
れらを接続する基板６００表面の多数本の接続回路７０
０内端にそれぞれ搭載している。そして、図３と図４に
示したように、基板６００表面に半導体装置１０を、そ
の底面を基板６００表面から小距離浮かせた状態で、搭
載している。
【００４１】半導体装置１０は、基板６００表面に、ね
じ８０を用いて、着脱自在に固定している。
じ８０を用いて、着脱自在に固定している。
【００４２】具体的には、半導体装置１０のパッケージ
本体２０の対角線上で対向する２隅部または４隅部に、
穴（図示せず）を、底板２２を貫通して、それぞれ透設
している。
本体２０の対角線上で対向する２隅部または４隅部に、
穴（図示せず）を、底板２２を貫通して、それぞれ透設
している。
【００４３】基板６００表面には、半導体装置１０の２
隅部または４隅部の穴（図示せず）の位置に合わせて、
２個または４個のねじ穴６４０をそれぞれ設けている。
隅部または４隅部の穴（図示せず）の位置に合わせて、
２個または４個のねじ穴６４０をそれぞれ設けている。
【００４４】そして、半導体装置１０の２隅部または４
隅部の穴（図示せず）にねじ８０をそれぞれ挿通して、
それらのねじ８０先端を、基板６００表面に設けた２個
または４個のねじ穴６４０にそれぞれ螺挿している。
隅部の穴（図示せず）にねじ８０をそれぞれ挿通して、
それらのねじ８０先端を、基板６００表面に設けた２個
または４個のねじ穴６４０にそれぞれ螺挿している。
【００４５】そして、それらのねじ８０を、リード５０
０の弾性力に抗してそれぞれ締め付けて、半導体装置１
０を、その底面を基板６００表面に押接させた状態で、
基板６００に着脱自在に固定している。
０の弾性力に抗してそれぞれ締め付けて、半導体装置１
０を、その底面を基板６００表面に押接させた状態で、
基板６００に着脱自在に固定している。
【００４６】それと共に、半導体装置１０周囲に延出し
た多数本のリード５００先端を、半導体装置１０の基板
６００への固定力により生じたリード５００の弾性力を
用いて、基板６００表面の多数本の接続回路７００内端
にそれぞれ圧接している。具体的には、リード５００先
端のＵ字状に折曲した部分を、線接触状態で、基板６０
０表面の接続回路７００内端に圧接している。
た多数本のリード５００先端を、半導体装置１０の基板
６００への固定力により生じたリード５００の弾性力を
用いて、基板６００表面の多数本の接続回路７００内端
にそれぞれ圧接している。具体的には、リード５００先
端のＵ字状に折曲した部分を、線接触状態で、基板６０
０表面の接続回路７００内端に圧接している。
【００４７】図３と図４に示した表面実装構造は、それ
ぞれ以上のように構成している。
ぞれ以上のように構成している。
【００４８】図５と図６は本発明の第２の表面実装構造
の好適な実施例を示し、図５はその平面図、図６はその
正面断面図を示している。以下、この図中の表面実装構
造を説明する。
の好適な実施例を示し、図５はその平面図、図６はその
正面断面図を示している。以下、この図中の表面実装構
造を説明する。
【００４９】図の表面実装構造では、図１と図２に示し
た半導体装置と同様な半導体装置１０を、図１と図２に
示した基板と同様な表面に凹部６２を設けた基板６０に
、枠体９０とねじ８２とを用いて表面実装している。
た半導体装置と同様な半導体装置１０を、図１と図２に
示した基板と同様な表面に凹部６２を設けた基板６０に
、枠体９０とねじ８２とを用いて表面実装している。
【００５０】具体的には、凹部６２に、半導体装置１０
下部を、半導体装置１０底面を凹部６２内底面から小距
離浮き上がらせた状態で、嵌入している。
下部を、半導体装置１０底面を凹部６２内底面から小距
離浮き上がらせた状態で、嵌入している。
【００５１】それと共に、半導体装置１０周囲に延出し
た多数本のリード５０を、それらを接続する凹部６２周
囲の基板６０表面の接続回路７０内端にそれぞれ搭載、
係止している。
た多数本のリード５０を、それらを接続する凹部６２周
囲の基板６０表面の接続回路７０内端にそれぞれ搭載、
係止している。
【００５２】リード５０は、図６に示したように、その
中途部を下方に向けてＶ字状に折曲したり、その中途部
に突起（図示せず）を設けたりしている。
中途部を下方に向けてＶ字状に折曲したり、その中途部
に突起（図示せず）を設けたりしている。
【００５３】９０は、プラスチック、セラミック等の絶
縁体からなる方形状をした枠体である。
縁体からなる方形状をした枠体である。
【００５４】この枠体９０を、凹部６２周囲の基板６０
表面の多数本の接続線路７０内端にそれぞれ係止した半
導体装置１０周囲の多数本のリード５０中途部上面に連
続して搭載している。
表面の多数本の接続線路７０内端にそれぞれ係止した半
導体装置１０周囲の多数本のリード５０中途部上面に連
続して搭載している。
【００５５】枠体９０の対角線上で対向する２隅部また
は４隅部（図では、２隅部としている）には、穴９２を
それぞれ透設している。
は４隅部（図では、２隅部としている）には、穴９２を
それぞれ透設している。
【００５６】凹部６２周囲の基板６０表面には、枠体９
０の２隅部または４隅部の穴９２の位置に合わせて、２
個ないし４個のねじ穴６６をそれぞれ設けている。
０の２隅部または４隅部の穴９２の位置に合わせて、２
個ないし４個のねじ穴６６をそれぞれ設けている。
【００５７】そして、枠体９０の２隅部または４隅部の
穴９２にねじ８２をそれぞれ挿通して、それらのねじ８
２先端を、基板６０表面の２個または４個のねじ穴６６
にそれぞれ螺挿している。
穴９２にねじ８２をそれぞれ挿通して、それらのねじ８
２先端を、基板６０表面の２個または４個のねじ穴６６
にそれぞれ螺挿している。
【００５８】そして、それらのねじ８２をリード５０の
弾性力に抗してそれぞれ締め付けて、枠体９０と基板６
０との間に半導体装置１０周囲に延出したリード５０を
挟持している。
弾性力に抗してそれぞれ締め付けて、枠体９０と基板６
０との間に半導体装置１０周囲に延出したリード５０を
挟持している。
【００５９】そして、半導体装置１０を、リード５０を
介して、基板６０に着脱自在に支持している。
介して、基板６０に着脱自在に支持している。
【００６０】それと共に、半導体装置１０周囲の多数本
のリード５０を、枠体９０の基板６０への固定力により
生じたリード５０の弾性力を用いて、それらを係止した
基板６０表面の接続回路７０内端にそれぞれ圧接してい
る。具体的には、リード５０中途部のＶ字状に折曲した
り突起を設けたりした（図では、Ｖ字状に折曲している
）部分を、線接触または点接触状態で、基板６０表面の
接続回路７０内端に圧接している。
のリード５０を、枠体９０の基板６０への固定力により
生じたリード５０の弾性力を用いて、それらを係止した
基板６０表面の接続回路７０内端にそれぞれ圧接してい
る。具体的には、リード５０中途部のＶ字状に折曲した
り突起を設けたりした（図では、Ｖ字状に折曲している
）部分を、線接触または点接触状態で、基板６０表面の
接続回路７０内端に圧接している。
【００６１】図５と図６に示した表面実装構造は、以上
のように構成している。
のように構成している。
【００６２】図７と図８は本発明の第２の表面実装構造
の他の好適な実施例を示し、図７はその平面図、図８は
その正面断面図を示している。以下、この図中の表面実
装構造を説明する。
の他の好適な実施例を示し、図７はその平面図、図８は
その正面断面図を示している。以下、この図中の表面実
装構造を説明する。
【００６３】図の表面実装構造では、図１と図２に示し
た半導体装置と同様な半導体装置１０を、図１と図２に
示した基板と同様な表面に凹部６２を設けた基板６０に
、４本の枠体９０ａ，９０ｂ，９０ｃ，９０ｄと８本の
ねじ８４とを用いて表面実装している。
た半導体装置と同様な半導体装置１０を、図１と図２に
示した基板と同様な表面に凹部６２を設けた基板６０に
、４本の枠体９０ａ，９０ｂ，９０ｃ，９０ｄと８本の
ねじ８４とを用いて表面実装している。
【００６４】具体的には、プラスチック、セラミック等
の絶縁体からなる４本の帯板状をした枠体９０ａ，９０
ｂ，９０ｃ，９０ｄをそれぞれ設けている。
の絶縁体からなる４本の帯板状をした枠体９０ａ，９０
ｂ，９０ｃ，９０ｄをそれぞれ設けている。
【００６５】そして、それらの４本の枠体９０ａ，９０
ｂ，９０ｃ，９０ｄを、凹部６２周囲の基板６０表面に
係止させた半導体装置１０周囲４方に延出した複数本の
リード５０中途部上面に、それぞれ連続して搭載してい
る。
ｂ，９０ｃ，９０ｄを、凹部６２周囲の基板６０表面に
係止させた半導体装置１０周囲４方に延出した複数本の
リード５０中途部上面に、それぞれ連続して搭載してい
る。
【００６６】４本の枠体９０ａ，９０ｂ，９０ｃ，９０
ｄ両端には、穴９４をそれぞれ透設している。
ｄ両端には、穴９４をそれぞれ透設している。
【００６７】凹部６２周囲の４隅部近くの基板６０表面
には、４本の枠体９０ａ，９０ｂ，９０ｃ，９０ｄ両端
の穴９４の位置に合わせて、８個のねじ穴６８をそれぞ
れ設けている。
には、４本の枠体９０ａ，９０ｂ，９０ｃ，９０ｄ両端
の穴９４の位置に合わせて、８個のねじ穴６８をそれぞ
れ設けている。
【００６８】そして、４本の枠体９０ａ，９０ｂ，９０
ｃ，９０ｄ両端の穴９４にねじ８４をそれぞれ挿通して
、それらのねじ８４先端を基板６０表面の８個のねじ穴
６８にそれぞれ螺挿している。
ｃ，９０ｄ両端の穴９４にねじ８４をそれぞれ挿通して
、それらのねじ８４先端を基板６０表面の８個のねじ穴
６８にそれぞれ螺挿している。
【００６９】そして、それらのねじ８４をリード５０の
弾性力に抗してそれぞれ締め付けて、４本の枠体９０ａ
，９０ｂ，９０ｃ，９０ｄと基板６０との間に、半導体
装置１０周囲４方に延出した複数本のリード５０中途部
をそれぞれ挟持している。
弾性力に抗してそれぞれ締め付けて、４本の枠体９０ａ
，９０ｂ，９０ｃ，９０ｄと基板６０との間に、半導体
装置１０周囲４方に延出した複数本のリード５０中途部
をそれぞれ挟持している。
【００７０】その他は、図５と図６に示した前述表面実
装構造と同様に構成していて、その同一部材には同一符
号を付し、その説明を省略する。
装構造と同様に構成していて、その同一部材には同一符
号を付し、その説明を省略する。
【００７１】図９は本発明の第２の表面実装構造のもう
一つの好適な実施例を示し、詳しくはその正面断面図を
示している。以下、この図中の表面実装構造を説明する
。
一つの好適な実施例を示し、詳しくはその正面断面図を
示している。以下、この図中の表面実装構造を説明する
。
【００７２】図の表面実装構造では、図１と図２に示し
た半導体装置と同様な半導体装置１０を、反転させた状
態で、表面に凹部６２０を設けた基板６０２に、ほぼ逆
方形箱体状をした枠体９００とねじ８６とを用いて表面
実装している。
た半導体装置と同様な半導体装置１０を、反転させた状
態で、表面に凹部６２０を設けた基板６０２に、ほぼ逆
方形箱体状をした枠体９００とねじ８６とを用いて表面
実装している。
【００７３】具体的には、底部に反転させた半導体装置
１０下部を嵌入可能な方形状の窪み９１０を備えた、ほ
ぼ逆方形箱体状をした枠体９００を設けている。
１０下部を嵌入可能な方形状の窪み９１０を備えた、ほ
ぼ逆方形箱体状をした枠体９００を設けている。
【００７４】枠体９００は、その側壁下端９２０をプラ
スチック、セラミック等の絶縁体から形成していて、そ
れ以外の枠体９００部分を高熱放散性の金属などから形
成している。
スチック、セラミック等の絶縁体から形成していて、そ
れ以外の枠体９００部分を高熱放散性の金属などから形
成している。
【００７５】枠体９００上端には、放熱フィン９３０を
多数個並べて立設している。
多数個並べて立設している。
【００７６】基板６０２は、プラスチック、セラミック
等の絶縁体から形成していて、その表面に、反転させた
半導体装置１０上部を嵌入する凹部６２０を設けている
。
等の絶縁体から形成していて、その表面に、反転させた
半導体装置１０上部を嵌入する凹部６２０を設けている
。
【００７７】凹部６２０は、その周囲の基板６０２表面
に半導体装置１０周囲に延出した多数本のリード５０を
それぞれ係止させて、反転させた半導体装置１０上部を
嵌入した状態において、半導体装置１０上面が凹部６２
０内底面から小距離浮き上がるように、その深さを定め
ている。
に半導体装置１０周囲に延出した多数本のリード５０を
それぞれ係止させて、反転させた半導体装置１０上部を
嵌入した状態において、半導体装置１０上面が凹部６２
０内底面から小距離浮き上がるように、その深さを定め
ている。
【００７８】凹部６２０周囲の基板６０２表面には、半
導体装置１０周囲に延出した多数本のリード５０の配列
位置に合わせて、それらのリード５０をそれぞれ接続す
る接続回路７０を多数本並べて備えている。
導体装置１０周囲に延出した多数本のリード５０の配列
位置に合わせて、それらのリード５０をそれぞれ接続す
る接続回路７０を多数本並べて備えている。
【００７９】そして、凹部６２０に、反転させた半導体
装置１０上部を、半導体装置１０上面を凹部６２０内底
面から小距離浮かせた状態で、嵌入している。
装置１０上部を、半導体装置１０上面を凹部６２０内底
面から小距離浮かせた状態で、嵌入している。
【００８０】それと共に、反転させた半導体装置１０周
囲の多数本のリード５０を、それらを接続する凹部６２
０周囲の基板６０２表面の多数本の接続回路７０内端に
それぞれ搭載、係止している。
囲の多数本のリード５０を、それらを接続する凹部６２
０周囲の基板６０２表面の多数本の接続回路７０内端に
それぞれ搭載、係止している。
【００８１】反転させた半導体装置１０上方には、枠体
９００を、半導体装置１０下部を枠体９００底部の窪み
９１０に嵌入して、その窪み９１０内底面に半導体装置
１０底面を接触させた状態で、被せている。そして、絶
縁体からなる枠体の側壁下端９２０を、凹部６２０周囲
の基板６０２表面に係止させた多数本のリード５０中途
部上面に連続して搭載している。
９００を、半導体装置１０下部を枠体９００底部の窪み
９１０に嵌入して、その窪み９１０内底面に半導体装置
１０底面を接触させた状態で、被せている。そして、絶
縁体からなる枠体の側壁下端９２０を、凹部６２０周囲
の基板６０２表面に係止させた多数本のリード５０中途
部上面に連続して搭載している。
【００８２】枠体９００周囲の対角線上で対向する２隅
部または４隅部には、穴（図示せず）をそれぞれ透設し
ている。
部または４隅部には、穴（図示せず）をそれぞれ透設し
ている。
【００８３】凹部６２０周囲の基板６０２表面には、枠
体９００の２隅部または４隅部の穴の位置に合わせて、
２個または４個のねじ穴６３０をそれぞれ設けている。
体９００の２隅部または４隅部の穴の位置に合わせて、
２個または４個のねじ穴６３０をそれぞれ設けている。
【００８４】そして、枠体９００の２隅部または４隅部
の穴にねじ８６をそれぞれ挿通して、それらのねじ８６
先端を基板６０２表面の２個または４個のねじ穴６３０
にそれぞれ螺挿している。
の穴にねじ８６をそれぞれ挿通して、それらのねじ８６
先端を基板６０２表面の２個または４個のねじ穴６３０
にそれぞれ螺挿している。
【００８５】そして、それらのねじ８６をリード５０の
弾性力に抗してそれぞれ締め付けて、絶縁体からなる枠
体の側壁下端９２０をリード５０中途部上面に押接させ
ている。
弾性力に抗してそれぞれ締め付けて、絶縁体からなる枠
体の側壁下端９２０をリード５０中途部上面に押接させ
ている。
【００８６】そして、枠体９００と基板６０２との間に
リード５０を挟持して、半導体装置１０を、リード５０
を介して、基板６０２に支持している。
リード５０を挟持して、半導体装置１０を、リード５０
を介して、基板６０２に支持している。
【００８７】それと共に、反転させた半導体装置１０周
囲の多数本のリード５０中途部のＶ字状に折曲したり突
起を設けたりした（図では、Ｖ字状に折曲している）部
分を、枠体９００の基板６０２への固定力により生じた
リード５０の弾性力を用いて、基板６０２表面の接続回
路７０内端に、線接触または点接触状態で、それぞれ圧
接している。
囲の多数本のリード５０中途部のＶ字状に折曲したり突
起を設けたりした（図では、Ｖ字状に折曲している）部
分を、枠体９００の基板６０２への固定力により生じた
リード５０の弾性力を用いて、基板６０２表面の接続回
路７０内端に、線接触または点接触状態で、それぞれ圧
接している。
【００８８】図９に示した表面実装構造は、以上のよう
に構成している。
に構成している。
【００８９】この表面実装構造においては、枠体９００
上端に立設した放熱フィン９３０を用いて、半導体装置
１０が発する熱を、枠体９００を介して、その外部に効
率良く放散させることができる。
上端に立設した放熱フィン９３０を用いて、半導体装置
１０が発する熱を、枠体９００を介して、その外部に効
率良く放散させることができる。
【００９０】なお、上述実施例の第１、第２の表面実装
構造においては、ねじ８０，８２，８４，８６に代えて
、チャック機構等の他の固定手段を用いて、半導体装置
１０や枠体９０，９０ａ，９０ｂ，９０ｃ，９０ｄ，９
００を基板６０，６００，６０２に着脱可能に固定して
も良い。
構造においては、ねじ８０，８２，８４，８６に代えて
、チャック機構等の他の固定手段を用いて、半導体装置
１０や枠体９０，９０ａ，９０ｂ，９０ｃ，９０ｄ，９
００を基板６０，６００，６０２に着脱可能に固定して
も良い。
【００９１】また、ねじ８０，８２，８４，８６に代え
て、止めピン等の固定具を用いて、半導体装置１０や枠
体９０，９０ａ，９０ｂ，９０ｃ，９０ｄ，９００を基
板６０，６００，６０２に離脱不可能に固定しても良い
。
て、止めピン等の固定具を用いて、半導体装置１０や枠
体９０，９０ａ，９０ｂ，９０ｃ，９０ｄ，９００を基
板６０，６００，６０２に離脱不可能に固定しても良い
。
【００９２】ただし、そうした場合は、基板６０，６０
０，６０２に表面実装した半導体装置１０が動作不良に
陥った場合に、半導体装置１０や枠体９０，９０ａ，９
０ｂ，９０ｃ，９０ｄ，９００を基板６０，６００，６
０２から取り外して、その動作不良に陥った半導体装置
１０を他の半導体装置に交換できなくなる。
０，６０２に表面実装した半導体装置１０が動作不良に
陥った場合に、半導体装置１０や枠体９０，９０ａ，９
０ｂ，９０ｃ，９０ｄ，９００を基板６０，６００，６
０２から取り外して、その動作不良に陥った半導体装置
１０を他の半導体装置に交換できなくなる。
【００９３】
【発明の効果】以上説明したように、本発明の第１、第
２の表面実装構造により半導体装置を基板に実装すれば
、半導体装置周囲に延出したリードを、はんだを用いず
に、圧接により基板表面の接続回路に接続できる。そし
て、半導体装置の実装工程において、半導体装置をそれ
を実装した基板と共に、公害の元凶となるフロン液等の
洗浄液を用いて洗浄する工程を省くことが可能となる。
２の表面実装構造により半導体装置を基板に実装すれば
、半導体装置周囲に延出したリードを、はんだを用いず
に、圧接により基板表面の接続回路に接続できる。そし
て、半導体装置の実装工程において、半導体装置をそれ
を実装した基板と共に、公害の元凶となるフロン液等の
洗浄液を用いて洗浄する工程を省くことが可能となる。
【００９４】また、半導体装置や枠体を基板に着脱可能
に固定した第１、第２の表面実装構造においては、半導
体装置や枠体を基板から離脱させると共に、半導体装置
周囲に延出したリードをそれを圧接した基板の接続回路
から離脱させて、動作不良に陥った半導体装置をそれを
実装した基板から容易かつ迅速に取り外すことができる
。そして、その動作不良に陥った半導体装置に代えて、
他の半導体装置を基板に容易かつ迅速に実装し直すこと
ができる。
に固定した第１、第２の表面実装構造においては、半導
体装置や枠体を基板から離脱させると共に、半導体装置
周囲に延出したリードをそれを圧接した基板の接続回路
から離脱させて、動作不良に陥った半導体装置をそれを
実装した基板から容易かつ迅速に取り外すことができる
。そして、その動作不良に陥った半導体装置に代えて、
他の半導体装置を基板に容易かつ迅速に実装し直すこと
ができる。
【図１】本発明の第１の表面実装構造の平面図である。
【図２】本発明の第１の表面実装構造の正面断面図であ
る。
る。
【図３】本発明の第１の表面実装構造の正面断面図であ
る。
る。
【図４】本発明の第１の表面実装構造の正面断面図であ
る。
る。
【図５】本発明の第２の表面実装構造の平面図である。
【図６】本発明の第２の表面実装構造の正面断面図であ
る。
る。
【図７】本発明の第２の表面実装構造の平面図である。
【図８】本発明の第２の表面実装構造の正面断面図であ
る。
る。
【図９】本発明の第２の表面実装構造の正面断面図であ
る。
る。
１０ 半導体装置
５０ リード
６０ 基板
７０ 接続回路
８０ ねじ
８２ ねじ
８４ ねじ
８６ ねじ
９０ 枠体
９０ａ 枠体
９０ｂ 枠体
９０ｃ 枠体
９０ｄ 枠体
５００ リード
６００ 基板
６０２ 基板
７００ 接続回路
９００ 枠体
Claims (4)
- 【請求項１】 半導体装置を基板に固定すると共に、
前記半導体装置周囲に延出したリードを、前記半導体装
置の基板への固定力により生じたリードの弾性力を用い
て、前記基板の接続回路に圧接してなる半導体装置の基
板への表面実装構造。 - 【請求項２】 半導体装置を基板に着脱可能に固定し
た請求項１記載の半導体装置の基板への表面実装構造。 - 【請求項３】 半導体装置周囲に延出したリードを枠
体と基板との間に挟持した状態で、前記枠体を基板に固
定して、前記半導体装置をリードを介して基板に支持す
ると共に、前記リードを、前記枠体の基板への固定力に
より生じたリードの弾性力を用いて、前記基板の接続回
路に圧接してなる半導体装置の基板への表面実装構造。 - 【請求項４】 枠体を基板に着脱可能に固定した請求
項３記載の半導体装置の基板への表面実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17752091A JPH04373197A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の基板への表面実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17752091A JPH04373197A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の基板への表面実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373197A true JPH04373197A (ja) | 1992-12-25 |
Family
ID=16032357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17752091A Pending JPH04373197A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の基板への表面実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044991A1 (en) * | 1996-05-23 | 1997-11-27 | Motorola Inc. | Apparatus and method for mounting an electronic component to a substrate |
| WO2007105368A1 (ja) * | 2006-03-10 | 2007-09-20 | Kabushiki Kaisha Toshiba | 半導体パッケージの実装装置 |
-
1991
- 1991-06-21 JP JP17752091A patent/JPH04373197A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044991A1 (en) * | 1996-05-23 | 1997-11-27 | Motorola Inc. | Apparatus and method for mounting an electronic component to a substrate |
| WO2007105368A1 (ja) * | 2006-03-10 | 2007-09-20 | Kabushiki Kaisha Toshiba | 半導体パッケージの実装装置 |
| JP2007243016A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 半導体装置の実装構造 |
| EP1995776A1 (en) * | 2006-03-10 | 2008-11-26 | Kabushiki Kaisha Toshiba | Semiconductor package mounting apparatus |
| EP1995776A4 (en) * | 2006-03-10 | 2011-01-19 | Toshiba Kk | MOUNTING DEVICE FOR A SEMICONDUCTOR PACKAGE |
| KR101017338B1 (ko) * | 2006-03-10 | 2011-02-28 | 가부시끼가이샤 도시바 | 반도체 패키지의 실장 장치 |
| US8344462B2 (en) | 2006-03-10 | 2013-01-01 | Kabushiki Kaisha Toshiba | Mounting device for a semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410396B2 (ja) | 高性能集積回路チップパッケージ | |
| KR0127873B1 (ko) | 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지 | |
| US4089575A (en) | Connector for connecting a circuit element to the surface of a substrate | |
| US4812949A (en) | Method of and apparatus for mounting an IC chip | |
| US6287949B1 (en) | Multi-chip semiconductor chip module | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| US5006962A (en) | Apparatus for surface mounting an integrated circuit package | |
| JPH0231463B2 (ja) | ||
| JPH04373197A (ja) | 半導体装置の基板への表面実装構造 | |
| US6164981A (en) | Package socket system | |
| JPS60138944A (ja) | 封止型半導体装置 | |
| JP2004259977A (ja) | 電子回路モジュール | |
| KR20000071430A (ko) | 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자 | |
| JP2003051562A (ja) | 半導体装置 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JP3230330B2 (ja) | 圧電トランス装置 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| US4972043A (en) | Multi-lead hermetic power package with high packing density | |
| JPH0419806Y2 (ja) | ||
| JPS59194458A (ja) | 半導体装置用カセツトケ−ス | |
| JPS60140742A (ja) | リードフレーム及びその実装方法 | |
| JPS62224049A (ja) | 電子装置 | |
| KR100374150B1 (ko) | 반도체 패키지 운반용 캐리어 | |
| JPH11284307A (ja) | 電力用半導体素子の取付方法およびその装置 | |
| KR100200289B1 (ko) | 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 |