KR20000071430A - 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자 - Google Patents

땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자 Download PDF

Info

Publication number
KR20000071430A
KR20000071430A KR1020000011843A KR20000011843A KR20000071430A KR 20000071430 A KR20000071430 A KR 20000071430A KR 1020000011843 A KR1020000011843 A KR 1020000011843A KR 20000011843 A KR20000011843 A KR 20000011843A KR 20000071430 A KR20000071430 A KR 20000071430A
Authority
KR
South Korea
Prior art keywords
substrate
electrodes
electrical
electrode
plate
Prior art date
Application number
KR1020000011843A
Other languages
English (en)
Inventor
데니스 프래델
Original Assignee
사겜 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사겜 에스에이 filed Critical 사겜 에스에이
Publication of KR20000071430A publication Critical patent/KR20000071430A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

전력용 소자는 소자(1,21)의 면(2,3;22,23)들의 한 면(3,23)상에 단일 전극(5,25)을 포함하는 전극(4,5,24,25)들을 구비하는데, 전극(4,5;24,25)들은 전기 접속 지지체(10,30)에 땜납으로 접속가능하며 단일 전극(5,25)은 전기 및 열 접속 플레이트(9,29)를 통해 지지체(10,30)에 접속가능하다.

Description

땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된 전력용 소자{ELECTRICAL POWER COMPONENT MOUNTED BY BRAZING ON A SUPPORT AND CORRESPONDING MOUNTING PROCESS}
본 발명은 인쇄 배선회로 기판 또는 그 유사물 상에 장착되는 트랜지스터 같은 전력용 소자에 관한 것이다. 이들은 실예로, 엔진 제어를 위하여 자동차 분야 또는 나아가서는 전력용 변환기를 생산하기 위해서도 사용되고 있다.
인쇄 배선회로에 접속되어야만 하는 전력용 소자 및 다른 전기 소자의 소정 인쇄 배선회로상에 장착하는 목적은 적절한 접속부를 형성하는 작업을 용이하게 하기 위한 것이다.
그러나, 이런 작업은 전력용 소자가 두 활성 면(active face)을 가지기 때문에 여러 작업을 필요로 하는데, 한 쪽 활성면은 트랜지스터 컬렉터 또는 다이오드 전극 같은 단일 전극을 가지며, 다른 면은 다른 다이오드 전극 또는 트랜지스터의 다른 전극들을 구비한다.
이 두 면의 전극을 나머지 다른 소자들에 접속시킬 때, 인쇄 배선회로의 트랙은 인쇄 배선회로에 대하여 위치되는 면들 중 한 면의 하나의 전극 또는 전극들의 직접 접속을 가능케한다. 더욱이, 전력용 소자가 포함되기 때문에, 고전류가 전력용 소자를 통과하며 이로 인해, 광역 가교부를 가지는 접속부를 필요로 한다. 더욱이, 이러한 전력용 소자에 의해 생성된 열이 방산되도록 하는 것이 필요하다.
본 발명의 목적은 전기 접속 지지체 상에 이런 전력용 소자의 장착을 용이하게 하는 것이다.
이러한 목적을 위해, 본 발명은 첫째로 소자의 면들 중 한 면상에 단일 전극을 포함하는 전극들을 구비한 전력용 소자에 관한 것으로서, 전극들은 전기 접속 지지체에 땜납으로 접속되도록 배치되며, 상기 단일 전극은 전기 및 열 접속 플레이트를 통해 지지체에 접속되도록 배치된다.
따라서, 단일 땜납 작업에 의해, 플레이트가 단순 배선 보다 상당히 광역의 가교부를 가진다는 사실 때문에 이와 관련한 낮은 전기 및 열 저항 뿐만아니라 소자의 이런 지지체에 대한 기계적 부착을 동시에 보장하면서, 소자의 두 면의 전극들을 지지체에 전기적으로 접속시키는 것이 가능케 되는 것이다.
저전력 소자 이외의 실제로 공지된 소자는 그 하부 측면 위의 비활성 면, 그 상부 측면 상의 맞은 편 활성 면에 의해 기판에 소자를 부착하고 하나씩 납땜될 배선들에 의해 인쇄회로에 전기적으로 활성면의 전극들을 연결하기 위해 인쇄 회로상에 납땜될 단일 활성면을 구비한다.
인쇄 배선회로에 이런 저-전력용 소자들을 접속시키기 위한 또 다른 공지된 해결책은 활성면의 전극들 상에 땜납 돌기들을 생성하고, 이 활성면을 회로 상에 위치시켜 이 회로를 활성면에 기계적 및 전기적으로 접속시키는 것으로 이루어 진다.
이런 두 선행기술들은 단일 활성면을 가짐에 따라, 본 발명의 해결책이 달성되도록 하지 못한다.
본 발명은 또한 전력용 소자의 전극에, 전기 및 열 접속 플레이트를 통해 상기 단일 전극에 땜납으로 접속된 수용 영역을 가지는 본 발명의 전력용 소자를 포함하는 전기 소자의 기판에 관한 것이다.
마지막으로, 본 발명은 소자의 면들 중 한 면 상에서 단일 전극을 포함하는 전극들이 구비된 전력용 소자를 전기 접속 지지체 상에 장착하기 위한 공정에 관한 것으로서, 상기 공정은 소자가 지지체 상에 위치되고 전극들은 도전성 트랙에 접속된 지지체의 땜납 영역에 면하여 위치되며, 적어도 하나의 플레이트는 소자의 단일 전극을 가지는 면상에 위치되며, 기판은 땜납로 속으로 통과되어 모든 전극들이 수용 영역에 공동으로 접속되고 플레이트를 전기 및 열 접속 플레이트로 변환시킨다.
모든 접속부의 형성은 단일 단계에서 전체적인 방식으로 실행된다.
본 발명은, 부착된 도면을 참고로, 본 발명의 전력용 소자의 두 바람직한 실시예들에 대하여 그리고 기판상에 장착하는 바람직한 방법에 대하여 이하 설명을 보조로 보다 잘 이해될 것이다.
도 1은 인쇄 배선회로기판상에 장착된 소자를 나타내는 측 단면도이다.
도 2는 인쇄 배선회로 창에 장착된 소자의 또 다른 측 단면도이다.
도 1에서, 예시된 전력용 소자는 단일 면(single face)이 이 실시예에서 400㎛ 두께의 얇은 구리의 트랙(13,14)을 가지는 인쇄 배선회로 기판(10)에 부착된 반도체 칩(1)이다. 트랙(13,14)은 칩(1)의 전극의, 기판(10)에 의해 지지된 다른 전기 회로에 대한 전기 접속부를 허용한다.
실질적으로 평행 6 면체 직사각형의 형태로된 칩(1)은 두 개의 활성 면(active face)(2,3)들을 가지는데, 이런 경우 이 활성면들은 대향하며 도 1의 평면에 수평 및 수직하다. 도 1의 상부면인 면(3)은 실예로, 트랜지스터의 경우에는 드레인 또는 컬렉터에 상응하거나 또는 다이오드의 두 전극들 중 하나에 상응하는 단일 전극(5)을 포함한다. 그러나, 전력용 칩(1)의 기능은 이런 타입의 기능들로 한정되지 않는다. 하부면(2)은 다른 소자들과 관련하여 칩(1)의 동작에 필요한 트랜지스터 이미터 및 베이스 같은, 이런 경우 일반적으로 도면 부호 4로 참고되는 두 전극들인 또 다른 또는 나머지 전극들을 포함한다.
이런 모든 전극(4,5)들은 도면부호 1과 같은 아직 절단되지 않은 칩을 포함하는 반도체 웨이퍼의 제조 중에 금속화 층을 증착시켜 생성되었다. 각각의 전극(4,5)은 이런 실시예에서, 표면 상에 땜납을 허용하는 생성물의 층을 가져, 외부 접속부(6,7)를 위한 접촉부를 각각 형성한다. 전극(4)은 전기적 접속을 위해 소자(1)의 장착면(2)과 지지 기판(10) 사이에 스페이서 같은, 땜납 생성물로 덮여진 돌기를 포함한다.
인쇄 배선회로(10)의 트랙(13)은 각각 소자의 영역(6)을 수용하고 땜납을 위한 생성물을 지지하기 위해 영역(11)에 안내되는데, 지지 인쇄 배선회로(10)의 땜납 영역(11)은 이들을 수용하기 위해 영역(6)의 배치에 상응하는 패턴을 전체적으로 형성한다.
더구나, 인쇄 배선회로(10)는 땜납 접촉 영역(92)이 전기 및 열 접속을 위해 플레이트(9)의 일 단부에서 납땜될 수 있고, 다른 땜납 접촉 영역(91)은 대향 단부에서 상부 접속면(3)의 단일 전극(5)의 영역 상에서 납땜될 수 있는, 광역 표면을 가지는 땜납을 위해, 트랙(14)에 접속된, 전기 및/또는 열 감응의 수용 영역(12)을 가진다. 두 개의 접촉부(91,92)는 도 1의 두 수평 평면으로 연장되어, 기판(10)의 평면 및 면(2,3)들과 평행하다. 플레이트(9)는 영역(7) 및 수용 영역(12)에 땜납으로 접촉부를 형성시키기 위해, 도 1에서 수평한, 광역 표면을 가지는 영역(91,92)을 구비한 바(bar)를 구성한다.
실예로, 구리계의 플레이트(9)는 칩(1)과 인쇄 배선회로(10) 사이에 낮은 전기 및 열 저항을 가지는 접속부를 제공한다. 칩(1)에 의해 방산되는 열량은 임의의 열 웰(thermal well)을 향하여 이 칩의 외부로 배출될 수 있으며, 플레이트(9) 자체가 수용하는 열 에너지의 일부를 방사하여 방사기를 구성한다. 플레이트(9)는 도시된 것처럼 단일 플레이트가 될 수 있거나 또는 실예로, 플레이(play) 및 내성의 문제를 극복하기 위하여 전기적으로 그리고 열적으로 평행하게 다수의 이런 플레이트들로 분할될 수 있다.
칩(1)의 접속면(3) 상의 단일 전극(5), 및 이런 경우 칩(1)의 장착면(2) 상의 도면부호 4와 같은 적어도 하나의 전극을 포함하는, 전극(4,5)들이 구비된 칩(1)을 기판(10)상에 장착하기 위하여, 칩(1)은 기판(10)상에 위치되고 장착면(2)의 전극(4)은 도전성 트랙(13)에 접속된 기판(10)의 땜납 영역(11)에 면하여 위치되며, 플레이트(9) 또는 다수의 이런 플레이트들은 칩(1)의 단일 전극(5)을 갖는 접속면(3) 및 삽입되는 땜납 생성물의 층으로 도전성 트랙(14)에 접속된 기판(10)의 나머지 땜납 영역(12) 상에 위치되고, 기판(10)은 땜납로속으로 통과되어 모든 전극(4,5)들을 수용 영역(11,12)들에 공동으로 접속시키고 플레이트(9)를 전기 및 열 접속 플레이트로 전환시킨다.
도 2의 실시예는 플레이트(9)가 인쇄 배선회로(10)의 레벨과 평평하게 되어 칩(1), 및 회로(10)의 하부면 레벨에 있을 수용 영역(11)이 인쇄 배선회로(10)를 통한 이런 연장부에 의해 하향으로 움직이는 도 1의 실시예와 개략적으로 상응한다.
도 2의 실시예에서, 도면부호 21인 칩은 이번에는 양면 인쇄 배선회로 기판(30)의 두께로 하우징된다. 이 실시예에서, 칩(21)은 인쇄 배선회로 기판(30)과 실질적으로 동일한 두께로 구성되어 이런 경우 두 면을 분리하는 에폭시 글래스속으로 밀링 가공되는 그 하우징(28)이 인쇄 배선회로(30)의 두 대향 면들로 개방된다. 상부면은 납땜될 수용 영역(32)에 접속된 트랙(33)을 가지며 그 하부면은 납땜될 수용 영역(31)의 패턴을 구비하여, 각각 특정 트랙(34)에 접속되며 트랙(34)의 연장부를 형성하는 도전성 탭(35)에 의해 지지된다. 하우징(28)이 다른 방식으로, 실예로, 도전 층을 증착시키기 전에 절연체를 스탬핑하여 구비될 수 있는 것이 인지될 것이다.
칩(21)은 땜납을 위한 접촉 영역(26)을 갖는 전극(24)을 갖는 하부면(22) 및 납땜될 접촉 영역(27)을 갖는 단일 전극(25)을 가지는 상부면(23)을 구비한 칩(1)과 동일한 구조체를 가진다. 그 지지 기판(30) 상에 장착하는 공정은 칩(1)에 관하여 기술된 것과 동일하다. 특히, 지지 기판은 도 1에 표시된 장착 배치에 따라 하나 또는 다수의 소자(1)들, 및 도 2에 따라 장착된 하나 또는 다수의 소자(21)들을 지지하여 이들을 서로 접속시킬 수 있다.
이런 경우 플레이트(9)는 하우징(28) 상부의 인쇄 배선회로(30)에 대하여 위치된 전체적으로 평면인 플레이트(29)로 교체되어 수용 영역(32)들 중 하나, 수용 영역(12)의 대응부에 그리고 이런 경우에서와 같이 바람직하게는 하우징(28)의 외주에 위치된 수용 영역(32)에 영역(292)(들)의 땜납으로 접속되도록 측방향으로 그것을 지나쳐 돌출된다. 이런 식으로, 기계적 강성이 개선되고 칩(21)과 기판(30) 사이의 전기 및 열 접속 저항은 감소된다. 플레이트(29)는 칩(21)이 기판(30)에 견고하게 부착되는 것을 보장한다.
도시된 바와 같이, 수용 영역(31)은 에폭시 글래스 층 또는 기판(30)의 절연 코어를 형성하는 다른 물질상에 돌출되는 개개의 탭(35)들 상에 배치되는데, 즉, 탭(35)들이 하우징(28)의 벽으로부터 돌출된다. 이런 식으로, 특히, 땜납 및 연속적인 열 사이클 중에 칩(21)과 기판(30) 사이의 상이한 열 팽창에 의해 유발된 가능한 기계적 응력을 흡수하는 가요성 바 또는 핑거를 구성한다.
한 변형에 있어, 플레이트(29)는 인쇄 배선회로(30)의 상부면상의 인쇄 도전층에 의해 교체되므로써 칩(21)의 기계적 강도 및 전기적 접속을 보장하기에 충분한 두께로 구성된 하우징(28)의 기초를 형성한다. 이런 경우에, 칩(21)은 부분적으로 그 접근을 방지하는 가요성 탭(35)을 멀리 이동시켜 하우징에 도입될 것이다.
칩(1,21)의 제조는 반도체 물질의 박막 웨이퍼로부터 표준 방식으로 수행되는데, 사용된 전기 소자의 다양한 구성층들은 플레이트의 커팅 이후에 칩을 형성하는 모자이크 기본 영역을 형성하기 위하여 구성되었다.
이런 경우, 각각의 영역이 단일 전극을 갖는 면(3,23) 및 적어도 하나의 전극을 갖는 대향 면(2,22)을 포함하기 때문에, 웨이퍼의 각 면상에는 플레이트에 부착하기 위한 생성물 층이 증착되어 그 상부에서 각각의 칩(1,21)의 두 면(3,23;2,22)들의 땜납을 허용하는 땜납 생성물의 층이 증착된다. 필요하다면, 접착 생성물 및 땜납 생성물의 순응을 위한 생성물의 층은 땜납 생성물의 층을 증착시키기 이전에 접착 생성물층 상에 증착된다.
실리콘 같은, 반도체상의 접착층(stop layer)은 정지층으로서 작용하여 정지층 상에 증착된 층으로부터의 어떤 원자의 침투로부터도 실리콘을 보호할 수 있다. 실예로, 정지층은 티타늄/텅스텐으로 제조된다. 실예로, 순응층(adaptation layer)은 구리이다. 이런 층은 가장 두꺼은 증착 층들이어서, 돌기를 생성하여 인쇄 배선회로의 도면부호 11 같은 수용영역과 접촉하는 것을 보장하므로써, 칩(1)의 상응하는 표면(2)이 인쇄 배선회로(10)의 표면으로부터 약간 이격되어 유지되며 패시배이션층(passivation layer)에 의해 보호된다. 땜납 생성물의 외부층은 실예로, 소정의 땜납력을 보장하는 주석/납 합금의 증착으로 형성된다. 인쇄 배선회로의 수용 영역(11,12,31,32)은 유사한 생성물로 또한 덮어진다.
변형에 따라, 그리고 사용된 조립 기계의 선택에 따라, 땜납용 페이스트(paste)는 납땜될 접촉 표면들 중 하나 또는 다른 면 상에 증착될 수 있다.

Claims (9)

  1. 전극(4,5,24,25)이 구비된 전력용 소자에 있어서,
    상기 소자(1,21)의 면(2,3;22,23) 중 일 면(3,23)상에 단일 전극(5,25)을 포함하는데, 상기 전극(4,5;24,25)은 전기 접속 지지체(10,30)에 땜납으로 접속되도록 배치되며, 상기 단일 전극(5,25)은 전기 및 열 접속 플레이트(9,29)를 통해 상기 지지체(10,30)에 접속되도록 배치되는 것을 특징으로 하는 전력용 소자.
  2. 제 1 항에 있어서, 상기 전극(4,5,24,25)은 상기 소자(1,21)의 표면(2,22)과 전기 접속 지지체(10,30) 사이의 스페이서로서 돌기를 포함하는 것을 특징으로 하는 전력용 소자.
  3. 제 1 항에 있어서, 상기 플레이트는 단일 플레이트인 것을 특징으로 하는 전력용 소자.
  4. 제 1 항에 따른 전력용 소자를 포함하는 전기 소자의 기판에 있어서,
    상기 전력용 소자(1,21)의 상기 전극(4,5;24,25)에 납땜에 의해 접속되고, 전기 및 열 접속 플레이트(9,29)를 통해 상기 단일 전극(5,25)에 납땜에 의해 접속된 수용 영역(11,12;31,32)을 구비하는 것을 특징으로 하는 기판.
  5. 제 4 항에 있어서, 상기 수용 영역(11,12)은 상기 기판(10)의 동일 면상에 위치되고 상기 전기 및 열 접속 플레이트(9)는 상기 수용영역(12,32) 중 하나 및 상기 단일 전극(5,25)에 각각 납땜된 두 영역(91,92;291,292)을 가지는 것을 특징으로 하는 기판.
  6. 제 4 항에 있어서, 상기 기판(30)은 상기 전력용 소자(21)를 위한 하우징 및 두 면상의 수용 영역(31,32)을 가져서, 상기 면 중 한 면의 수용영역(32)을 포함하여 상기 전기 및 열 접속 플레이트(29)를 수용하는 것을 특징으로 하는 기판.
  7. 제 6 항에 있어서, 상기 플레이트(29)는 전체적으로 평면인 것을 특징으로 하는 기판.
  8. 제 7 항에 있어서, 상기 전력용 소자(21)는 실질적으로 상기 기판(30)과 동일한 두께로 구성되고, 그 하우징(28)은 상기 접속 플레이트(29) 및 수용영역(31)과 상기 기판(30)의 도전성 연장 트랙(34)이 설치되는 다수의 가요성 탭(35)으로 구획 형성되는 것을 특징으로 하는 기판.
  9. 전력용 소자(1,31)의 한 접속면(3,23)상의 단일 전극(5,25) 및 상기 전력용소자의 장착면(2,32)상의 적어도 하나의 전극(4,24)을 포함하는 전극(4,5;24,25)이 구비된 상기 전력용 소자(1,31)를 전기 접속 지지체(10,30)상에 장착하기 위한 방법에 있어서,
    상기 소자(1,31)는 상기 지지체(10,30)상에 위치되고, 상기 장착면(2,22)의 상기 전극(4,24)은 도전성 트랙(13,33)에 접속된 상기 지지체(10,30)의 땜납 영역(11,31)에 면하여 위치되며, 적어도 하나의 플레이트(9,29)는 상기 소자(1,31)의 상기 단일 전극(5,25)을 가지는 상기 접속면(3,23) 및 삽입되는 땜납 생성물의 층으로 도전성 트랙(14,34)에 접속된 상기 지지체(12,32)의 또 다른 땜납 영역 상에 위치되고, 상기 지지체(10,30)는 상기 수용 영역(11,12;31,32)에 모든 전극(4,5;24,25)을 공동으로 접속시키며 상기 플레이트(9,29)를 전기 및 열 접속 플레이트로 변화시키기 위하여 땜납로 속으로 통과되는 것을 특징으로 하는 장착 방법.
KR1020000011843A 1999-03-09 2000-03-09 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자 KR20000071430A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9902878A FR2790905A1 (fr) 1999-03-09 1999-03-09 Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
FR9902878 1999-03-09

Publications (1)

Publication Number Publication Date
KR20000071430A true KR20000071430A (ko) 2000-11-25

Family

ID=9542968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011843A KR20000071430A (ko) 1999-03-09 2000-03-09 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자

Country Status (5)

Country Link
US (1) US6292368B1 (ko)
EP (1) EP1035573A1 (ko)
JP (1) JP2000286292A (ko)
KR (1) KR20000071430A (ko)
FR (1) FR2790905A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2801763B1 (fr) * 1999-11-30 2002-02-15 Sagem Module electronique de puissance et procede de fabrication d'un tel module
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US7508668B2 (en) * 2003-08-21 2009-03-24 Denso Corporation Electric power converter and mounting structure of semiconductor device
WO2005106951A1 (de) * 2004-04-29 2005-11-10 Siemens Aktiengesellschaft Anordnung eines steuerbaren elektrischen bauelements auf einem substrat und verfahren zum herstellen der anordnung
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
JP5778333B2 (ja) * 2013-02-28 2015-09-16 新電元工業株式会社 電子モジュールおよびその製造方法
WO2024013998A1 (ja) * 2022-07-15 2024-01-18 日立Astemo株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142783A (en) * 1959-12-22 1964-07-28 Hughes Aircraft Co Electrical circuit system
US3290756A (en) * 1962-08-15 1966-12-13 Hughes Aircraft Co Method of assembling and interconnecting electrical components
US3192307A (en) * 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
DE7512573U (de) * 1975-04-19 1975-09-04 Semikron Gesellschaft Fuer Gleichri Halbleitergleichrichteranordnung
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
FR2581480A1 (fr) * 1985-04-10 1986-11-07 Ebauches Electroniques Sa Unite electronique notamment pour carte a microcircuits et carte comprenant une telle unite
US5077633A (en) * 1989-05-01 1991-12-31 Motorola Inc. Grounding an ultra high density pad array chip carrier
US4979076A (en) * 1989-06-30 1990-12-18 Dibugnara Raymond Hybrid integrated circuit apparatus
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device
US5544412A (en) * 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
US5895974A (en) * 1998-04-06 1999-04-20 Delco Electronics Corp. Durable substrate subassembly for transistor switch module
US6057612A (en) * 1998-07-02 2000-05-02 Intersil Corporation Flat power pack
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package

Also Published As

Publication number Publication date
US6292368B1 (en) 2001-09-18
JP2000286292A (ja) 2000-10-13
EP1035573A1 (fr) 2000-09-13
FR2790905A1 (fr) 2000-09-15

Similar Documents

Publication Publication Date Title
EP0594395B1 (en) Semiconductor power module
US6002147A (en) Hybrid microwave-frequency integrated circuit
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
JPH0770641B2 (ja) 半導体パッケージ
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
EP0078684B1 (en) A semiconductor device having a leadless chip carrier
WO2008041813A1 (en) Ceramic package and method of manufacturing the same
JP2005064479A (ja) 回路モジュール
KR100357803B1 (ko) 다중 칩 패키지 제조 방법
KR20000071430A (ko) 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자
US5898128A (en) Electronic component
US7714422B2 (en) Electronic module with a semiconductor chip and a component housing and methods for producing the same
US7310224B2 (en) Electronic apparatus with thermal module
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
US6437430B2 (en) Semiconductor apparatus and frame used for fabricating the same
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
JP2002118215A (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2612455B2 (ja) 半導体素子搭載用基板
JPS63261738A (ja) 集積回路担持用電気的構成要素
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2004153243A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid