JPH01135032A - 樹脂封止半導体装置の製造方法 - Google Patents
樹脂封止半導体装置の製造方法Info
- Publication number
- JPH01135032A JPH01135032A JP29212487A JP29212487A JPH01135032A JP H01135032 A JPH01135032 A JP H01135032A JP 29212487 A JP29212487 A JP 29212487A JP 29212487 A JP29212487 A JP 29212487A JP H01135032 A JPH01135032 A JP H01135032A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- resin
- mold
- molding
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 238000000465 moulding Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止半導体装置の製造方法に係り、特にフ
ルモールドパッケージ技術に関する。
ルモールドパッケージ技術に関する。
パワートランジスタの樹脂パッケージング形式において
、半導体素子がとりつけられるリードフレームのヘッダ
底面を露出した状態で樹脂封止するブリモード型と、ヘ
ッダ全体を樹脂で覆うフルモールド型とがある。
、半導体素子がとりつけられるリードフレームのヘッダ
底面を露出した状態で樹脂封止するブリモード型と、ヘ
ッダ全体を樹脂で覆うフルモールド型とがある。
プリモールド型パッケージの場合、実装基板に直接に取
り付けられないことにより、ヘッダ底面にマイカ等の絶
縁板を敷いて取り付ける。このため実装に手間がかかり
自動化できない欠点がある。
り付けられないことにより、ヘッダ底面にマイカ等の絶
縁板を敷いて取り付ける。このため実装に手間がかかり
自動化できない欠点がある。
フルモールド・パッケージ技術については、特開昭５７
−１８８８５８公報、あるいはＮＥＣ技術ＶｏＬ、３６
４１２／１９８３ｒ樹脂絶縁形パワーデイバイス」等に
記載されている。
−１８８８５８公報、あるいはＮＥＣ技術ＶｏＬ、３６
４１２／１９８３ｒ樹脂絶縁形パワーデイバイス」等に
記載されている。
これらのフルモールド技術では、金型中でリードフレー
ムの一部を上下よりピンで挾持するか、あるいはリード
先端を長く延ばして金型でおさえることによりフレーム
の面を金型面から浮かした状態に保持するよ５Ｋしてい
る。
ムの一部を上下よりピンで挾持するか、あるいはリード
先端を長く延ばして金型でおさえることによりフレーム
の面を金型面から浮かした状態に保持するよ５Ｋしてい
る。
上記した従来のフルモールド技術によれば、いずれもモ
ールド中に押えた部分のヘッダがモールド後に露出する
。このように金属部分が露出状態にあると、高電圧下で
は放電を起こす。
ールド中に押えた部分のヘッダがモールド後に露出する
。このように金属部分が露出状態にあると、高電圧下で
は放電を起こす。
このため、モールド後に金属の露出する部分に絶縁用樹
脂を塗布又はボッティングしてカバーしなければならず
、工程数が増えて好ましくない。
脂を塗布又はボッティングしてカバーしなければならず
、工程数が増えて好ましくない。
フルモールドパッケージにおいては、このように熱抵抗
の低減とばらつきの低減のためにヘッダ裏面の樹脂の厚
さを薄く均一にコントロールする必要があるが、従来の
ヘッダ支持手段では樹脂の厚さの制御は困難である。
の低減とばらつきの低減のためにヘッダ裏面の樹脂の厚
さを薄く均一にコントロールする必要があるが、従来の
ヘッダ支持手段では樹脂の厚さの制御は困難である。
本発明は上記した問題点を克服するためになされたもの
であり、その目的は、フルモールドパッケージにおいて
、フレーム露出部をなくし、絶縁用樹脂等の塗布の手間
を廃止することにある。
であり、その目的は、フルモールドパッケージにおいて
、フレーム露出部をなくし、絶縁用樹脂等の塗布の手間
を廃止することにある。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、フルモールドパッケージにおいて、フレーム
の一部両面に絶縁物の板を貼着またはプリモールドによ
り形成し、成形金型内で上記絶縁物の板面をビンで支持
することにより、フレームと金型内面との間隔を一定に
保持して成形を行うものである。
の一部両面に絶縁物の板を貼着またはプリモールドによ
り形成し、成形金型内で上記絶縁物の板面をビンで支持
することにより、フレームと金型内面との間隔を一定に
保持して成形を行うものである。
上記した手段によれば、フレームに絶縁物の板を貼り付
けることにより、その部分をビンで支持しても成形後フ
レーム面が露出することなく、又、後からレジンを塗布
したりする必要がなく、前記目的を達成できる。
けることにより、その部分をビンで支持しても成形後フ
レーム面が露出することなく、又、後からレジンを塗布
したりする必要がなく、前記目的を達成できる。
〔実施例１〕
第１図乃至第２図は本発明の一実施例を示すものであっ
て、このうち、第１図はリードフレームとその上に接続
された半導体チップ及び成形物の位置を示す平面図、第
２図は成形金型内に上記リードフレーム及びチップを装
填した状態を示す断面図である。
て、このうち、第１図はリードフレームとその上に接続
された半導体チップ及び成形物の位置を示す平面図、第
２図は成形金型内に上記リードフレーム及びチップを装
填した状態を示す断面図である。
１はリードフレームにおけるフレーム（又はヘッダ）、
２はリードフレーム先端部、３はリード（コレクタリー
ド）である。これらは金属板より一体に打抜き形成した
ものである。
２はリードフレーム先端部、３はリード（コレクタリー
ド）である。これらは金属板より一体に打抜き形成した
ものである。
４は半導体チップでたとえばパワートランジスタ素子で
あっ【、ヘッダ上面に接続される。
あっ【、ヘッダ上面に接続される。
５は金属ワイヤであって、半導体チップの電極（ペース
・エミッタ）とリード（ペースリード。
・エミッタ）とリード（ペースリード。
エミッタリード）との間をワイヤボンディングにより接
続する。
続する。
６は成形金型でありて、上下の金型に分れている。
７はキャビティ空間でここに樹脂が注入され成形体をつ
くる。
くる。
８は絶縁板又はプリモールドにより成形した樹脂成形板
であって、リードフレーム先端部２の上下の面を覆うよ
うに貼着または固着される。
であって、リードフレーム先端部２の上下の面を覆うよ
うに貼着または固着される。
９は押えビンで上記絶縁板を介し【リードフレーム先端
部を金型内に水平に支持し、フレーム（ヘッダ）底面と
金型との間隔を所定に保持する。
部を金型内に水平に支持し、フレーム（ヘッダ）底面と
金型との間隔を所定に保持する。
この状態でゲート１０より樹脂（レジン）をキャビティ
ー７内に注入しフレーム１とチップ４を完全に包囲する
ように樹脂成形を行う。
ー７内に注入しフレーム１とチップ４を完全に包囲する
ように樹脂成形を行う。
上記実施例によればビンで押えた部分は絶縁板でフレー
ム面がカバーされていることにより樹脂注入により完全
にフルモールドができ、後でのボンディング作業が不要
となるという作用効果が得られる。
ム面がカバーされていることにより樹脂注入により完全
にフルモールドができ、後でのボンディング作業が不要
となるという作用効果が得られる。
また、上記実施例によれば、ヘッダ（フレーム）下面の
樹脂の厚さを均一に保つことができ、熱抵抗を均一化で
きるという効果が得られる。
樹脂の厚さを均一に保つことができ、熱抵抗を均一化で
きるという効果が得られる。
〔実施例２〕
第３図は本発明の他の一実施例を示すものであって、成
形金型内圧リードフレーム及びチップを装填した状態を
示す断面図である。
形金型内圧リードフレーム及びチップを装填した状態を
示す断面図である。
同図において、第２図と共通の構成部分には同一の指示
番号記号を用いている。
番号記号を用いている。
この実施例ではリードフレーム先端部２にプリモールド
又は絶縁板（１１，１２）を貼着し、その部分をビン９
で押えることにより、フレーム（ヘッダ）を水平に保持
することについては実施例１（第２図）の場合と同様で
ある。
又は絶縁板（１１，１２）を貼着し、その部分をビン９
で押えることにより、フレーム（ヘッダ）を水平に保持
することについては実施例１（第２図）の場合と同様で
ある。
この実施例２では、リードフレーム先端部の絶縁板のう
ち、上側の絶縁板１１を厚く、あるいは厚くかつ広い面
積とすることＫより、ゲートより注入された樹脂（モー
ルドレジン）を部分的にせき止める構造となし、ヘッダ
の上面と下面とでレジン注入のバランスをとる状態で成
形を行うものである。
ち、上側の絶縁板１１を厚く、あるいは厚くかつ広い面
積とすることＫより、ゲートより注入された樹脂（モー
ルドレジン）を部分的にせき止める構造となし、ヘッダ
の上面と下面とでレジン注入のバランスをとる状態で成
形を行うものである。
上記実施例２によれば、フレームや素子を封止する樹脂
成形体の肉厚を厚くむらなくでき、機械的締め付に強い
構造が得られ、実施例１の場合と同様に、モールド後に
、コントロール困難な液体レジンのボッティング作業が
不要であり、また、ヘッダ下面のレジン厚を均一に保ち
、熱抵抗の均一化ができる等の作用効果が得られる。
成形体の肉厚を厚くむらなくでき、機械的締め付に強い
構造が得られ、実施例１の場合と同様に、モールド後に
、コントロール困難な液体レジンのボッティング作業が
不要であり、また、ヘッダ下面のレジン厚を均一に保ち
、熱抵抗の均一化ができる等の作用効果が得られる。
以上本発明者によってなされた発明にもとづき具体的に
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
。
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
。
たとえば、リードフレーム先端部２に絶縁板を貼着する
場合、（１）第４図に示すように突起により位置決めし
て接着する、（乞第５図に示すようにフレームに孔をあ
けておき、この孔にはめこみ、接着剤等により固着する
こと罠より、絶縁板の取付けが容易かつ確実となり、そ
の厚さの制御も容易となる。
場合、（１）第４図に示すように突起により位置決めし
て接着する、（乞第５図に示すようにフレームに孔をあ
けておき、この孔にはめこみ、接着剤等により固着する
こと罠より、絶縁板の取付けが容易かつ確実となり、そ
の厚さの制御も容易となる。
本発明はフルモードトランジスタその他フルモールド高
出力デバイス一般に応用することができる。
出力デバイス一般に応用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、完全フルモールド半導体装置な効率よく実現
できる。
できる。
第１図は本発明の一実施例のフルモールド半導体装置の
平面図である。 第２図は第１図に示すフルモールド半導体装置の成形時
の断面図である。 第３図は本発明の他の実施例のフルモールド半導体装置
の成形時の断面図である。 第４図及び第５図は本発明の他の実施例を示すものであ
って、リードフレーム先端における絶縁板の状態を示す
断面図である。 ｌ・・・リードフレーム（ヘッダ）、２・・・リードフ
レーム先端部、３・・・リード、４・・・半導体チップ
、７・・・キャビティー、８・・・絶縁板、９・・・ピ
ン。 第 １ 図 第 ２ 図
平面図である。 第２図は第１図に示すフルモールド半導体装置の成形時
の断面図である。 第３図は本発明の他の実施例のフルモールド半導体装置
の成形時の断面図である。 第４図及び第５図は本発明の他の実施例を示すものであ
って、リードフレーム先端における絶縁板の状態を示す
断面図である。 ｌ・・・リードフレーム（ヘッダ）、２・・・リードフ
レーム先端部、３・・・リード、４・・・半導体チップ
、７・・・キャビティー、８・・・絶縁板、９・・・ピ
ン。 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、複数のリードとフレームとを一体に形成したリード
フレームに半導体素子を接続し、フレームの全面を覆っ
て樹脂成形体で封止するにあたって、フレームの一部両
面に絶縁物の板を形成し、成形金型内で上記絶縁物の板
面をピンで支持することにより、フレーム面と金型との
間隔を一定に保持して成形を行ラことを特徴とする樹脂
封止半導体装置の製造方法。 ２、上記絶縁物の板の厚さを十分に厚くすることにより
フレーム両面上の樹脂注入速度を制御する特許請求の範
囲第１項に記載の樹脂封止半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29212487A JPH01135032A (ja) | 1987-11-20 | 1987-11-20 | 樹脂封止半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29212487A JPH01135032A (ja) | 1987-11-20 | 1987-11-20 | 樹脂封止半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135032A true JPH01135032A (ja) | 1989-05-26 |
Family
ID=17777854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29212487A Pending JPH01135032A (ja) | 1987-11-20 | 1987-11-20 | 樹脂封止半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574662A3 (en) * | 1992-06-15 | 1994-05-25 | Motorola Inc | Insulated semiconductor package |
| JP2015201494A (ja) * | 2014-04-04 | 2015-11-12 | アルプス電気株式会社 | 電子部品 |
| WO2023021938A1 (ja) * | 2021-08-18 | 2023-02-23 | ローム株式会社 | 半導体装置 |
-
1987
- 1987-11-20 JP JP29212487A patent/JPH01135032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574662A3 (en) * | 1992-06-15 | 1994-05-25 | Motorola Inc | Insulated semiconductor package |
| JP2015201494A (ja) * | 2014-04-04 | 2015-11-12 | アルプス電気株式会社 | 電子部品 |
| WO2023021938A1 (ja) * | 2021-08-18 | 2023-02-23 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| KR100428271B1 (ko) | 집적회로패키지와그제조방법 | |
| US6645792B2 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device | |
| WO2005024933A1 (ja) | 半導体装置の製造方法 | |
| JPH0815165B2 (ja) | 樹脂絶縁型半導体装置の製造方法 | |
| JPH01135032A (ja) | 樹脂封止半導体装置の製造方法 | |
| JP3139981B2 (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 | |
| JP2001308241A (ja) | 樹脂封止形リードフレーム組立体 | |
| JP3616469B2 (ja) | 半導体装置およびその製造方法 | |
| JP2759523B2 (ja) | 半導体装置の製造方法 | |
| JPS647496B2 (ja) | ||
| JP4215300B2 (ja) | 半導体装置の製造方法 | |
| JP3813680B2 (ja) | 半導体装置の製造方法 | |
| JPH04192351A (ja) | 半導体装置及びその形成方法 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JPH088363A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 | |
| JPS61219143A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0528778Y2 (ja) | ||
| JP2837777B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63287041A (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JPH04192343A (ja) | 半導体装置及びその形成方法 | |
| JP4911635B2 (ja) | 半導体装置 |