JPH03261165A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03261165A
JPH03261165A JP2060600A JP6060090A JPH03261165A JP H03261165 A JPH03261165 A JP H03261165A JP 2060600 A JP2060600 A JP 2060600A JP 6060090 A JP6060090 A JP 6060090A JP H03261165 A JPH03261165 A JP H03261165A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
wiring
semiconductor chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2060600A
Other languages
English (en)
Other versions
JP2958380B2 (ja
Inventor
Masayuki Shirai
優之 白井
Kanji Otsuka
寛治 大塚
Takashi Miwa
孝志 三輪
Tetsuo Nakano
哲夫 中野
Kazuo Koide
一夫 小出
Akira Yamagiwa
明 山際
Takao Oba
大場　隆夫
Toshio Hatada
畑田　敏夫
Hitoshi Matsushima
均 松島
Kunio Miyazaki
邦夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2060600A priority Critical patent/JP2958380B2/ja
Publication of JPH03261165A publication Critical patent/JPH03261165A/ja
Application granted granted Critical
Publication of JP2958380B2 publication Critical patent/JP2958380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＰＧＡ　（プラスチック・ピン・グリッド・
アレイ〉構造のＬＳＩなどの封止技術、特に、信号伝播
特性を損なうことなく空冷放熱を行うために用いて効果
のある技術に関するものである。
〔従来の技術〕
半導体装置は、実装密度の向上と共に外部回路との接続
のためのピン（或いはリード）数が多くなる。多ピン化
を可能にし、かつ従来からのプリント基板に実装できる
パッケージ構造を有するものにＰＧＡ　（ピン・グリッ
ド・アレイ）がある。
ＰＧＡのパッケージには、従来よりセラミックが用いら
れ、また配線材料には焼結金属が用いられている。しか
し、セラミックはコストが高くかつ誘を率が高いために
配線に対しては線間の静電容量となる。また、焼結金属
は電気抵抗が高いため、電源や信号配線に直列の抵抗分
を含ませる。
このため、電源系にあっては抵抗分により損失が生じ、
一方、信号系にあっては、セラミックによる静電容量と
配線の電気抵抗とにより信号遅延を生じる。
そこで、日経エレクトロニクス「別冊弘２マイクロデバ
イセズＪ　１９８４．６．１１ＳＰ１６０〜Ｐ１６８に
記載のように、セラミックに代えて低コスト化が可能な
プラスチックＰＧＡが注目され、ＡＳＩＣ（＾ｐＨ１ｃ
ａｔｉｏｎ　５ｐｅｃｉｆｉｃ　ＩＣ：特定用途向けＩ
Ｃ）ＬＳＩなどに用途が広がりつつある。
そのパッケージベースは、プリント基板材料でもあるガ
ラス繊維入りエポキシ、トリアジン、ポリイミドなどの
誘電率の低い材料が用いられ、また、配線には電気抵抗
の低い銅が用いられる。
なお、このようなＰＰＧＡに関連する技術は、例えば、
特開昭６０−３８８４１号及び特開昭６０−３８８４２
号がある。
〔発明が解決しようとする！ＩＢ〕
ところが、前記の如くプラスチックを用いたパッケージ
技術においては、プラスチックの熱伝導度がセラミック
に比べて悪く、高集積に伴う半導体チップの高発熱に対
する冷却、及び信号の高速伝播を満足することができな
い。
半導体装置の高発熱の冷却に対処するものとして、特開
昭６０−１３６３４８号がある。すなわち、有機プリン
ト板材料のＬＳＩ取付部に穴を開け、熱伝導度の良い板
をプリント板の裏面に張り付け、その表面の穴部を通し
てＬＳＩを良熱伝導板に付ける構造としている。しかし
、この構造では、各部材の熱膨張差はセラミックを用い
る場合に比べて大きく、接合に何らかの対策を講じない
と破壊につながる。
また、ガラスエポキシ樹脂からなる基板上にＬＳＩを取
り付けるプラスチック・ピン・グリッド・アレイ・パッ
ケージにおいて、各接合部間の接着剤に熱膨張差を解消
するためにエラストマを用いることが、特開昭６０−１
３６３４５号に示されている。しかし、エラストマは熱
伝導性が悪く、放熱対策に問題がある。
また、エラストマは気泡の多い構造であるため、エポキ
シ系の接着剤に比べて水分が侵入し易く、キャビティ内
の配線が腐蝕する等の問題がある。
さらに、放熱を容易にするためには、自然空冷、あるい
は数ｍ／Ｓの風速で行えることが望ましいが、従来、半
導体装置が数十ワットになると十分に放熱が期待できな
くなる。
そこで、本発明の目的は、高速信号伝播特性を保証しな
がら数十ワット級の半導体装置の冷却を可能にする封止
技術を提供することにある。
本発明の他の目的は、通常のプリント基板で作られたパ
ッケージと安い材料で作られた熱拡散板を組合せ、低コ
ストで高信頼度かつ高性能を有するパッケージ構造を提
供することにある。
本発明のさらに他の目的は、構造材料の特性からくる諸
々の不整合を軟らかい材料で接合または覆うことにより
、材料特性関係を独立させることにより自由な材料の組
合せが可能となり、低コストで信頼度、性能を犠牲にす
ることのない技術を提供するものである。
本発明の前記目的と新規な特徴は、本明細書の記述およ
び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下の通りである。
（１）、半導体チップ及びこれを搭載する放熱部と、少
なくとも１層の配線層を備え、その端部を前記半導体チ
ップの近傍に配置したプラスチック基板からなる半導体
装置において、前記半導体チップと放熱部間及び半導体
チップ全面が、弾性率ｏ、００１〜１００ｋｇ／ａｍ”
　の軟らかい材料で覆われている構造としたものである
。
また、（２）、前記放熱部を、半導体チップが接合され
る熱拡散板と、前記軟らかい材料からなる接着剤を介し
て熱拡散板と接合されるヒートシンクとで構成した前記
（１）記載の半導体装置の構造とするものである。
〔作用〕
上記した手段〔１）によれば、半導体チップを軟らかい
材料で接合することにより、パッケージを構成する材料
の膨張率の違いから生じる不整合を防止できる。また、
チップ全面をコーティングすることにより、チップへの
水分の侵入を防止するとともに、上述した接合剤と同様
に、不整合を防止できる。したがって、プラスチック・
ピン・グリッド・アレイ・パッケージの信頼性を向上で
きる。
上記した手段（２）によれば、半導体チップが熱拡散板
に搭載され、その反対面にヒートシンクを装着すると共
に、半導体チップを露出させた状態でその周辺にプラス
チック基板を配設し、これを熱拡散板に接合している。
この結果、半導体チップで発生した熱は熱拡散板を介し
て速やかにヒートシンクに伝達され、一方、各配線層を
内蔵したプラスチック基板は線間容量、配線上のインダ
クタンス及び抵抗を最小にし、信号伝播特性の劣化を防
止する。したがって、信号伝播特性を損なうことなく、
プラスチックパッケージを用いながら十分な放熱を行う
ことができる。
〔実施例１〕 第１図は本発明による半導体装置の一例を示す断面図で
ある。
ＬＳＩのチップ１は、熱拡散板２の中央部に形成された
台座部に熱伝導度のよいフィラーの入ったゴム状弾性を
有するエラストマ３を介して接合されている。熱拡散板
２は鋼材などを用いて方形もしくは長方形に加工され、
また台座部が他の部分より肉厚にされ、反対側の面は平
面にされている。
チップ１の周辺には、プラスチック、ガラスエポキシな
どが用いられ、かつ配線が多層にされている配線基板４
が、軟らかい材料、例えばその熱伝導度のよいフィラー
の入ったエラストマ５を介して熱拡散板２に接合されて
いる。配線基板４はその中央部分に開口を有し、その開
口部にチップ１及び熱拡散板２の台座部が位置する。こ
の熱拡散板２は、配線基板４とほぼ等しい外形寸法を有
し、チップ１の放熱面積を大きくしている。この配線基
板４には、一定間隔に多数のピン６　（電極）が埋設さ
れ、各々配線基板４内の配線に接続されている。このピ
ン６は、はんだ付は或いはかしめにより立設加工され、
その材料には弾性変形限界の高いＢｅ−Ｃｕなどを用い
る。因みに、従来は４２合金、リン青銅などが用いられ
ていた。
配線基板４の内側端は階段状になっており、各段の表面
には配線が露出し、チップ１上のその配線との間は、金
、銅またはアルミニウム材によるボンディングワイヤ７
で接続されている（ボンディングワイヤ７に代えてＴＡ
Ｂ　（テープ・オートメイテッド・ボンディング）を使
用してもよい）。
熱拡散板２の上面（チップ１の設けられていない面）に
は、軟らかい材料、例えばエラストマ８を介してフィン
９　（ヒートシンク）が接合されている。フィン９は、
熱伝導性に優れるアルミニウム材が用いられ、さらに複
数の深溝が形成され、放熱面積が広くなるようにされて
いる。エラストマ８は後述する熱伝導度の良いフィラー
を含んだものにすれば、放熱効果がさらに向上する。
さらに、チップ１の露出面及び隣接する配線基板４の一
部、すたわち配線基板４の内側端から露出する電極を保
護するためにキャップ１０が軟らかい材料、例えばエラ
ストマ１２を介して配線基板４に接合されている。この
エラストマ１２を含めて、前記いずれのエラストマも接
合される部材相互の熱膨張差を吸収するために設けられ
ている。
また、前記チップ１、配線基板４の側端から露出する電
極およびボンディングワイヤ７を、配線基板４とキャッ
プ１０とを接合するエラストマ１２から侵入する水分に
よる影響を防ぐため、コーティングゲル１１によって保
護している。このコーティングゲル１１は、ワイヤ断線
や水分の侵入を防ぐ材料が好ましい。熱拡散板２と配線
基板４間または配線基板４とキャップ１０間をエラスト
マで接合した場合、チップ１表面だけでなくチップ１側
面まで耐湿性のシリコーンゲルで被っておくと、水分の
侵入によるポンディングパッドのＡｌ腐蝕を防止できる
。これはエラストマのキュア時に気泡がエラストマ内に
残って、そこが水分の侵入経路とはることがあるからで
ある。
コーティングゲル１１には、例えば、弾性率が１００　
ｋｇ　ｆ　７１１１１２以下の材料で、シリコーン、ポ
リウレタン、他のゲル状の物質で、熱膨張係数２０　Ｘ
　１０−’／ｌ：以下の溶融シリカやアルミナの充填を
行った物や、シリコン変成フェノール硬化型エポキシ樹
脂を用いることができる。
なお、以上の各部に用いた材料の熱膨張係数及び熱伝導
度を示せば第１表の如くである。
（以下余白） く第１表〉 第１表から明らかなように、シリコンに比べ熱拡散板２
として考えられる材料である銅は、熱膨張係数が大きい
。また、フィン９の主要構造材であるアルミニウムは更
に大きい。また、誘電率の低い材料と見なされるガラス
ｔｍ雄入りエポキシ、ガラス繊維入りポリイミド、ガラ
ス繊維入りビスマレイドトリアジンなどは、同様にシリ
コンに比べ熱膨張係数が大きい。仮に、熱拡散板２に、
ＩＮやＣｕ　／　Ｍ　ｏ　／　Ｃｕクラッド材を用いた
場合、シリコンとの整合は良好であるものの、他の構成
材料との整合に問題が残る。
しかし、本発明では、不整合な材料間の相互接合に、変
形し易いエラストマを用いているので、上記した整合の
問題は解消する。ただし、軟らかい材料、たとえばエラ
ストマは熱伝導度が悪いので、できるだけ薄い層になる
ように形成するか、あるいは第１表に示したように熱伝
導度の良いフィラーを混入させるのが望ましい。
エラストマとして、アルミナフィラー人りメチールフエ
ニールシロキサンゴム（例えば、商品名「東し５Ｅ−４
４００Ｊ）を用いた場合、引っ張り破壊限界値の伸びは
１００％であり、安全￥＝５０％を見積もると設計歪量
として５０％が得られる。更に、大きむ破壊限界伸びを
有するものにメチールフェニールシロキサンゲル（例え
ば、商品名「東しＪＣＲ６１１０Ｊ）があり、その破壊
限界伸びは２００％であるため、設計歪量として１００
％が得られる。この前提のもとに設計した好ましいパッ
ケージ材として得られたのが第２表及び第３表に示すも
のである。ここでは共にｊＪ１図に示した構成を用い、
チップサイズ１４．５　ｕ角のパッケージとし、フィン
サイズが６０ｕ角で熱拡散板２の厚みを１卸にした。フ
ィン形状は、高さ１８鶴、フィン間隔４車とし、風速１
ｍ／秒の風冷にした。また、変位は、−５５℃〜１５０
℃（ΔＴ＝２０５℃）のときの値である。
く第２表〉 〈第３表〉 （以下余白） 第２表は銅の熱拡散板２を用いた場合であり、１４、５
　ｕ角のシリコンチップとの間の温度サイクル時の最大
温度差２０５℃における変位は２１μｍである。設計歪
量をゲルの１００％と見て、接着材厚みは２１μｍ以上
とし、実施例では２５μｍに設定した。一方、６０叩角
の調熱拡散板とアルミニウムフィンの２０５℃における
変位は４０μｍとなり、ゴムの５０％設計歪み量からゴ
ム厚みは１００μｍになる。このような条件下で、夫々
の熱抵抗を計算すると、第２表に示すように合計は２．
２４℃／Ｗとなり、良好な値が得られる。
第３表は熱拡散板２として窒化アルミニウム（ＡＺＮ）
を用いた場合であり、シリコンチップと、ＩＮの変位は
小さく２μｍであり、２５μｍの金−シリコン合金（重
量８％）が使用できる。これにより、第１表のゲル部熱
抵抗の１／１０００以下の値とすることができるが、Ａ
ＩＮとアルミニウムフィンの接合に２５０μｍの厚いゴ
ム材の挿入を必要とし、２０倍の熱抵抗になる。しかし
、総合的には、１．９８℃／Ｗとなって１１表の例より
小さく、３０Ｗ程度の半導体チップを十分に冷却しろる
ものとなる。なお、Ｃｕ／Ｍｏ／Ｃｕクラツド板（例え
ば、ＣＬＹＭＡＸ　：フライマックス社製）、Ｃｕ含浸
焼結タングステン、Ｆｅ−Ｎ１メツシュ入り銅板（例え
ば、住友特殊金属社製）アルミニウムなども熱拡散板と
して同様に扱うことができる。
第２図（ａ）及び第３図は配線基板４及びピン６の詳細
を示す拡大断面図である。第２図はＴＴＬ　（トランジ
スタ・トランジスタ・ロジック）インターフェースに対
応するものである。第２図（ｂ）は第２図（ａ）のピン
配置を示す斜視図、第２図（ｃ）、（ｄ）は第２図（ａ
）の一部拡大斜視図である。第３図はＥＣＬ（エミッタ
・カップルド・ロジック）インターフェースに対応する
ものである。第３図は、インピーダンス整合を行うため
に接地層４ａを電源層４ｂと信号層４Ｃの間に設けたと
ころに特徴がある。本実施例では、例えば、層間隔を１
００μｍにして５０Ωが得られた。
配線基板４は、プラスチック材の中に複数の配線層（接
地層４ａｓ電源層４ｂ、信号層４Ｃ）が一定間隔に積層
されている。第２図（ａ）及び第３図では、ピン６に接
地層４ａが接続される例を示しており、ピン６は配線基
板４に形成されたスルーホール４ｄに嵌入され、はんだ
４ｅによって固定されている。この場合、ピン６に接続
しない配線層はスルーホール４ｄに接触しないように絶
縁されている。また、ピン６は、曲げに対し剛性を備え
た材料を用いる。さらに、第２図（ｂ）に示すように、
ピン６は配線基板４のほぼ全面に多数形成されている。
配線基板４のチップ１との接続部は、段差形状にされ、
各段に配線層が露出している。接地層４ａの一部は第２
図（ｅ）に示すように、基板側端および電源層４ｂが形
成されている面に側面導通部４ｆとして延長され、電源
層４ｂの面でチップとボンディングワイヤで接続されて
いる。また、側面導通部４ｆは、第２図（２）に示すよ
うに、配線基板４の側端全面に形成され、その一部は電
源層４ｂが形成されている面に延長してもよい。チップ
１と配線層との接続は、各部材の相互接続に軟らかい材
料、例えばエラストマが用いられているため、各剛体の
変位を吸収可能なように、ループ形状をしたボンディン
グワイヤ７を用いて行う。
また、封止は同様な理由から剛性の強いエポキシポツテ
ィングを使用できないので、近年高信頼の封止材として
注目されているシリコーンゲル（例えば、信越シリコン
社製のＫＪＲ９０１０又は東しダウコーニングシリコー
ン社製のＪＣＲ６１１０）をコーティングゲル１１とし
て用い、ポツティングを行っている。
さらに、機械的保護としてキャップ１０がエラストマ１
２で封止されるが、キュア時の加熱で内圧が上昇してブ
ローホールが発生し、内外圧が同じとなり、エラストマ
が硬化しないうちにそのブローホールが再び閉じた後、
エラストマ１２が硬化するような硬化の時間温度の制御
が可能なエラストマを使用することにより高信頼度が得
られる。
第４図（ａ）、　（ｂ）、　（Ｃ）は第２図の信号層４
ｃ、電源層４ｂ及び接地層４ａの各々の詳細を示すもの
で、装置全体の約１／４を示している。ここでは、従来
からＰＧＡパッケージで採用しているめっき導通線を廃
止し、配線の寄生容量が３０〜４０％を低減した構造に
なっている。この実現は、チップｌの取付部を貫通穴と
したことが一部になっている。また、配線層のいずれも
が、銅配線を用いているため、電気抵抗を低くできる。
したがって、従来と同一抵抗レベルとした場合には、配
線、特に信号配線の微細幅設計が可能になる。
ｊＪ４図ｂ）には、その１部が配線基板４の内側端まで
延在している接地用（Ｇｎｄ）配線４ｂ’　と、その他
の電源電圧用配線４ｂ″とがある。この接地用配線４ｂ
’　は第２図（Ｃ）又は（イ）に示すように、配線基板
４の内側端の側面導通部４ｆを介して接地層４ａに接続
されている。このような構造にすることにより、電源用
、接地用の配線層を同一面にすることができるので、ボ
ンディングが簡単になり、かつ接地用電位の安定化を図
ることができる。
さらに、第４１！１（ｂ）に示すように、電源層４ｂは
多くの本数を並行状態に設けているが、これは合体して
幅広の配線にしてもよい。最近のＬＳＩは、安定な多数
の異種電圧の電源ラインを必要とする傾向にある。そこ
で、その要求に応じられるように中間に電源層４ｂを配
設する構造にしている。
そして、チップｌの搭載部１３に対し最短距離となるよ
うに対向電極が設置され、接続点間をボンディングワイ
ヤで接続している。なお、１つの電源に対し、複数本の
ラインを用意することによって、インダクタンスを最小
にすることがてきる。
チップ１からの導通は、第２図及び第３図に示す側面導
通ｉ［４ｆを介してボンディングワイヤ７で電源層４ｂ
に接続する。
周辺にリードが放射状に突出しているＱＦＰ（クワッド
・フラット・パッケージ）型であれば、すべての配線が
パッケージの最外周まで導出させる必要があるが、ピン
・グリッド・アレイ・パッケージでは内部配線より延在
するめっき線を廃止した構造にしたので、ピン設置部で
の配線は＃端のみとなり、相対的に短い配線でピン６を
介して外部の回路基板へ接続が可能となり、平均的な寄
生容量、インダクタンス、及び抵抗を小さくすることが
できる。
また、電源層４ｂと接地層４ａ間に接続するバイパスコ
ンデンサをパッケージに内蔵させたい場合がある。これ
に対しては、第５図に示すように、チップ型のバイパス
コンデンサ１４の搭載スペース１つを電源層４ｂあるい
は信号層４Ｃ上に確保する。そして、チップ１のコーナ
部に対向する電源層４ｂあるいは信号層４Ｃを無配線領
域にしてバイパスコンデンサ１４を配設し、その両脇に
ボンディングワイヤ７を接続するための配線層を平行集
中させる。各配線の先端はチップ１のパッド１ａに対向
させ、バイパスコンデンサ１４によってボンディング処
理が妨害されないようにする。
無配線領域に設置したバイパスコンデンサ１４は、その
両端子を電源層４ｂと接地層４ａ間に接続する。また、
ボンディングワイヤ７は、配線層の端部とチップ１のパ
ッド１ａとの間に接続される。
第３表は第２図に示したＴＴＬインターフェース構造と
従来のパッケージ構造とを比較したものである。
く第４表〉 第４表から明らかなように、静電容量は約ｌ／２、抵抗
は約１７１０に改善されていることがわかる。この改善
により、信号の高速伝送が可能になる。具体的には、１
５０ＭＨｚ程度のクロック周波数を有するＬＳＩにも適
用可能になる。これは、チップ搭載部を貫通穴構造とし
、その周辺に多層構造で銅配線及び低誘電率有機物によ
る配線基板を配設し、その層構造がＬＳＩ活性面から見
て信号／電源／接地、信号／接地／電源、接地／信号／
接地／信号／接地／電源／電源／接地などの組合せにし
ていることによるもので、パルス高速伝播を可能にして
いる。
本願において用いる軟らかい材料、すなわちエラストマ
及びコーティングゲルは、いずれも弾性率が０．００１
〜１００ｋｇ／ｆｌＩＩ１１２　の範囲、好ましくは０
．０１〜１０ｋｇ／ａＩｌ！”　にある材料を用いる。
更に、パッケージを構成する材料間の熱膨張の不整合を
吸収できる厚み、すなわち歪量として５〜１０００％、
好ましくは５０〜２００％に制御された厚さにするのが
よい。ここで、弾性率０．００１〜１００ｋｇ／−２の
軟らかい材料とは、０．０５〜０、５　ｋｇ　ｆ　／　
ｗｎ２の弾性係数を有するシリコーンゴム、例えばメチ
ールフェニールシロキサン等（白金触媒附加反応形）に
Ａｌ２Ｏコ等の充填剤（入れな（でもよい）が入ったも
の、例えばＴＳＥ３２２ＲＴＶ（東芝シリコーン社）、
信越化学社のＫＪＲ９０２２、ダウ東しシリコーン社の
ＣＹ５２−２２３等がある。さらに、シリコーンゴムも
同様の基材（メチールフェニールシロキサン等）でＫＥ
ＩＩＯ（信越化学社〉やＫＪＲ９０１０、ダウ東しシリ
コーン社のＪＣＲ６１１０等がある。
５０〜１００ｋｇｆ／、２　の弾性係数を持つゴム変性
エポキシＸＮＲ３５０８（カーボンフィラー人りジシア
ンジアミド硬化形）（チバガイギー社製）等がある。ま
た、０．１〜５０　ｋｇ　ｆ　／社２の弾性率を有する
ポリウレタンゴム、ＵＥ５３９やポリウレタンゲル等が
ある。要は、ゴム系、ゲル系材料であればよく、必要な
らばフィラーを入れることができる。
また、歪量５〜１０００％を実現するパッケージの大き
さと接合部のゴム厚の関係を第７図に示す。
第７図におけるパッケージサイズは、熱拡散板（Ｃｕ）
あるいはガラス繊維入りエポキシ樹脂基板の大きさであ
る。また、ゴム厚はシリコーンゴム（商品名「東し５Ｅ
４４００」）を接合剤として用いた場合を示す。
〔実施例２〕 第６図は本発明の他の実施例を示す部分拡大断面図であ
る。
本実施例は、配線基板４にフレキシブル多層板１５を用
いたところに特徴がある。このフレキシブル多層板１５
は、ポリイミド、マレイミドなどのフィルム上に薄膜配
線層を多層化して得ることができる。この実施例では、
配線層の最上部に接地層４ａを配し、この接地層４ａを
ピン１６にはんだ接続している。
さらに、この実施例では配線基板４がフレキシブルであ
るため、第１図の実施例のようにピンを配線基板４によ
って保持させることができｔ＝い。
そこで、ピン１６の付は根部に鍔を設け、この鍔を熱拡
散板２に埋設し、はんだ１７によって固定し、取付強度
を確保している。ここでは、ピンに鍔を設けるものとし
たが、鍔を有しない第１図に示したピン６を熱拡散板２
に埋設するものとしてもよい。
また、配線基板４がチップ１よりも薄厚になるため、平
板状のキャップ１０では配線基板４上に隙間が生じる。
そこで、周辺部に勝山部を設けて皿状にしたキャップ１
８を用い、その周縁表面をエラストマ１２によってフレ
キシブル多層板１５に接合するようにしている。
さらに、この実施例では、前記実施例の側面導通部４ｆ
と同様に、フレキシブル多層板１５の必要箇所に層間導
通部４ｇが設けられている。
以上本発明によってなされた発明を実施例に基づき具体
的に説明したが、本発明は前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることは言うまでもない。
例えば、前記実施例の構成において、各部材の組合せを
第５表のようにすることが可能である。
第５表において、タイプ３−１の水まくらは、商品名「
フロリナート」を冷却媒体とした液体ヒートシンクであ
り、袋状部材内に前記冷却媒体を封入し、これを第１図
に示したフィン９に代えて用いるものである。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
。
すなわち、半導体チップと、片面に前記半導体チップが
接合され他面にヒートシンクが接合される熱拡散板と、
前記半導体チップを露出するようにして前記半導体チッ
プと同一面の前記熱拡散板に接合されると共に少なくと
も１層の配線層を備え、その＃ｊ部を前記半導体チップ
の近傍に露出させたプラスチック・ピン・グリッド・ア
レイ・パッケージと、この配線層の何れかに接続される
ようにして前記プラスチック・ピン・グリッド・アレイ
・パッケージに立設されるピン状の電極と、前記半導体
チップのパッドと前記配線層の端部とを接続するボンデ
ィング手段とを設けるようにしたので、信号伝播特性を
損なうことなく、Ｐ−ＰＧＡパッケージを用いながら十
分な放熱を行うことができる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一例を示す断面図、 第２図（ａ）はＴＴＬインターフェースに対応する配線
基板及びピンの詳細を示す拡大断面図、第２図ｂ）は第
２図（ａ）のピン配置を示す斜視図、第２図（Ｃ）、第
２図（４）はそれぞれ第２図（ａ）の一部拡大斜視図、 第３図はＥＣＬインターフェースに対応する配線基板及
びピンの詳細を示す拡大断面図、第４図（ａ）、　（ｂ
）、　（Ｃ）は第２図（ａ）の信号層、電源層及び接地
層の各々の詳細を示す平面図、第５図はバイパスコンデ
ンサの設置部の詳細を示す平面図、 第６図は本発明の他の実施例を示す部分拡大断面図、 第７図は歪量５〜１０００％を実現するパッケージサイ
ズと厚みの関係を示すものである。 １・・・チップ、１ａ・・・パッド、２・・・熱拡散板
、３．５．８．１２・・・エラストマ、４・・・配線基
板、４ａ・・・接地層、４ｂ・・・電源層、４Ｃ・・・
信号層、４ｄ・・・スルーホール、４６．１７・・・は
んだ、４ｆ・・・側面導通部、４ｇ・・・層間導通部、
６．１６・・・ピン、７・・・ボンディングワイヤ、９
・・・フィン、１０．１８・・・キャップ、１１・・・
コーティングゲル、１３・・・搭載部、１４・・・バイ
パスコンデンサ、１５・・・フレキシブル多層板。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ及び、これを搭載する放熱部と、少な
    くとも１層の配線層を備え、その端部を前記半導体チッ
    プの近傍に配置したプラスチック基板からなる半導体装
    置であって、前記半導体チップと放熱部間及び半導体チ
    ップ全面が、弾性率が０．００１〜１００ｋｇ／ｍｍ＾
    ２の軟らかい材料で覆われていることを特徴とする半導
    体装置。 ２、前記放熱部は、半導体チップが接合される熱拡散板
    と、前記軟らかい材料からなる接着剤を介して前記熱拡
    散板と接合されるヒートシンクからなることを特徴とす
    る請求項１記載の半導体装置。 ３、前記ヒートシンクをアルミニウム材による風冷フィ
    ン構造にしたことを特徴とする請求項１記載の半導体装
    置。 ４、前記配線層の何れかに接続されるように立設される
    ピン状の電極を有するピン・グリッド・アレイ型パッケ
    ージで形成されていることを特徴とする請求項１記載の
    半導体装置。 ５、前記半導体チップのパッドと前記配線層の端部とを
    接続するボンディング手段を具備し、前記ボンディング
    手段によるボンディング部の一部に配線のない領域を形
    成し、この領域にバイパス用コンデンサを配設すること
    を特徴とする請求項１記載の半導体装置。 ６、前記プラスチック基板がフレキシブル多層板である
    ことを特徴とする請求項１記載の半導体装置。 ７、前記プラスチック基板の中心部の角穴の側面にも配
    線が形成されていることを特徴とする請求項１記載の半
    導体装置。 ８、前記半導体チップと放熱部間はエラストマで接合し
    、半導体チップはエポキシ系またはシリコーンゲルによ
    って覆われていることを特徴とする請求項１記載の半導
    体装置。 ９、前記ピンはベリリウム銅であることを特徴とする請
    求項４記載の半導体装置。
JP2060600A 1990-03-12 1990-03-12 半導体装置 Expired - Lifetime JP2958380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2060600A JP2958380B2 (ja) 1990-03-12 1990-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2060600A JP2958380B2 (ja) 1990-03-12 1990-03-12 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP07513399A Division JP3238906B2 (ja) 1999-03-19 1999-03-19 半導体装置
JP11075134A Division JP3127149B2 (ja) 1999-03-19 1999-03-19 半導体装置
JP07513599A Division JP3372498B2 (ja) 1999-03-19 1999-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH03261165A true JPH03261165A (ja) 1991-11-21
JP2958380B2 JP2958380B2 (ja) 1999-10-06

Family

ID=13146902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2060600A Expired - Lifetime JP2958380B2 (ja) 1990-03-12 1990-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2958380B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US7193306B2 (en) 1998-08-28 2007-03-20 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2010073790A (ja) * 2008-09-17 2010-04-02 Nitto Denko Corp 熱伝導部材、マイクロプロセッサおよび電子機器
JP2011061131A (ja) * 2009-09-14 2011-03-24 Nec Corp 半導体装置
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US6404049B1 (en) 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US6563212B2 (en) 1995-11-28 2003-05-13 Hitachi, Ltd. Semiconductor device
US6621160B2 (en) 1995-11-28 2003-09-16 Hitachi, Ltd. Semiconductor device and mounting board
US7193306B2 (en) 1998-08-28 2007-03-20 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2010073790A (ja) * 2008-09-17 2010-04-02 Nitto Denko Corp 熱伝導部材、マイクロプロセッサおよび電子機器
JP2011061131A (ja) * 2009-09-14 2011-03-24 Nec Corp 半導体装置
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
JP6068649B2 (ja) * 2014-04-23 2017-01-25 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
JP2958380B2 (ja) 1999-10-06

Similar Documents

Publication Publication Date Title
US20200185349A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US6563212B2 (en) Semiconductor device
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6806567B2 (en) Chip on board with heat sink attachment and assembly
JP2974552B2 (ja) 半導体装置
US5905299A (en) Thermally enhanced thin quad flatpack package
WO1996012299A1 (en) Integrated circuit package
JPH09167813A (ja) 集積回路パッケージ
KR20090062612A (ko) 멀티 칩 패키지
KR20040034457A (ko) 개선된 히트싱크 구조를 갖는 반도체 장치
KR100372587B1 (ko) 반도체 장치
JP2591499B2 (ja) 半導体装置
US6225683B1 (en) Die size-increasing integrated circuit leads and thermally enhanced leadframe
JP2958380B2 (ja) 半導体装置
JP2865496B2 (ja) マルチチップモジュール
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
JP3127149B2 (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
KR20040063784A (ko) 반도체장치
JPH06334286A (ja) 回路基板
JP2891426B2 (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP3314574B2 (ja) 半導体装置の製造方法
JPH1126688A (ja) 樹脂封止型電子回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11