JP2011061131A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011061131A JP2011061131A JP2009211603A JP2009211603A JP2011061131A JP 2011061131 A JP2011061131 A JP 2011061131A JP 2009211603 A JP2009211603 A JP 2009211603A JP 2009211603 A JP2009211603 A JP 2009211603A JP 2011061131 A JP2011061131 A JP 2011061131A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- hole
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置1は、自身の厚さ方向にスルーホール2が形成された基板3と、基板3上に固定された半導体チップ4と、スルーホール2内において基板3の一方の面3a側に設けられ半導体チップ4に電気的に接続された導電性のビア5と、スルーホール2内において基板3の一方の面3aに対して反対側の他方の面3b側に設けられ、絶縁性を有するとともに基板3よりも熱伝導率が大きい放熱部材6と、を備え、基板3はビア5と電気的に接続された導体層10を有する。
【選択図】図1
Description
例えば、特許文献1に記載の半導体装置に備えられたプリント板放熱装置は、LSI(半導体チップ)の上部に接着された第1の放熱フィンと、プリント板(基板)内部に設けられた内層パターンと、内層パターンに伝達された熱を放熱する第2の放熱フィンとを備えている。また、このプリント板内には、プリント板を板厚方向に貫通する放熱ビア(ビア)が形成され、半導体チップが発した熱を第2の放熱フィンに伝達している。
このように構成されたプリント板放熱装置を備えることで、放熱効率を上げ、低コスト・低騒音を実現することができるとされる。
この放熱部材によれば、光機能素子及びウィンドウリッドに与えられた熱を半導体パッケージの外側に効果的に放散することができるという。
近年は、半導体装置の高性能化にともない、ビアにより伝送される信号が反射したり減衰したりするのを防止するため、信号の伝送に一部のみしか用いられていないビアに公知のバックドリル工法が施されるようになってきている。このバックドリル工法とは、基板において、信号の伝送に用いられていないビアの一部が配置された面側から、ビアの当該一部をドリル等を用いて削り取る工法のことである。
基板において、ビアが削り取られずに残った面側では、半導体チップからビアに伝導された熱が放熱される。
本発明の半導体装置は、自身の厚さ方向にスルーホールが形成された基板と、前記基板上に固定された半導体チップと、前記スルーホール内において前記基板の一方の面側に設けられ前記半導体チップに電気的に接続された導電性のビアと、前記スルーホール内において前記基板の前記一方の面に対して反対側の他方の面側に設けられ、絶縁性を有するとともに前記基板よりも熱伝導率が大きい放熱部材と、を備え、前記基板は前記ビアと電気的に接続された導体層を有することを特徴としている。
そして、スルーホールの他方の面側に設けられている放熱部材は絶縁性を有するので、ビアを通して半導体チップと導体層との間で伝送される信号が、放熱部材を伝送して反射又は減衰するのを防止することができる。
図1に示すように、本実施形態の半導体装置1は、自身の厚さ方向に複数のスルーホール2が形成された基板3と、基板3上に実装されたLSI(半導体チップ)4と、スルーホール2内において基板3の一方の面3a側に設けられたビア5a〜5kと、スルーホール2内において基板3の一方の面3aに対して反対側の他方の面3b側に設けられ放熱フィラー(放熱部材)6とを備えている。
なお、以下で各ビア5a〜5k、各導体層10a〜10fを区別せずにまとめて示すときには、それぞれを「ビア5」、「導体層10」と表す。
スルーホール2の他方の面3b側の部分である第二の穴部2bは、後述するように、第一の穴部2aにビアを設けた後で、基板3の所定の厚さをビアとともに削り取るバックドリル工法を施すことにより形成されている。このため、第一の穴部2aの内径よりも第二の穴部2bの内径の方が大きくなっている。
なお、ビア5は、本実施形態のように略円筒状に形成しても良いし、中実の円柱状に形成しても良い。
また、封止部材に金属を用いても良い。この場合、封止部材の熱伝導率が大きくなるので、ビア5及び封止部材を全体としてみたときに熱を通り易くする(熱抵抗を低下させる)ことができる。
各ビア5には、導体層10a〜10fの少なくとも1つが電気的に接続されている。例えば、ビア5aには導体層10cが、ビア5bには導体層10aが、ビア5cには導体層10eが、それぞれ紙面より奥側又は紙面より手前側に設けられた不図示の配線パターンにより接続されている。
スルーホール2内で、各放熱フィラー6は、ビア5と互いに接触している。
まず、作業者は、図2に示すように、導体層10a〜10fと絶縁層11とを交互に積層させて基板3を構成する。そして、基板3の所定の位置にパンチング等で孔を開けてスルーホール22を形成する。
続いて、スルーホール22の内周面の全体にわたり銅を用いたメッキ等によりビア25a〜25kを形成するとともに、各ビア25a〜25kの一方の面3a側の端部に導電性のパッド12をそれぞれ設ける。さらに、ビア25a〜25kの中空部に封止部材8を充填する。
次に、半田ボール7が融点温度以上となる高温環境下で、基板3のパッド12にLSI4のポートが対向するように配置して、半田ボール7でパッド12とLSI4のポートとを接続して、基板3にLSI4を実装する。
次に、図1に示すように、各スルーホール2の第二の穴部2bに放熱フィラー6を充填すると、放熱フィラー6が各第二の穴部2bの形状に形成される。そして、基板3の他方の面3bに放熱補助部材6aを塗布し、基板3の他方の面3bとの間に放熱補助部材6aを挟むようにフレーム13を取り付ける。
以上により、半導体装置1が完成する。
R=Σ(L/(λ×A)) ‥(1)
(上記の(1)式の右辺は、(L/(λ×A))の値をビア25a〜25kの数だけ足し合わせた値を意味する。)
また、LSI4の発熱量をQとすると、ビア25a〜25kの他方の面3b側の端部の温度に対する一方の面3a側の端部の温度の温度勾配ΔTは、次式のようになる。
ΔT=Q×R ‥(2)
バックドリル工法を施す前には、スルーホール22の内周面の全体にわたり、銅等の熱伝導率の大きな材料で形成されたビア25a〜25kを形成することができるので、基板3の他方の面3b側の放熱効率が優れている。
しかし、バックドリル工法を施すと、ビア25a〜25kのうち、各スルーホール2の第二の穴部2b内に設けられていた部分が除去されることになる。本実施形態の半導体装置1は、スルーホール2の第二の穴部2b内に基板3の絶縁層11よりも熱伝導率が大きい放熱フィラー6が充填されているので、基板3の他方の面3b側からLSI4の熱を効果的に放出することができる。
そして、スルーホール2の他方の面3b側に設けられている放熱フィラー6は絶縁性を有するので、ビア5を通してLSI4と導体層10との間で伝送される信号が、放熱フィラー6を伝送して反射又は減衰するのを防止することができる。
そして、基板3の他方の面3b側には、放熱フィラー6と接続されたフレーム13が配置されているので、放熱フィラー6によりフレーム13に伝導された熱を、他方の面3b側から外部に効果的に放熱することができる。
また、ビア5の数が多くなるほど、放熱がより効果的になる。
例えば、上記実施形態では、放熱体としてフレーム13を備えたが、これに代えて図4に示す半導体装置31ようにヒートシンク32を備えてもよい。このように構成することで、放熱フィラー6によりヒートシンク32に伝導された熱を、外部により効果的に放熱することができる。
このとき、LSI4の基板3に対して反対側の面にヒートシンク33を備えても良い。上記実施形態の半導体装置1がコンピュータ基板用であっても、この変形例のように、局所的に冷却するための補助手段としてのヒートシンク33を備えることで、好適に用いることができる。
また、上記実施形態では、放熱体としてフレーム13を用いたが、半導体装置を保持するスティフナー等を用いても良い。
また、上記実施形態では、LSI4のポートとビア5のパッド12とを半田ボール7により電気的に接続した。しかし、LSI4のポートとパッド12とを直接接触させることで、互いを電気的に接続させても良い。
2 スルーホール
3 基板
3a 一方の面
3b 他方の面
4 LSI(半導体チップ)
5、5a〜5f、25a〜25f ビア
6 放熱フィラー(放熱部材)
10、10a〜10f 導体層
13 フレーム(放熱体)
32 ヒートシンク(放熱体)
Claims (4)
- 自身の厚さ方向にスルーホールが形成された基板と、
前記基板上に固定された半導体チップと、
前記スルーホール内において前記基板の一方の面側に設けられ前記半導体チップに電気的に接続された導電性のビアと、
前記スルーホール内において前記基板の前記一方の面に対して反対側の他方の面側に設けられ、絶縁性を有するとともに前記基板よりも熱伝導率が大きい放熱部材と、
を備え、
前記基板は前記ビアと電気的に接続された導体層を有することを特徴とする半導体装置。 - 前記ビアと前記放熱部材とは、前記スルーホール内で互いに接触していることを特徴とする請求項1に記載の半導体装置。
- 前記基板の前記他方の面側には、前記放熱部材と接続された放熱体が配置されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記放熱体はヒートシンクであることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211603A JP5387255B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211603A JP5387255B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061131A true JP2011061131A (ja) | 2011-03-24 |
JP5387255B2 JP5387255B2 (ja) | 2014-01-15 |
Family
ID=43948380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211603A Expired - Fee Related JP5387255B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5387255B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219227A (ja) * | 2012-04-10 | 2013-10-24 | Denso Corp | 電子装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03261165A (ja) * | 1990-03-12 | 1991-11-21 | Hitachi Ltd | 半導体装置 |
JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
JP2001015869A (ja) * | 1999-06-30 | 2001-01-19 | Kyocera Corp | 配線基板 |
WO2005029928A2 (en) * | 2003-09-19 | 2005-03-31 | Viasystems Group, Inc. | Closed loop backdrilling system |
JP2006179551A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | 配線構造および配線構造の製造方法 |
JP2007329371A (ja) * | 2006-06-09 | 2007-12-20 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
JP2008235338A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 多層配線基板構造 |
-
2009
- 2009-09-14 JP JP2009211603A patent/JP5387255B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03261165A (ja) * | 1990-03-12 | 1991-11-21 | Hitachi Ltd | 半導体装置 |
JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
JP2001015869A (ja) * | 1999-06-30 | 2001-01-19 | Kyocera Corp | 配線基板 |
WO2005029928A2 (en) * | 2003-09-19 | 2005-03-31 | Viasystems Group, Inc. | Closed loop backdrilling system |
JP2006179551A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | 配線構造および配線構造の製造方法 |
JP2007329371A (ja) * | 2006-06-09 | 2007-12-20 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
JP2008235338A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 多層配線基板構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219227A (ja) * | 2012-04-10 | 2013-10-24 | Denso Corp | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5387255B2 (ja) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4688526B2 (ja) | 半導体装置及びその製造方法 | |
TWI437949B (zh) | A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component | |
JPWO2016080333A1 (ja) | モジュール | |
JP6286477B2 (ja) | パッケージキャリアおよびその製造方法 | |
KR101184508B1 (ko) | 인쇄회로기판 | |
JP2009266979A (ja) | 半導体装置 | |
US10952310B2 (en) | High-frequency module | |
WO2018168591A1 (ja) | モジュール | |
JP6139585B2 (ja) | 高周波モジュール及びマイクロ波送受信装置 | |
JP2015092524A (ja) | 電子部品の放熱構造 | |
JP2008218618A (ja) | プリント配線板 | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP2011134817A (ja) | 部品内蔵モジュール | |
JP5387255B2 (ja) | 半導体装置 | |
US20150053462A1 (en) | Wiring board structure | |
KR102194720B1 (ko) | 방열 구조체를 포함하는 회로기판 | |
TWI702887B (zh) | 軟性線路板結構 | |
JP2021022615A (ja) | プリント配線板 | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP2010073943A (ja) | 電子回路装置 | |
JP6587796B2 (ja) | 回路モジュール | |
JP2007188934A (ja) | マルチチップモジュール | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 | |
JP6633151B2 (ja) | 回路モジュール | |
JP2009152284A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |