JPH10150122A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10150122A
JPH10150122A JP20030197A JP20030197A JPH10150122A JP H10150122 A JPH10150122 A JP H10150122A JP 20030197 A JP20030197 A JP 20030197A JP 20030197 A JP20030197 A JP 20030197A JP H10150122 A JPH10150122 A JP H10150122A
Authority
JP
Japan
Prior art keywords
circuit board
opening
solder
semiconductor package
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20030197A
Other languages
English (en)
Other versions
JP3382516B2 (ja
Inventor
Yoshiki Takeda
吉樹 武田
Takemi Machida
武巳 町田
Fumio Kuraishi
文夫 倉石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP20030197A priority Critical patent/JP3382516B2/ja
Publication of JPH10150122A publication Critical patent/JPH10150122A/ja
Application granted granted Critical
Publication of JP3382516B2 publication Critical patent/JP3382516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートスラグの取り付けに保存や製造時に厳
格な管理を必要とする熱硬化性接着剤を用いない半導体
パッケージを提供する。 【解決手段】 開口部14が設けられた回路基板20b
の片面に、開口部14を閉塞するヒートスラグ30が接
合されて半導体素子34を搭載するキャビティ16が形
成された半導体パッケージにおいて、回路基板20bの
片面に、開口部14の開口周縁部から所定距離D後退し
て導体層26cが形成され、ヒートスラグ30がはんだ
54により導体層26cに接合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特に半導体素子を搭載するキャビティ底面に金属
からなるヒートスラグを設けた半導体パッケージに関す
る。
【0002】
【従来の技術】PPGA(Plastic Pin Grid Array)あ
るいはPBGA(Plastic Ball GridArray )あるいは
PLGA(Plastic Land Grid Array )等の半導体パッ
ケージ(一例としてPBGAを用いて説明する)は、図
11に示すようにガラスエポキシ、ガラスポリイミド、
BTレジン等の電気的絶縁性を有する基板表面に銅箔等の
導体層を被着形成した樹脂基板を複数枚積層して形成さ
れる。
【0003】この半導体パッケージ10の概要構造につ
いて図11〜図13を用いて説明する。積層された各樹
脂基板12には開口部14が設けられ、この開口部14
が半導体素子を収納するためのキャビティ16を構成す
る。各樹脂基板12の銅箔に対しエッチング処理を施し
て、両面に配線パターン18が形成された回路基板20
a、20bが形成される。ワイヤボンディングにより半
導体素子と接続する配線パターン18のボンディング部
は開口部14の周縁部近傍に形成される。回路基板20
aに設ける開口部14は回路基板20aを積層して積層
体を形成した際に、各段の回路基板20aのボンディン
グ部の領域が確保されるように回路基板20aごとあら
かじめ開口部14のサイズを設定する。開口部14のサ
イズは回路基板20a、20bを積層し、キャビティ1
6を形成した際にキャビティ16の上方に位置するに従
い大きくなる。
【0004】回路基板20a、20bは接着シート22
(プリプレグ)により他の回路基板と接着されている。
また、回路基板20aの表面にはレジスト(不図示)が
塗布されて当該表面が平坦化され、接着シート22によ
る基板同士の接着性を高めている。なお、接着シート2
2の材質によってはレジストを塗布せずに基板を接着す
ることが可能である。
【0005】回路基板20bの外面には配線パターン1
8の一部として、外部接続端子(本例でははんだバン
プ)24を接続するためのランド26a、あるいはコン
デンサや抵抗体などの回路部品を接続するための導体部
26b、あるいは金属板からなるヒートスラグを取り付
けるための導体部26c等が形成されている。また、回
路基板20bの外面には、上記ランド26a、導体部2
6b、26cのみが露出するようにソルダーレジスト等
の保護膜28が設けられている。
【0006】そしてランド26aには外部接続端子24
が、また導体部26b、26cには回路部品、ヒートス
ラグ30がそれぞれ取り付けられている。ここで、ヒー
トスラグ30を導体部26cに取り付ける方法について
説明すると、まず導体部26cに熱硬化性接着剤32を
塗布し、位置決め機構を用いてヒートスラグ30の中心
がキャビティ16の中心と一致するように位置決めしな
がらヒートスラグ30を回路基板20b上に搭載する。
その後、回路基板20a、20bとヒートスラグ30を
加圧および加熱して熱硬化性接着剤32を硬化させて、
ヒートスラグ30を回路基板20bの導体部26c上に
接合する。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体パッケージには次の様な課題が有る。半導
体パッケージのキャビティ16の内底面にあたるヒート
スラグ30の搭載領域Aにはコンピュータチップ等の半
導体素子34が搭載される。そして、一般的に導体部2
6cが形成された回路基板20bに設けられる開口部1
4の大きさは、搭載領域Aの面積(つまり半導体素子3
4の面積)や位置決め機構による取付精度、また搭載領
域Aに半導体素子34を接着剤36を介して搭載する際
のスクラブ動作(半導体素子をヒートスラグ30に押し
つけながら動かして接着剤内の気泡を取り除く動作)の
ための移動領域等を考慮しつつ、半導体パッケージ10
全体の外形がなるべくコンパクトになるようにするた
め、搭載された半導体素子34と回路基板20bの開口
部14の開口縁との隙間Bが極力少なくなるように設定
されている。
【0008】このため、回路基板20bとヒートスラグ
30とを接合するのに使用される接着剤32の量および
接着時の加圧力や加熱温度等の接着条件は厳格に管理さ
れている。なぜならば、この管理が不十分だと、加圧や
加熱の際にヒートスラグ30と導体部26cとの間に配
された接着剤32が図12に示すように回路基板20b
の開口縁からヒートスラグ30に沿って搭載領域A方向
にはみ出して、半導体素子34を搭載するための領域が
ヒートスラグ30上に確保できなくなる場合がある。ま
た、逆に図13に示すように搭載領域A方向の先端が回
路基板20bの開口部14の開口縁にまで達していない
場合には、ヒートスラグ30の上面と導体部26cの下
面との間に隙間38が生じ、半導体素子34を搭載して
ワイヤボンディングした後に半導体素子34をキャビテ
ィ16内で樹脂封止する際に、隙間34に溜まっていた
気泡が封止樹脂の表面にタコツボ状の開気開口部が生じ
て捺印の邪魔になったり、また封止樹脂内に気泡が止ま
っている場合にはその後封止樹脂部分にクラックが生ず
る原因となるからである。
【0009】しかしながら、接着剤32はロット差や保
存状態の微妙な差によっても、接着時の硬化条件等に差
が生じる。よって、接着剤を用いた場合には、保存から
接着時の量や加圧等の製造条件に至るまで一貫して厳格
に管理する必要があり、手間がかかる。また、十分な管
理を行ったとしても接着剤自体のロット差によって搭載
領域A方向の先端が回路基板20bの開口部14の開口
縁からはみ出したり(図12の状態)、また引っ込んだ
状態(図13の状態)となる場合もあり、図13におい
て点線で示すように接着剤32の先端を開口部14の開
口縁に対して予め設定されている所定の許容範囲C内に
おさめることがなかなか難しいという課題がある。
【0010】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、ヒートスラグの取り付
けに保存や製造時に厳格な管理を必要とする熱硬化性接
着剤を用いない半導体パッケージを提供することにあ
る。
【0011】
【課題を解決するための手段】本発明は上記課題を解決
するために、請求項1記載の半導体パッケージは、開口
部が設けられた回路基板の片面に、前記開口部を閉塞す
るヒートスラグが接合されて半導体素子を搭載するキャ
ビティが形成された半導体パッケージにおいて、前記回
路基板の片面に、前記開口部の開口周縁部から所定距離
後退して導体層が形成され、前記ヒートスラグがはんだ
により前記導体層に接合されていることを特徴とする。
これによれば、ヒートスラグの接合に熱硬化性接着剤を
用いずにはんだを用いているため、接着剤を冷蔵保存し
て品質の劣化を防止したり、また製造時の加圧力や加熱
温度を厳格に管理する必要がなくなり、取扱いが簡単に
なる。また、はんだのセルフアライメント機能によりヒ
ートスラグを厳密に位置決めして載置する必要がなく、
作業性が向上する。また、はんだは金属製の導体層が持
つ濡れ性を利用して薄く広がると共に、導体層の無い領
域には広がらないという性質を有しており、従来例にお
いて特に問題となっていた接着剤の先端の搭載領域側へ
のはみ出し量は、回路基板に開口されたキャビティの一
部を構成する開口部の開口縁からヒートスラグが接合さ
れる導体部までの後退距離を変えることにより、正確に
コントロールすることができるようになる。よって、予
め設定されている所定の許容範囲内にはんだの流れ出し
を確実におさめることが可能となる。
【0012】また、請求項2記載の半導体パッケージ
は、開口部が設けられた回路基板の片面に、前記開口部
を閉塞するヒートスラグが接合されて半導体素子を搭載
するキャビティが形成された半導体パッケージにおい
て、前記回路基板の片面に導体層が形成され、前記ヒー
トスラグがはんだにより前記導体層に接合されると共
に、ヒートスラグの前記回路基板との接合面側に前記キ
ャビティの周縁に沿って半導体素子の搭載領域を囲む溝
が形成されていることを特徴とする。これによれば、ヒ
ートスラグに沿って回路基板の開口部の開口縁から搭載
領域にはんだが延出しようとしても溝によってせき止め
られる。よって、この溝の設ける位置を所定の許容範囲
内に設定することにより、はんだの流れ出しの位置を許
容範囲内に確実におさめることが可能となる。
【0013】また、前記回路基板としては、前記キャビ
ティを形成する開口部と該開口部の周縁部にボンディン
グ部を有する配線パターンとが設けられた複数の樹脂基
板を各樹脂基板間に接着シートを介在させて積層して形
成されているものでもよい。
【0014】また、前記導体層としては、前記配線パタ
ーンの電源層または接地層に電気的に接続されているも
のでもよい。また、前記はんだは、すず:鉛の組成比が
9:1であるものでもよい。
【0015】
【発明の実施の形態】以下、本発明に係る半導体パッケ
ージの好適な実施の形態を添付図面に基づいて詳細に説
明する。なお、半導体パッケージの一例としてPLGA
について説明する。 (第1の実施の形態)この半導体パッケージの製造方法
について図1〜図8を用いて説明する。なお、従来例と
同じ構成については同じ符号を付す。図1は導体層とし
て銅箔を両面に被着形成した樹脂基板を用いて半導体パ
ッケージを形成する際に使用する回路基板を作製する方
法を示す。図1(a) は銅箔11を両面に被着形成した樹
脂基板12の断面図を示す。14はキャビティ16を形
成するため樹脂基板12に設けた開口部である。樹脂基
板12はガラスエポキシ、ガラスポリイミド、BTレジ
ンといった電気的絶縁性を有する樹脂材を基材としてい
る。
【0016】図1(b) はこの樹脂基板12に対しエッチ
ング処理を施して、両面に配線パターン18を形成した
回路基板20aを形成した状態を示す。配線パターン1
8は銅箔11の表面にレジストを塗布し、形成すべきパ
ターンにしたがって露光してレジストパターンを形成
し、レジストが被覆された部位以外の銅箔11をエッチ
ングして除去することによって形成される。
【0017】ワイヤボンディングにより半導体素子と接
続する配線パターン18のボンディング部はこの開口部
14の周縁部近傍に形成される。回路基板20aに設け
る開口部14は回路基板20aを積層して積層体を形成
した際に、各段の回路基板20aのボンディング部の領
域が確保されるように回路基板20aごとあらかじめ開
口部14のサイズを設定する。開口部のサイズは回路基
板20aを積層しキャビティ16を形成した際にキャビ
ティ16の上方に位置するに従い大きくなる。
【0018】銅箔11をエッチングして配線パターン1
8を形成した後、配線パターン18のボンディング部を
保護する保護被膜を形成する。この例では回路基板20
aの上面に感光性レジスト40を塗布し(図1(c) )、
感光性レジスト40を露光して配線パターン18のボン
ディング部以外の感光性レジスト40を溶解除去するこ
とにより保護被膜40aを形成する。図1(d) は配線パ
ターン18のボンディング部に保護被膜40aが形成さ
れた状態を示す。なお、この工程はボンディング部を保
護する必要性が低い場合には必ずしも行わなくともよ
い。
【0019】回路基板20aは接着シート22(プリプ
レグ)を各層間に挟んで接着するから、回路基板20a
の下面にはとくに保護被膜40aを設けなくともよい。
保護被膜40aは配線パターン18のボンディング部を
保護するとともに、最終的には除去して本来の配線パタ
ーン18の表面を露出させるためのものである。したが
って、ここで使用している感光性レジスト40はアルカ
リ溶剤等によって後工程で簡単に除去できるものを使用
するのがよい。
【0020】配線パターン18のボンディング部を保護
被膜40aで被覆した後、回路基板20aの両面にレジ
スト42を塗布し、回路基板20aの表面を平坦面にす
る(図1(e) )。レジスト42は配線パターン18を形
成したことによって回路基板20aの両面に生じた凹凸
をならすように所定の厚さで塗布する。レジスト42は
印刷法等で塗布するが、配線パターン18のボンディン
グ部は保護被膜40aで被覆してあるから、レジスト4
2を塗布する際にボンディング部にレジスト42が付着
することが防止できて好適である。レジスト42にはソ
ルダーレジストなどが用いられる。
【0021】本例で回路基板20aの表面にレジスト4
2を塗布するのは、回路基板20aの表面を平坦面にす
ることで接着シート22のキャビティ内への流れ出しを
抑え、また基板間(層間)のボイドを防いで基板が確実
に接着されるようにするためである。なお、接着シート
22の材質によってはレジスト42を塗布せずに基板を
接着することが可能である。したがって、回路基板20
aにレジスト42を塗布する工程は必須の工程ではな
い。
【0022】次に、上記のようにして作製した回路基板
20aを基板の各層間に接着シート22を挟んで複数枚
貼り合わせて積層体を形成する。図2は回路基板20a
を2枚貼り合わせた状態を拡大して示す。基板の積層体
を形成する場合は、積層体の最外部の基板については開
口部14を有しない基板10bを使用し、基板10bで
回路基板20aを挟むようにすることによってキャビテ
ィ16が密閉されるようにする。
【0023】本実施形態では接着シート22としてプリ
プレグと呼ばれるシート材を使用した。プリプレグはガ
ラス繊維を接着剤でシート状に固めたもので、プリプレ
グを回路基板20aの間および回路基板20aと回路基
板20bとの間に挟み、真空中で加圧しつつ一定時間加
熱することによって完全に接着剤が硬化し一体化された
積層体を得ることができる。なお、各回路基板20a、
20bを積層して加熱加圧する際に、キャビティ16内
にキャビティ形状をした中子を入れておくと均一に加圧
できる。
【0024】配線パターン18のボンディング部を被覆
する保護被膜40aはこの積層体を貼り合わせて一体形
成する工程において、接着シート22から流れ出す接着
剤の流れ止めとして作用し、ボンディング部に接着剤が
付着することを防止する。また、接着シート22と回路
基板20aを位置合わせして重ね合わせるといった工程
中に接着シート22から微小な破片(ガラス繊維片な
ど)が配線パターン18上に落ちる場合があるが、この
ような場合でもボンディング部が保護被膜40aで被覆
されているからボンディング部が汚れることを防止する
ことができる。
【0025】図3〜図5は配線パターン18とランド2
6aとを接続する接続部を形成する工程を示す。図3は
接続部の形成位置に貫通孔(スルーホール)44をあけ
た状態を示す。貫通孔44は積層体にドリル加工を施し
て穿設することができる。なお、回路基板20aの配線
パターン18はこのスルーホールと導通をとるか否か、
あらかじめ設定されてパターンが形成されている。
【0026】次に、無電解銅めっきを施し、貫通孔44
の内壁面および基板20bの外面の銅箔部分に無電解銅
めっき被膜46を形成し、さらに電解銅めっきを施し
て、前記無電解銅めっき被膜46および貫通孔44の内
壁面に電解銅めっき被膜48を形成する。図4は無電解
銅めっきおよび電解銅めっきを施した後の状態を示す。
【0027】この状態から、次に、基板20bの外面の
導体層である電解及び無電解銅めっき被膜48と銅箔1
1とをエッチングして配線パターンを形成する(図
5)。基板20bの外面に形成する配線パターンとして
はランド26a、あるいはコンデンサや抵抗体などの電
子部品を接続するための導体部26b、あるいはヒート
スラグ30を取り付けるための導体部26c等がある。
本実施の形態の特徴点は図5に示すようにこの導体部2
6cの大きさを、後の工程において基板20bにあけら
れてキャビティ16の一部を構成する開口部14の開口
縁から所定距離D後退するように形成する点にある。こ
の所定距離(後退距離とも言う)Dとは一例として 0.1
〜0.2 ミリメートル 程度であるが、現在の開口部14
をあけるルーター等の開口部明け機の加工精度や配線パ
ターンのパターニング精度を考慮すればミクロン単位で
の距離設定が可能である。
【0028】以上の如く、積層体に貫通孔44を形成す
る工程、無電解銅めっきおよび電解銅めっきを施す工
程、電解及び無電解銅めっき被膜48と銅箔11をエッ
チングして配線パターンを形成する工程では、積層体の
内部の回路基板20aは完全に外部から遮断されてい
る。したがって、回路基板20aの配線パターン18は
めっき液やエッチング液で侵されるといった心配がまっ
たくない。
【0029】次に、上記のランド26a、電子部品を接
続するための導体部26b、ヒートスラグ30を取り付
けるための導体部26cを除くパッケージの外面にソル
ダーレジスト等の保護膜28を設けた後、キャビティ1
6を密閉していた基板20bにルーター等を用いて開口
部14をあけ、キャビティ16を開口させる。図6は両
外層の基板20bを開口部あけしてキャビティ16を開
口させた状態である。
【0030】なお、配線パターン18のボンディング部
に保護被膜40aを形成する工程を行った場合には、基
板20bを開口部あけした状態で、回路基板20aの配
線パターン18のボンディング部には保護被膜40aが
形成されているから、アルカリ溶剤等の溶剤を用いて保
護被膜40aを除去し、ここではじめて配線パターン1
8を露出させる。保護被膜40aは溶剤で簡単に溶解除
去することができ、回路基板20aの配線パターン18
や他の導体部等に悪影響を与えずに取り除くことができ
る。
【0031】ボンディング部と半導体素子との電気的接
続を確実にするため、ボンディング部に下地ニッケルめ
っきと金めっき50を施す。なお、この下地ニッケルめ
っきと金めっき50は配線パターン18と導通するラン
ド26aその他の配線パターン部分にも形成される。
【0032】図7は、上記工程後、ヒートスラグ30、
電子部品52を取り付けた状態を示す。こうして、回路
基板20a、20bを多層形成し、ヒートスラグ30を
取り付けた半導体パッケージが得られる。なお、ヒート
スラグ30は銅板の表面にニッケルめっきまたはニッケ
ルめっきと金メッキが施されて成る。ここで、ヒートス
ラグ30を導体部26cに取り付ける手順について説明
すると、まず導体部26cが上面になるように回路基板
20a、20bの積層体を配置し、導体部26cにはん
だ54を塗布し、ヒートスラグ30を回路基板20b上
に搭載する。なお、はんだ54としては、すず:鉛の組
成比が9:1から成るはんだ、すず:鉛の組成比が6:
4から成るはんだ、さらには金系合金はんだ(Au-In,Au
-Sn,Au-Ge,Au-Si )等が使用される。
【0033】その後、回路基板20a、20bとヒート
スラグ30をはんだ54の融点まで加熱する。この際
に、はんだ54が有するセルフアライメント機能により
ヒートスラグ30は導体部26cの配置に均等に位置合
わせするようにはんだ54上を移動し、その後固定され
る。このため、従来の樹脂製接着剤を用いてヒートスラ
グ30を接着する場合と比べて位置決め機構を用いてヒ
ートスラグを位置決めしつつ導体部26c上に載置する
ことが不要となり、作業性が向上する。
【0034】さらに、はんだ54は導体部26cやヒー
トスラグ30のような金属材料の表面に沿って、当該金
属材料の濡れ性により薄く広がると共に、金属材料の無
い領域には広がらないという性質を有している。このた
め、従来例において特に問題となっていた搭載領域A側
へのはみ出し量は、基板20bにあけられた開口部14
の開口縁から導体部26cまでの後退距離Dを変えるこ
とにより、正確にコントロールすることができ、予め設
定されている所定の許容範囲内に確実におさめることが
可能となる。
【0035】また、上述したように導体部26cには下
地ニッケルめっきと金めっきが施され、ヒートスラグ3
0は銅材の表面にニッケルめっきが施されている。ここ
で、はんだに対する濡れ性は金めっきの方がよいため、
導体部26cとヒートスラグ30との間に塗布されたは
んだ54はより濡れ性の高い金めっきが施された導体部
26cの形成位置によってその延出する位置をコントロ
ールできるのである。なお、ヒートスラグ30の表面に
施すめっきの種類としては、上述したように導体部26
cと同じ金めっきでも良いし、またパラジウムめっき、
銀めっきでも良い。このような表面処理により、はんだ
の濡れ性が向上し、ヒートスラグ30と回路基板20b
間のボイド発生を軽減することが可能となる。
【0036】また、はんだ54は樹脂製接着剤と異な
り、端部形状が図8に示すように金属材料と接する部分
が先端に向かうに従って薄くなるため、仮にヒートスラ
グ30上の先端が許容範囲を越えて突出した場合でもそ
の突出部分の厚さは非常に薄く、半導体素子34を搭載
するのに支障は生じないというメリットもある。また、
はんだ54は冷蔵庫を用いて保存したり、また使用時の
加圧力や加熱温度等を厳格に管理する必要がなく、取扱
いが簡単であるというメリットもある。また、はんだ5
4の接着力は熱硬化性接着剤よりも強く、また熱伝導率
も高いために熱の放散性も高くなるという効果もある。
【0037】(第2の実施の形態)半導体パッケージの
基本構成は第1の実施の形態と略同じであるが、本実施
の形態の特徴点は、第1の実施の形態と同様に取扱いが
簡単なはんだ54を用いて回路基板20bの導体部26
cにヒートスラグ30を取り付けると共に、図9に示す
ようにヒートスラグ30の回路基板20bとの接合面側
にはキャビティの一部を構成する開口部14の開口縁に
沿って半導体素子の搭載領域Aを囲む溝56を形成し、
この溝56によってはんだ54の搭載領域A方向へのは
み出しを抑制するようにした点である。なお、本実施の
形態の溝56は一例として断面V字状に形成されている
が、U字状であっても良い等、種々の形態を取りうる。
【0038】このように溝56を許容範囲C内に位置す
るように設定することにより、図10に示すようにヒー
トスラグ30に沿って流れ出たはんだ54が溝56内に
溜まってはんだ54の流れ出しが許容範囲Cを越えて搭
載領域A内まで侵入しなくなる。また、第1の実施の形
態の構成と併用することにより、一層確実にはんだ54
の流れ出し量をコントロールすることが可能となる。ま
た、このようにヒートスラグ30を接着する手段として
従来の熱硬化性接着剤に代えて、はんだを用いることに
よる効果は、第1の実施の形態と同様である。
【0039】上記実施形態では樹脂基板12として樹脂
製基材の両面に銅箔11を被着したものを使用したが、
片面にのみ銅箔11を被着した樹脂基板を使用してもま
ったく同様な工程によって半導体パッケージを形成する
ことができる。この片面に銅箔11を設けた樹脂基板を
使用する場合は、一方の面の銅箔11をエッチングして
配線パターン18を形成し、配線パターン18のボンデ
ィング部を保護被膜40aで被覆した後に、同様に接着
シート22を用いて積層体を形成すればよい。
【0040】また、上記実施形態ではキャビティ16を
密閉する基板20bとして回路基板20a表面に樹脂基
板を積層して設けたが、樹脂基板を積層するかわりにキ
ャビティ16の外面の開口部周縁に樹脂基板や絶縁フィ
ルムなどを接着してキャビティ16を密閉し、キャビテ
ィ16を開口する際には、それら樹脂基板やフィルムを
剥離するなどしてキャビティ16を開口させてもよい。
キャビティ16を密閉する基板としては、このようにキ
ャビティ16を密閉する樹脂基板や絶縁フィルムを概念
として含むものである。また、キャビティを形成するた
めの開口を形成するという概念には、このようにキャビ
ティ16の開口部周縁に接着してキャビティ16を密閉
した樹脂基板やフィルムを剥離するといった方法も含む
ものとする。
【0041】上記実施形態では一例としてPLGAを用
いて説明したが、外部接続端子24としてはんだボール
を使用したPBGAや外部接続端子24としてリードピ
ンを使用したPPGAにも適用できる。
【0042】上記説明では、説明上、一つのパッケージ
部分の構成を取り上げて説明したが、樹脂基板を用いて
実際に半導体パッケージを製造する場合は、一度に複数
個の半導体パッケージが製造できるように大判の樹脂基
板を使用して多数個取りの形式で製造する。したがっ
て、配線パターンのパターニング等は大判の基板に対し
て行い、レジストの塗布、接着シートを用いた基板の貼
り合わせも大判の基板で作業することになる。
【0043】また、上記第2の実施形態ではヒートスラ
グ30に溝56を設けてはんだ54の流れ出しが許容範
囲Cを越えて搭載領域A内まで侵入しないようにしてい
るが、ヒートスラグ30にプレス加工やエッチング加工
を施し、溝56に代えて搭載領域Aを囲む凸部を設けた
り、また搭載領域A全体をヒートスラグ30の回路基板
20bとの接合面から突出させるようにしてもよい。
【0044】
【発明の効果】本発明に係る請求項1記載の半導体パッ
ケージによれば、上述したように、ヒートスラグの接着
に熱硬化性接着剤を用いずにはんだを用いているため、
接着剤を冷蔵保存して品質の劣化を防止したり、また製
造時の加圧力や加熱温度を厳格に管理する必要がなくな
り、取扱いが簡単になる。また、はんだのセルフアライ
メント機能によりヒートスラグを厳密に位置決めして載
置する必要がなく、作業性が向上する。また、はんだは
金属製の導体層が持つ濡れ性を利用して薄く広がると共
に、導体層の無い領域には広がらないという性質を有し
ており、従来例において特に問題となっていた接着剤の
搭載領域側へのはみ出し量は、回路基板にあけられたキ
ャビティの一部を構成する開口部の開口縁からヒートス
ラグが接着される導体部までの後退距離を変えることに
より正確にコントロールすることができるようになる。
よって、予め設定されている所定の許容範囲内にはんだ
の流れ出しを確実におさめることが可能となる。また、
請求項2記載の発明によれば、ヒートスラグに沿って回
路基板の開口部の開口縁から搭載領域にはんだが流れ出
ようとしても溝によってせき止められる。よって、この
溝の設ける位置を所定の許容範囲内に設定することによ
り、はんだの流れ出しの位置を許容範囲内に確実におさ
めることが可能となるという効果がある。
【図面の簡単な説明】
【図1】半導体パッケージの製造に用いる回路基板の製
法を示す説明図である。
【図2】基板を積層した積層体の断面図である。
【図3】基板の積層体に貫通孔を設けた状態の断面図で
ある。
【図4】貫通孔にめっきを施した状態の断面図である。
【図5】基板の電解銅めっき被膜および銅箔をパターン
形成した断面図である。
【図6】基板を開口部あけ加工してキャビティを開口さ
せた状態の断面図である。
【図7】半導体パッケージの断面図である。
【図8】図7中の一点鎖線で囲まれた導体部26cとヒ
ートスラグ30との接着部分の拡大図である。
【図9】他の半導体パッケージの実施の形態の断面図で
ある。
【図10】図9中の一点鎖線で囲まれた導体部26cと
ヒートスラグ30との接着部分の拡大図である。
【図11】従来の半導体パッケージの断面図である。
【図12】図11中の一点鎖線で囲まれた導体部26c
とヒートスラグ30との接着部分の拡大図である(熱硬
化性接着剤の先端が開口部14からはみ出した状態)。
【図13】図11中の一点鎖線で囲まれた導体部26c
とヒートスラグ30との接着部分の拡大図である(熱硬
化性接着剤の先端が開口部14から引っ込んだ状態)。
【符号の説明】
11 銅箔 14 開口部 16 キャビティ 18 配線パターン 20a 回路基板 20b 回路基板 22 接着シート 26c 導体部 30 ヒートスラグ 50 金めっき 54 はんだ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 開口部が設けられた回路基板の片面に、
    前記開口部を閉塞するヒートスラグが接合されて半導体
    素子を搭載するキャビティが形成された半導体パッケー
    ジにおいて、 前記回路基板の片面に、前記開口部の開口周縁部から所
    定距離後退して導体層が形成され、 前記ヒートスラグがはんだにより前記導体層に接合され
    ていることを特徴とする半導体パッケージ。
  2. 【請求項2】 開口部が設けられた回路基板の片面に、
    前記開口部を閉塞するヒートスラグが接合されて半導体
    素子を搭載するキャビティが形成された半導体パッケー
    ジにおいて、 前記回路基板の片面に導体層が形成され、前記ヒートス
    ラグがはんだにより前記導体層に接合されると共に、ヒ
    ートスラグの前記回路基板との接合面側に前記キャビテ
    ィの周縁に沿って半導体素子の搭載領域を囲む溝が形成
    されていることを特徴とする半導体パッケージ。
  3. 【請求項3】 前記回路基板は、前記キャビティを形成
    する開口部と該開口部の周縁部にボンディング部を有す
    る配線パターンとが設けられた複数の樹脂基板を各樹脂
    基板間に接着シートを介在させて積層して形成されてい
    ることを特徴とする請求項1または2記載の半導体パッ
    ケージ。
  4. 【請求項4】 前記導体層は、前記配線パターンの電源
    層または接地層に電気的に接続されていることを特徴と
    する請求項3記載の半導体パッケージ。
  5. 【請求項5】 前記はんだは、すず:鉛の組成比が9:
    1であることを特徴とする請求項1、2、3または4記
    載の半導体パッケージ。
JP20030197A 1996-09-18 1997-07-25 半導体パッケージ Expired - Fee Related JP3382516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20030197A JP3382516B2 (ja) 1996-09-18 1997-07-25 半導体パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24604396 1996-09-18
JP8-246043 1996-09-18
JP20030197A JP3382516B2 (ja) 1996-09-18 1997-07-25 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH10150122A true JPH10150122A (ja) 1998-06-02
JP3382516B2 JP3382516B2 (ja) 2003-03-04

Family

ID=26512090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20030197A Expired - Fee Related JP3382516B2 (ja) 1996-09-18 1997-07-25 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3382516B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009173541A (ja) * 2009-04-30 2009-08-06 Toshiba Corp セラミックス回路基板の製造方法
WO2015163192A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009173541A (ja) * 2009-04-30 2009-08-06 Toshiba Corp セラミックス回路基板の製造方法
WO2015163192A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
JPWO2015163192A1 (ja) * 2014-04-23 2017-04-13 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
JP3382516B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
JP3541491B2 (ja) 電子部品
KR100203030B1 (ko) 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막
JP2004319848A (ja) 半導体装置およびその製造方法
JPH088283A (ja) 基板利用パッケージ封入電子デバイスおよびその製造方法
KR20010066939A (ko) 반도체 장치 및 그 제조 방법
JPH10261753A (ja) 樹脂封止型半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
US6081426A (en) Semiconductor package having a heat slug
JPH10223800A (ja) 半導体パッケージの製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
US5905634A (en) Semiconductor package having a heat slug
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JP2000124344A (ja) 樹脂封止型半導体装置及びその製造方法
JP3382516B2 (ja) 半導体パッケージ
JP3293202B2 (ja) 半導体装置及びその製造方法
JP3391996B2 (ja) 半導体パッケージの製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
WO2024041486A1 (zh) 内嵌无源器件的板级芯片封装方法及封装结构
JPH0982837A (ja) 半導体パッケージの製造方法
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
KR100477176B1 (ko) 반도체장치및이의제조방법
JP4353267B2 (ja) 電子部品の製造方法
JP2001015647A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees