CN109309059A - 电子元件安装用基板、电子装置以及电子模块 - Google Patents

电子元件安装用基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN109309059A
CN109309059A CN201810511674.6A CN201810511674A CN109309059A CN 109309059 A CN109309059 A CN 109309059A CN 201810511674 A CN201810511674 A CN 201810511674A CN 109309059 A CN109309059 A CN 109309059A
Authority
CN
China
Prior art keywords
electronic component
substrate
component mounting
electrode
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810511674.6A
Other languages
English (en)
Other versions
CN109309059B (zh
Inventor
岩元大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109309059A publication Critical patent/CN109309059A/zh
Application granted granted Critical
Publication of CN109309059B publication Critical patent/CN109309059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种电子元件安装用基板、电子装置以及电子模块。电子元件安装用基板具有由上下被层叠的多个层构成并安装电子元件的基板。基板具有位于多个层之间的多个导体层。基板具有连续地位于多个层的侧面的凹部。基板的凹部具有位于凹部内并且覆盖凹部中的至少1个导体层的端部的电极。导体层与电极含有不同的金属材料。导体层的外缘在俯视下位于比基板的外缘更靠内侧的位置。

Description

电子元件安装用基板、电子装置以及电子模块
技术领域
本发明涉及安装电子元件、例如CCD(Charge Coupled Device：电荷耦合器件)型或者CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)型等的摄像元件、LED(Light Emitting Diode：发光二极管)等的发光元件或者集成电路等的电子元件安装用基板、电子装置以及电子模块。
背景技术
以往，已知具备包含绝缘层的布线基板的电子元件安装用基板。此外，已知在这种的电子元件安装用基板安装了电子元件的电子装置(参照JP特开2015-207867号公报)。
JP特开2015-207867号公报的电子元件安装用基板在侧面具有凹部，设有覆盖凹部的表面的电极，在多个绝缘层之间设有导体层。一般地，电子元件安装用基板具有薄型化以及小型化的要求。因此，多个绝缘层更为薄型化，作为导体层的厚度与多个绝缘层的厚度的比率，导体层的厚度比以往变大。此外，由于电子元件安装用基板的小型化的要求，电极间的距离也变小。
发明内容
本发明的一个方式所涉及的电子元件安装用基板具有由上下被层叠的多个层构成并安装有电子元件的基板。基板具有位于多个层之间的多个导体层。基板具有连续地位于多个层的侧面的凹部。基板的凹部具有位于凹部内并且覆盖凹部中的至少1个的导体层的端部的电极。导体层与电极含有不同的金属材料。导体层的外缘在俯视下位于比基板的外缘更靠内侧的位置。
本发明的一个方式所涉及的电子装置具备：电子元件安装用基板、被安装于所述电子元件安装用基板的电子元件。
本发明的一个方式所涉及的电子模块具备位于包围电子装置的上表面或者电子装置的位置的壳体。
附图说明
图1(a)是表示本发明的第1实施方式所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图1(b)是图1(a)的X1-X1线所对应的纵剖视图。
图2(a)是表示本发明的第1实施方式所涉及的电子模块的外观的顶视图，图2(b)是图2(a)的X2-X2线所对应的纵剖视图。
图3(a)是表示本发明的第1实施方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图，图3(b)是表示第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。
图4(a)以及图4(b)是表示本发明的第1实施方式的其他方式所涉及的电子元件安装用基板的主要部分A的放大俯视图。
图5(a)是表示本发明的第2实施方式所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图5(b)是图5(a)的X5-X5线所对应的纵剖视图。
图6是表示本发明的第2实施方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。
图7(a)是表示本发明的第3实施方式所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图7(b)是图7(a)的X7-X7线所对应的纵剖视图。
图8(a)是表示本发明的第3实施方式所涉及的电子模块的外观的顶视图，图8(b)是图8(a)的X8-X8线所对应的纵剖视图。
图9(a)是表示本发明的第3实施方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图，图9(b)是表示第3实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。
图10是表示第3实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。
-符号说明-
1....电子元件安装用基板
2....基板
2a...贯通孔
3....电极连接盘
5....导体层
5a...导体层的外缘
7....凹部
7a...电极
10...电子元件
12...盖体
13...电子元件连接材料
14...盖体接合材料
31...电子模块
32...壳体
具体实施方式
<电子元件安装用基板以及电子装置的构成>
以下，参照附图对本发明的几个例示的实施方式进行说明。另外，以下的说明中，将在电子元件安装用基板安装有电子元件的构成作为电子装置。此外，将具有位于电子元件安装用基板的上面侧或者包围电子装置而设置的壳体或者部件的构成作为电子模块。电子元件安装用基板、电子装置以及电子模块的任意的方向可以被设为上方或下方，但为了方便定义正交坐标系xyz，并且将z方向的正侧设为上方。
(第1实施方式)
参照图1～图4，说明本发明的第1实施方式中的电子模块31、电子装置21以及电子元件安装用基板1，参照图3来说明本发明的第1实施方式中的电子元件安装用基板1的内层，图4中进行主要部分A的说明。本实施方式中的电子装置21具备电子元件安装用基板1和电子元件10。另外，在本实施方式中，图1中表示电子装置21，图2中表示电子模块31，图3～图4中表示电子元件安装用基板1的内层及其主要部分的放大图。此外，图1～图2中利用点以及虚线表示导体层5，图3～图4中利用点以及实线表示导体层5。
电子元件安装用基板1包含上下被层叠的多个层，具有安装电子元件10的基板2。基板2具有位于多个层之间的多个导体层5。基板2具有连续地位于多个层的侧面的凹部7。基板2的凹部7具有：位于凹部7内并且覆盖凹部7中的至少1个导体层5的端部的电极7a。导体层5和电极7a含有不同的金属材料。导体层5的外缘5a在俯视下位于比基板2的外缘更靠内侧的位置。
电子元件安装用基板1包含上下被层叠的多个层，具有安装电子元件10的基板2。构成基板2的绝缘层的材料例如使用电绝缘性陶瓷或者树脂。作为树脂，例如使用热可塑性树脂等。
作为被用于形成基板2的绝缘层的材料的电绝缘性陶瓷，例如是氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或者玻璃陶瓷烧结体等。作为被用于形成基板2的绝缘层的材料的树脂，例如是热可塑性的树脂、环氧树脂、聚酰亚胺树脂、丙烯酸树脂、酚醛树脂或者氟系树脂等。作为氟系树脂，例如是聚酯树脂或者四氟乙烯树脂等。
基板2可以如图1以及图2所示那样由6层的绝缘层形成，也可以由5层以下或者7层以上的绝缘层形成。在绝缘层为5层以下的情况下，能够谋求电子元件安装用基板1的薄型化。此外，在绝缘层为6层以上的情况下，能够提高电子元件安装用基板1的刚性。此外，如图1～图2所示的例子那样，可以在各绝缘层设置开口部，在使所设置的开口部的大小不同的上表面形成有阶梯部，可以将后述的电极连接盘3设置在阶梯部。
电子元件安装用基板1的例如最外周的1边的大小为0.3mm～100mm，在俯视下电子元件安装用基板1为四边形形状时，可以是正方形，也可以是长方形。此外，例如电子元件安装用基板1的厚度为0.2mm以上。
电子元件安装用基板1的基板2具有连续地位于多个层的侧面的凹部7。在此，所谓凹部7可以如图1～图4所示的例子那样为大致半圆形上，也可以是后述的矩形形状或者椭圆形状、其他多边形形状。此外，基板2的凹部7连续地位于多个层的侧面，但是例如可以在上面侧或者/以及下面侧具有大小不同、或者不具有凹部7的层。换言之，凹部7可以在剖视下在上面侧或者/以及下面侧具有向外侧突出的层。
构成凹部7的多个层可以具有在剖视下向外侧突出的层和向内侧凹陷的层。换言之，凹部7的侧面(外缘)可以在剖视下形成为凸凹的形状。通过这种的构造，焊料等的接合材料进入凸凹，能够提高接合强度。
凹部7的侧面的上面侧或者/以及下面侧可以在剖视下向外侧倾斜。通过凹部7的侧面的上面侧在剖视下朝向外侧，从而例如在利用包含焊料或者树脂的接合材料对外部电路与凹部7进行接合时，能够降低接合材料向上面侧蔓延。此外，通过凹部7的侧面的下面侧在剖视下朝向外侧，从而例如在利用包含焊料或者树脂的接合材料对外部电路与凹部7进行接合时，由于接合材料附着于侧面，因此能够提高接合强度。
电子元件安装用基板1的基板2具有位于多个层之间的多个导体层5。电子元件安装用基板1的基板2的凹部7具有：位于凹部7内并且覆盖凹部7中的至少1个导体层5的端部的电极7a。此外，电子元件安装用基板1的基板2也可以在表面具有电极连接盘3。
可以在基板2的上表面、侧面或者下表面设置外部电路连接用电极。外部电路连接用电极可以将基板2与外部电路基板、或者电子装置21与外部电路基板电连接。电极7a可以将例如基板2与外部电路基板、基板2与后述的壳体32、或者电子装置21与外部电路基板电连接。
进而在基板2的上表面或者下表面，除了电极连接盘3、多个导体层5、电极7a或者/以及外部电路连接用电极以外，还可以设置形成于绝缘层间的内部布线导体以及将内部布线导体彼此在上下连接的贯通导体。这些内部布线导体或者贯通导体可以露出至基板2的表面。可以通过该内部布线导体或者贯通导体，电极连接盘3、多个导体层5、电极7a或者/以及外部电路连接用电极分别被电连接。
在多个层包含电绝缘性陶瓷的情况下，电极连接盘3、多个导体层5、电极7a、外部电路连接用电极、内部布线导体或者/以及贯通导体包含钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)或者含有从它们选择的至少1种以上的金属材料的合金等。此外，在多个层包含树脂的情况下，电极连接盘3、多个导体层5、电极7a、外部电路连接用电极、内部布线导体或者/以及贯通导体包含铜(Cu)、金(Au)、铝(Al)、镍(Ni)、钼(Mo)或钛(Ti)或者含有从它们选择的至少1种以上的金属材料的合金等。
可以在电极连接盘3、多个导体层5、电极7a、外部电路连接用电极、内部布线导体或者/以及贯通导体的露出表面设置镀覆层。根据该构成，能够保护外部电路连接用的电极、导体层以及贯通导体的露出表面从而减少氧化。此外，根据该构成，能够经由引线键合等的电子元件连接材料13而将电极连接盘3与电子元件10良好地电连接。关于镀覆层，例如可以附着厚度0.5μm～10μm的Ni镀覆层，或者依次附着该Ni镀覆层以及厚度0.5μm～3μm的金(Au)镀覆层。
电子元件安装用基板1的导体层5与电极7a含有不同的金属材料。电子元件安装用基板1的导体层5的外缘5a在俯视下位于比基板2的外缘更靠内侧的位置。在此，所谓基板2的外缘，是指基板2的除去凹部7以外的部分的外缘。换言之，所谓基板2的外缘，在图1～图4中是指基板2的最外周且作为直线的部分。一般地，电子元件安装用基板具有薄型化以及小型化的要求。因此，多个绝缘层更为薄型化，作为导体层的厚度与多个绝缘层的厚度的比率，导体层的厚度相比于以往而变大。此外，电子元件安装用基板由于小型化的要求而相邻的凹部的距离也变小。由此，有可能在相邻的电极间之间露出的多个导体层间发生迁移(migration)、或者用于将凹部的电极与其他部件连接的焊料流到露出的导体层上使得相邻的凹部(电极)发生短路、或者发生与其他组件的短路。
相对于此，本发明的实施方式所涉及的电子元件安装用基板1中，电子元件安装用基板1的导体层5的外缘5a在俯视下位于比基板2的外缘更靠内侧的位置。由此，能够减少使导体层5露出至基板2的侧面的情况。因此，能够减少用于将基板2的凹部7的电极7a与其他部件连接的焊料流到露出的导体层5上的情况，能够减少相邻的凹部7(电极7a)的短路或者与其他组件的短路的发生。
此外，一般地，电子元件安装用基板1存在电特性提高的要求，构成导体层的材料倾向于使用例如铜(Cu)或银(Ag)单体或者含有它们的复合体。针对该要求，存在由于导体层露出至电子元件安装用基板的表面从而露出至表面的导体层因空气中所存在的水分等发生劣化的担心。此外，担心从劣化部位浸入水分由此导体层引起迁移、在多个导体层5之间引起短路。
对此，本发明的实施方式所涉及的电子元件安装用基板1中，首先，导体层5与电极7a含有不同的金属材料。由此，即便在导体层5是含有铜(Cu)或者银(Ag)的低电阻材料的情况下，覆盖导体层5的电极7a通过含有与铜或者银不同的金属材料，能够减少使导体层5露出至外面。由此，能够减少露出至表面的导体层5由于空气中存在的水分等而劣化。进而，导体层5与电极7a通过含有不同点的金属材料，能够将电极7a设为耐劣化的金属。这样一来，能够保护露出至表面的导体层5，能够减少露出至表面的导体层5因空气中存在的水分等而劣化。
电子元件安装用基板1的导体层5与电极7a含有不同的金属材料。例如列举出如下情况：在导体层5是含有铜(Cu)或者银(Ag)等的混合材料时，电极7是钼。另外，此时即便例如导体层5和电极7a中含有共同的金属材料的情况下，只要至少1种以上的金属材料不同即可。此外，例如可以导体层5是铜单体，电极7a是如包含钼的单体的材料那样不是混合材料。此外、导体层5和电极7a也可以是单体材料与混合材料之差。
构成电子元件安装用基板1的多个导体层5的材料的铜的含有率可以高于构成电极7a的材料。有时铜中流过电流而容易与相邻的布线发生迁移。特别地，若含有铜的金属露出至导体表面，则由于例如在湿度高的氛围中使用或者其他的原因，水分等附着于电子元件安装用基板1、电子装置21或者/以及电子模块31，存在更容易发生迁移的情况。相对于此，本发明中，构成多个导体层5的材料的铜的含有率高于构成电极7a的材料。换言之，露出至电子元件安装用基板1的表面的电极7a的铜的含有率低于多个导体层5，由此能够减少在多个电极7a之间发生迁移。因此，能够减少电极7a因迁移而劣化，减少迁移传导至多个导体层5。由此，能够进一步减少在多个电极7a间或者/以及多个导体层5间发生短路。
在图1～图2所示的例子中，在基板2的整个外周，等间隔地具有凹部7以及电极7a，但是凹部7以及电极7a既可以仅设置在1边，也可以在1边的1部分设置多个。特别地，在凹部7以及电极7a在1边的1部分设置多个时，通过具有本发明的实施方式的特征从而能够获得与本发明同样的效果。
电极7a既可以整体地覆盖凹部7的侧壁，也可以仅覆盖一部分。另外，电极7a通过整体地覆盖凹部7的侧壁，例如在将后述的壳体32的一部分或者/以及外部电路基板与电极7a利用焊料等的接合材料进行接合的情况下，能够提高接合强度以及减少接合面的电阻。此外，电极7a通过仅覆盖凹部7的侧壁的一部分，例如在将后述的壳体32的一部分或者/以及外部电路基板与电极7a利用焊料等的接合材料进行接合的情况下，能够控制接合材料的量以及广度。另外，此时，电极7a只要是覆盖多个导体层5的程度的大小即可。
接下来，图3(a)中表示示出了本发明的第1实施方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图，图3(b)中表示示出了第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。此外，图4中表示本发明的主要部分A的放大图。
电子元件安装用基板1中，可以如图3(a)所示的例子那样，多个电极7a覆盖导体层5的整体，也可以如图3(b)以及图4所示的例子那样，多个电极7a仅覆盖一部分的导体层5。这些能够根据在怎样的用途/信号中使用电极7a而适当选择。
在图3(a)所示的例子中，整个的电极7a与导体层5的整体相互电连接。此时，例如在电极7a以及导体层5是接地电位等时，能够使电极7a以及导体层5具有屏蔽效果。由此，能够减少在导体层5的上下的层所设置的其他内部布线等受到来自外部的噪声影响。此外，在图3(a)所示的例子中，电极7a被设置在基板2的所有的边，从而在电子装置21进行工作的情况下，能够减少向外部放出噪声。
<电子装置的构成>
图1中表示电子装置21的例子。电子装置21具备电子元件安装用基板1、在电子元件安装用基板1的上表面或者下表面所安装的电子元件10。
电子装置21具有电子元件安装用基板1、安装于电子元件安装用基板1的电子元件10。电子元件10例如是CMOS(Complementary Metal Oxide Semiconductor)、CCD(ChargeCoupled Device)等的摄像元件、或者LED(Light Emitting Diode)等的发光元件、或者LSI(Large Scale Integrated Circuit：大规模集成电路)等的集成电路等。另外，电子元件10可以经由粘接材料而被配置于基板2的上表面。该粘接材料例如使用银环氧或者热固化性树脂等。
电子装置21可以具有盖体12，该盖体12覆盖电子元件10并且被接合于电子元件安装用基板1的上表面。在此，电子元件安装用基板1既可以在基板2的框状部分的上表面连接盖体12，也可以设置框状体使得支承盖体12且包围基板2的上表面即电子元件10。此外，框状体与基板2可以包含相同的材料，也可以包含不同的材料。
在框状体与基板2包含相同的材料的情况下，基板2可以与框状体设置开口部等，从而被制作为与最上层的绝缘层一体化。此外，也可以使用单独设置的焊料等而分别接合。
此外，作为基板2与框状体包含不同的材料的例子，存在框状体包含与将盖体12和基板2接合的盖体接合材料14相同的材料的情况。此时，通过将盖体接合材料14设置得较厚，能够兼具粘接的效果和作为框状体(支承盖体12的部件)的效果。此时的盖体接合材料14例如列举出包含热固化性树脂或者低熔点玻璃或者金属成分的焊料等。此外，也存在框状体与盖体12包含相同的材料的情况，此时，框状体与盖体12可以构成为同一个体。
例如在电子元件10是CMOS、CCD等的摄像元件、或者LED等的发光元件的情况下，盖体12使用玻璃材料等的透明度高的部件。此外，例如在电子元件10是集成电路等时，盖体12可以使用金属制材料、陶瓷材料或者有机材料。
盖体12经由盖体接合材料14而与电子元件安装用基板1接合。作为构成盖体接合材料14的材料，例如有包含热固化性树脂或者低熔点玻璃或者金属成分的焊料等。
电子装置通过具有图1所示的这种电子元件安装用基板1，即便在薄型化/小型化的情况下也能够减少短路。其结果，能够减少误动作的发生。
<电子模块的构成>
图2中表示使用了电子元件安装用基板1的电子模块31的一例。电子模块31具有：电子装置21、被设置为覆盖电子装置21的上表面或者电子装置21的壳体32。另外，在以下所示的例子中，为了说明，以摄像模块为例进行说明。
电子模块31具有壳体32(透镜保持件)。通过具有壳体32，从而能够进一步提高气密性或者减少来自外部的应力被直接施加于电子装置21。壳体32例如包含树脂或者金属材料等。此外，在壳体32是透镜保持件时，壳体32可以被组装1个以上的包含树脂、液体、玻璃或者水晶等的透镜。此外，壳体32可以安装进行上下左右驱动的驱动装置等，经由焊料等的接合材料而与电子元件安装用基板1的电极7a或者其他连接盘等电连接。
另外，壳体32可以在顶视下在4方向的至少一个边设置开口部。并且，可以从壳体32的开口部插入外部电路基板，并与电子元件安装用基板1电连接。此外，壳体32的开口部可以在外部电路基板与电子元件安装用基板1被电连接之后，利用树脂等的密封材料等对开口部的间隙进行封闭从而电子模块31的内部被气密密封。
电子模块31通过具有图2所示的这种电子元件安装用基板1以及电子装置21，从而即便在薄型化/小型化的情况下，也能够减少短路。其结果，能够减少误动作的发生。
<电子元件安装用基板以及电子装置的制造方法>
接下来，对本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一例进行说明。另外，以下所示的制造方法的一例是针对基板2利用了多片式布线基板的制造方法。
(1)首先，形成构成基板2的陶瓷生片。例如，在得到作为氧化铝(Al2O3)质烧结体的基板2的情况下，作为烧结助剂在Al2O3的粉末中添加二氧化硅(SiO2)、氧化镁(MgO)或者氧化钙(CaO)等的粉末，进而添加适当的粘合剂、溶剂以及可塑剂，接下来对这些的混合物进行混炼而形成浆料状。之后，通过刮刀法或者压延辊法等的成形方法而得到多片式用的陶瓷生片。
另外，在基板2包含例如树脂的情况下，使用能成型为规定形状的这种模具，通过利用传递模塑法或者注入模塑法等来进行成型从而形成基板2。此外，基板2也可以是例如玻璃环氧树脂那样在包含玻璃纤维的基材中含浸树脂的材料。该情况下，在包含玻璃纤维的基材中含浸环氧树脂的前体，以规定的温度使该环氧树脂前体热固化从而能形成基板2。
(2)接下来，通过丝网印刷法等，针对上述(1)的工序中得到的陶瓷生片，在成为导体层5、电极连接盘3、外部电路连接用电极、内部布线导体以及贯通导体的部分涂敷或者填充金属膏剂。该金属膏剂在包含上述金属材料的金属粉末中加入适当的溶剂以及粘合剂并进行混炼，调整至适度的粘度来进行制作。另外，为了提高与基板2的接合强度，金属膏剂也可以包含玻璃或者陶瓷。另外，此时，在各层通过后述的方法来设置凹部7在其表面利用丝网印刷法等涂敷或者填充金属膏剂，从而能制作电极7a。
此外，在基板2包含树脂的情况下，导体层5、电极连接盘3、外部电路连接用电极、内部布线导体以及贯通导体能够通过溅射法、蒸镀法等而进行制作。此外，也可以在表面设置了金属膜之后，利用镀覆法来制作。
(3)接着，通过模具等对上述的生片进行加工。在此，在基板2具有凹部或者槽口等的情况下，也可以在作为基板2的生片的规定部位形成凹部(贯通孔)或者槽口等。此外，这时也可以通过模具或者激光加工等设置凹部7，并利用上述的方法来制作电极7a。
(4)接下来，对作为各绝缘层的陶瓷生片进行层叠、加压。由此，可以层叠作为各绝缘层的生片，制作作为基板2(电子元件安装用基板1)的陶瓷生片层叠体。此外，这时可以利用模具或者激光加工等对所层叠的陶瓷生片设置凹部7，利用上述的方法来制作电极7a。
(5)接下来，以大约1500℃～1800℃的温度对该陶瓷生片层叠体进行烧成，从而获得排列多个基板2(电子元件安装用基板1)的多片式布线基板。另外，通过该工序，上述的金属膏剂与作为基板2(电子元件安装用基板1)的陶瓷生片同时被烧成，成为导体层5、电极连接盘3、外部电路连接用电极、内部布线导体以及贯通导体。
(6)接着，将进行烧成而得到的多片式布线基板分割为多个基板2(电子元件安装用基板1)。在该分割中，能够利用沿着成为基板2(电子元件安装用基板1)的外缘的部位在多片式布线基板预先形成分割槽并沿着该分割槽使其断裂来进行分割的方法、或者通过切片法等沿着成为基板2(电子元件安装用基板1)的外缘的部位来进行切断的方法等。另外，能够在烧成后利用切片装置比多片式布线基板的厚度小地进行切入来形成分割槽，但是也可以通过在多片式布线基板用的陶瓷生片层叠体按压切割刀片、或者利用切片装置比陶瓷生片层叠体的厚度小地进行切入来形成。另外，在将上述的多片式布线基板分割为多个基板2(电子元件安装用基板1)之前或者分割之后，可以分别利用电解或者化学镀覆法，在电极连接盘3、外部连接用连接盘以及露出的布线导体附着镀层。
(7)接着，在电子元件安装用基板1的上表面或者下表面安装电子元件10。电子元件10利用引线键合等的电子元件连接材料13而与电子元件安装用基板1电接合。此外，此时也可以在电子元件10或者电子元件安装用基板1设置粘接材料等，固定于电子元件安装用基板1。此外，可以在将电子元件10安装于电子元件安装用基板1之后，利用盖体接合材料14对盖体12进行接合。
如以上(1)～(7)的工序那样制作电子元件安装用基板1，并安装电子元件10，从而能够制作电子装置21。另外，上述(1)～(7)的工序顺序并不是指定的。
(第2实施方式)
接下来，参照图5～图6对基于本发明的第2实施方式的电子元件安装用基板1进行说明。在本实施方式的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于：基板2具有多个导体层5这一点、和电极7a的形状不同这一点。另外，图5中利用点以及虚线来表示导体层5，图6中利用点以及实线来表示。
在图5所示的例子中，电子元件安装用基板1的导体层5被设置多个，分别电绝缘。即便是这种构成，也能够实现本发明的效果。
此外，一般地，在设置多个导体层并进行了电绝缘时，存在各自的电位不同的情况。因此，在基板的内部即层间浸入水分等的情况下或者在湿度高的气氛中电子装置进行工作并施加了电压的情况下，担心在多个导体层间发生迁移。该情况下，多个导体层5的外缘5a在顶视下位于比基板2的外缘更靠内侧的位置，在导体层5露出的部分覆盖不同的金属材料，从而能够减少导体层5从端部劣化的情况。特别地，此时，如上述那样所谓不同的金属材料，可以是铜的含有率不同，还可以是导体层5的铜的含有率高于电极7a。因此，能够减少导体层5从端部劣化、从劣化时所产生的间隙进入水分、在多个导体层5间发生迁移的情况。
如图5所示的例子那样，导体层5可以设置在多个层间，此外，多个导体层5各自可以是相同的电位也可以是不同的电位。此外，被设置于多个层间的多个导体层5之间在顶视下可以重合，也可以位于偏离的位置。
如图5所示的例子那样，电子元件安装用基板1的电极7a可以从凹部7内连续从而也位于基板2的上表面。若是这种构成，在例如电极7a与电子元件10通过直接引线键合等的电子元件连接材料13而被连接于操作壳体32的驱动的信号的情况下，能够更为减少从电子元件10至壳体32的电阻。因此，能够将劣化更少的信号发送至壳体32。由此，能够减少壳体32的误动作。此外，由于电极7a也位于上表面，从而能够在将壳体32与电子元件安装用基板1接合的焊料等的接合材料与设置于上表面的电极7a和壳体32的侧壁之间设置焊脚，因此能够提高接合强度。
如图5所示的例子那样，电子元件安装用基板1的电极7a可以从凹部7内连续从而也位于基板2的下表面。若是这种构成，例如在电极7a被用作为外部电路连接用电极的情况下，由于在设置于底面的电极7a与设置于凹部7的内侧的电极7a通过接合材料而被接合，因此接合材料形成焊脚，能够提高接合强度。
如图5所示的例子那样，电子元件安装用基板1的电极7a可以从凹部7内连续从而也位于基板2的上表面以及下表面。通过这种的构成，经由电子元件连接材料13将电子元件10与设置于上表面的电极7a连接，从而能够使得到设置于下表面的电极7a和外部电路的路径最短，能够进一步谋求低电阻化。
如图5以及图6所示的例子那样，电子元件安装用基板1可以在构成基板2的各层的凹部7的周边设置内部布线。换言之，可以设置内部布线使得在顶视下包围凹部7的周围，与在剖视下被设置于电极7a与凹部7的周围的内部布线电接合。由此，能够进一步提高电极7a的上下的电接合性。
(第3实施方式)
接下来，参照图7～图10对基于本发明的第3实施方式的电子元件安装用基板1进行说明。另外，图7以及图8表示本实施方式中的电子元件安装用基板1、电子装置以及电子模块的形状，图9以及图10表示内层。在本实施方式的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于：基板2具有贯通孔(电子元件10的安装方法不同)这一点、凹部7从基板2的上表面到下表面未连续这一点。另外，图7以及图8中利用点以及虚线来表示导体层5。此外，图9以及图10中利用点以及实线来表示导体层5。
在图7所示的例子中，具有在电子元件安装用基板1的基板2的多个层的层叠方向贯通的贯通孔2a。此外，安装于电子装置21的电子元件10被设置为在顶视下位于设置于基板2的贯通孔2a之中。也就是说，贯通孔2a在顶视下可以是与电子元件10相同程度的大小或者比电子元件10略小。即便是这种的构成，电子元件安装用基板1的导体层5的外缘5a在顶视下位于比基板2的外缘更靠内侧的位置，从而能够减少导体层5露出至基板2的侧面。由此，能够减少用于将基板2的凹部7的电极7a与其他部件连接的焊料流到所露出的导体层5上。由此，能够减少相邻的凹部7(电极7a)的短路或者与其他组件的短路的发生。
此外，通过图7所示的例子的这种构成，在例如电子元件10是摄像元件的情况下，由于能够在基板2之下安装摄像元件，确保透镜与摄像元件的距离，因此电子模块31进一步的低矮化成为可能。此外，电子元件安装用基板1可以在表面具有电子组件，在图7所示的构造中能够安装更多的电子组件，因此电子装置的进一步小型化成为可能。另外，贯通孔2a可以设置在基板2的中央部，也可以从基板2的中央部偏离而设置。
电子组件例如是芯片电容器、电感器、电阻等的无源组件、或者OIS(OpticalImage Stabilization：光学图像稳定)、信号处理电路、陀螺仪传感器等的有源组件等。这些电子组件通过焊料、导电性树脂等的接合材料而被连接于设置在基板2的连接盘。另外，这些电子组件也可以经由被设置于基板2的上述导体层5、内部布线导体以及贯通导体等的导体而被连接于电子元件10。
另外，在图7所示的例子这种的安装的情况下，可以在电子元件10利用金块或者焊料球等的电子元件连接材料13而连接于电子元件安装用基板1之后，利用密封材料来强化连接、进而被密封。此外，也可以利用例如ACF(Anisotropic Conductive Film：各向异性导电膜)等的电子元件连接材料13来进行连接。
在图7所示的例子中，凹部7在顶视下为大致矩形形状。即便是这种的构造，也能够实现本申请的效果。进而，例如在凹部7被用于嵌入壳体32的足部的用途等情况下，能够容易将壳体32的足部制作得较大，此外能够提高稳定性。此外，凹部7在顶视下为大致矩形形状，从而即便在想要宽幅地获得凹部7的情况下，与大致圆形形状时相比，也能够减少凹部7向基板2的中央部侧突出。
图8中表示本实施方式的电子模块31。如图8所示的例子那样，可以透镜壳体32被设置在基板2的上表面，凹部7(以及电极7a)的部分组装壳体32的一部分。在这种的构成中，如本申请那样导体层5的外缘5a在俯视下位于比基板2的外缘更靠内侧的位置，能够减少将壳体32连接的焊料等的连接材料从凹部7流出，并流到所露出的导体层5上。由此，能够减少相邻的凹部7(电极7a)的短路或者与其他组件的短路的发生。此外，能够减少如下情况：焊料等的连接材料从凹部7流出并流到所露出的导体层5上，从而基板2的外缘变得比假定的大，壳体32无法顺利安装、或者与其他组件等接触而发生短路。
在图8所示的例子中，在凹部7的下面且其下层伸出的部分，电极7a被设置为向外侧延伸。由此，因为即便在壳体32的端部也能够进行与壳体32的连接接合，所以能够提高接合强度以及接合可靠性。
接下来，图9(a)中表示示出了本发明的第3实施方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图，图9(b)以及图10中表示示出了第3实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的内层的俯视图。
电子元件安装用基板1的多个电极7a与第1实施方式同样地，可以如图9(a)所示的例子那样覆盖整个的导体层5，也可以如图9(b)所示的例子那样，仅覆盖一部分的导体层5。这些能够根据在何种的用途/信号中使用电极7a来适当选择。此外，如图9(b)所示的例子那样，在电极7a仅与一部分的导体层5连接时，在其上层或者下层的面具有不同的信号的导体层5与此外的电极7a连接。由此，例如在电子模块31的壳体32具有驱动的功能时，能够将电极7a用作为针对该驱动的信号。
在图10所示的例子中，具有2个各自电独立的导体层5。在该情况下，也与第2实施方式同样地，能够减少导体层5从端部劣化的情况。由此，能够减少水分进入导体层5从端部劣化时所产生的间隙、在多个导体层5间发生迁移。
图7～图10所示的例子的这种电子元件安装用基板1的制造方法中，除了第1实施方式所记载的工序以外，在作为基板2的陶瓷生片的设置贯通孔2a的位置利用模具或者激光使其贯通来进行制作。之后，与第1实施方式所记载的工序同样地进行制作，能够制作出图7～图10所示的例子那样的电子元件安装用基板1。
另外，本发明并不限定于上述实施方式的例子，能够进行数值等的各种变形。此外，例如在图1～图10所示的例子中，电极连接盘3的形状在顶视下为四边形形状，但也可以是圆形形状或其他的多边形形状。此外，例如在图1～图10所示的例子中，凹部7为半圆状或者大致矩形形状，但也可以是椭圆形或者多边形形状，还可以分别组合多个而设置。此外，本实施方式中的电极连接盘3的配置、数量、形状以及电子元件的安装方法等并不被指定。另外，本实施方式中的特征部分的各种组合并不限定于上述实施方式的例子，本发明所涉及的各实施方式只要其内部不会造成矛盾就能够组合。

Claims (11)

1.一种电子元件安装用基板，其特征在于，具备：
基板，被安装电子元件，该基板具有上下被层叠的多个层、位于所述多个层之间的多个导体层、和连续地位于所述多个层的侧面的凹部；和
电极，位于所述凹部内，并且覆盖所述凹部中的至少1个所述导体层的端部，
所述导体层与所述电极含有不同的金属材料，并且在俯视下所述导体层的外缘位于比所述基板的外缘更靠内侧的位置。
2.根据权利要求1所述的电子元件安装用基板，其特征在于，
构成所述多个导体层的材料与构成所述电极的材料相比，铜的含有率高。
3.根据权利要求1所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的上表面。
4.根据权利要求2所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的上表面。
5.根据权利要求1所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的下表面。
6.根据权利要求2所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的下表面。
7.根据权利要求3所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的下表面。
8.根据权利要求4所述的电子元件安装用基板，其特征在于，
所述电极从所述凹部内连续也位于所述基板的下表面。
9.根据权利要求1～8中任意一项所述的电子元件安装用基板，其特征在于，
所述基板具有在所述多个层的层叠方向贯通的贯通孔。
10.一种电子装置，其特征在于，具备：
权利要求1所述的电子元件安装用基板；和
被安装于所述电子元件安装用基板的电子元件。
11.一种电子模块，其特征在于，具备：
权利要求10所述的电子装置；和
壳体，位于所述电子装置的上表面或者包围电子装置而被设置。
CN201810511674.6A 2017-07-26 2018-05-24 电子元件安装用基板、电子装置以及电子模块 Active CN109309059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017144591A JP7086536B2 (ja) 2017-07-26 2017-07-26 電子素子実装用基板、電子装置および電子モジュール
JP2017-144591 2017-07-26

Publications (2)

Publication Number Publication Date
CN109309059A true CN109309059A (zh) 2019-02-05
CN109309059B CN109309059B (zh) 2022-08-19

Family

ID=65038875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810511674.6A Active CN109309059B (zh) 2017-07-26 2018-05-24 电子元件安装用基板、电子装置以及电子模块

Country Status (3)

Country Link
US (1) US10468316B2 (zh)
JP (1) JP7086536B2 (zh)
CN (1) CN109309059B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614905A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 电子元件安装用基板以及电子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190172861A1 (en) * 2017-12-05 2019-06-06 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7194518B2 (ja) * 2018-05-31 2022-12-22 浜松ホトニクス株式会社 電子部品、電子部品の製造方法、電子装置
US11107753B2 (en) 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
CN114600241A (zh) * 2019-10-30 2022-06-07 京瓷株式会社 安装基板、电子装置及电子模块
KR20220023162A (ko) * 2020-08-20 2022-03-02 엘지이노텍 주식회사 카메라 모듈 및 이의 제조 방법
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2004235206A (ja) * 2003-01-28 2004-08-19 Kyocera Corp セラミック多層回路基板
CN104335345A (zh) * 2012-05-30 2015-02-04 京瓷株式会社 布线基板以及电子装置
CN105391418A (zh) * 2014-09-02 2016-03-09 精工爱普生株式会社 电子部件、振荡器、电子设备以及移动体
WO2016204163A1 (ja) * 2015-06-18 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3835381B2 (ja) 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
JP2008171962A (ja) 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008135763A (ja) 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
KR101729263B1 (ko) 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
CN103764592B (zh) * 2011-09-02 2016-04-20 株式会社村田制作所 铁氧体陶瓷组合物、陶瓷电子部件及陶瓷电子部件的制造方法
JP2015207867A (ja) 2014-04-18 2015-11-19 日本電波工業株式会社 発振器装置
US9865531B2 (en) * 2016-04-29 2018-01-09 Delta Electronics, Inc. Power module package having patterned insulation metal substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2004235206A (ja) * 2003-01-28 2004-08-19 Kyocera Corp セラミック多層回路基板
CN104335345A (zh) * 2012-05-30 2015-02-04 京瓷株式会社 布线基板以及电子装置
CN105391418A (zh) * 2014-09-02 2016-03-09 精工爱普生株式会社 电子部件、振荡器、电子设备以及移动体
WO2016204163A1 (ja) * 2015-06-18 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614905A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 电子元件安装用基板以及电子装置

Also Published As

Publication number Publication date
CN109309059B (zh) 2022-08-19
JP7086536B2 (ja) 2022-06-20
US10468316B2 (en) 2019-11-05
US20190035701A1 (en) 2019-01-31
JP2019029401A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109309059A (zh) 电子元件安装用基板、电子装置以及电子模块
JPWO2014119729A1 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
US9756731B2 (en) Package for housing electronic component and electronic device
CN107993985A (zh) 电子部件搭载用基板、电子装置以及电子模块
US10174914B2 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN109148408A (zh) 电子元件安装用基板、电子装置以及电子模块
WO2020111125A1 (ja) 電子素子実装用基板、および電子装置
JP2021052148A (ja) 回路基板、電子部品および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP6010423B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6818609B2 (ja) 配線基体および撮像装置
JP7299144B2 (ja) 配線基板、パッケージおよび電子部品
JP2018200976A (ja) 電子素子実装用基板、電子装置および電子モジュール
CN107431047A (zh) 布线基板、电子装置以及电子模块
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP2010129661A (ja) 電子装置の実装構造
JP2017117833A (ja) 配線基板および電子装置
JP2020136310A (ja) 回路基板、電子部品および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ
JP2001185675A (ja) 半導体装置
CN113875000A (zh) 电子元件安装用基板、电子装置以及电子模块
JP2020102584A (ja) 回路基板および電子部品
JP2020035825A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant