JPWO2014119729A1 - 電子素子搭載用基板、電子装置および撮像モジュール - Google Patents

電子素子搭載用基板、電子装置および撮像モジュール Download PDF

Info

Publication number
JPWO2014119729A1
JPWO2014119729A1 JP2014527103A JP2014527103A JPWO2014119729A1 JP WO2014119729 A1 JPWO2014119729 A1 JP WO2014119729A1 JP 2014527103 A JP2014527103 A JP 2014527103A JP 2014527103 A JP2014527103 A JP 2014527103A JP WO2014119729 A1 JPWO2014119729 A1 JP WO2014119729A1
Authority
JP
Japan
Prior art keywords
conductor
frame portion
electrode pad
electronic element
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014527103A
Other languages
English (en)
Other versions
JP5823043B2 (ja
Inventor
明彦 舟橋
明彦 舟橋
加奈江 堀内
加奈江 堀内
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014527103A priority Critical patent/JP5823043B2/ja
Application granted granted Critical
Publication of JP5823043B2 publication Critical patent/JP5823043B2/ja
Publication of JPWO2014119729A1 publication Critical patent/JPWO2014119729A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 小型化が可能となる電子素子搭載用基板および電子装置を提供する。【解決手段】 本発明の電子素子搭載用基板は、枠部２ａを含む絶縁基体２と、枠部２ａの上面に設けられた電極パッド３と、枠部２ａの側面に設けられており、電極パッド３と電気的に接続された第１導体４とを有しており、電極パッド３が、枠部２ａの上面から第１導体４の側面にわたって設けられている。電極パッド３によって、第１導体４が絶縁基体２から剥離することを抑制することによって、第１導体４での断線を抑制することができる。【選択図】 図１

Description

本発明は、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子が搭載される電子素子搭載用基板、電子装置および撮像モジュールに関するものである。
従来から、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子を絶縁基体に搭載した電子装置が知られている。このような電子装置として、枠部を有している絶縁基体と、枠部の内側に実装された電子素子とを有しているものが知られている（例えば、特許文献１を参照）。絶縁基体には、上面に電極パッドが配置されている。
特開2006−201427号公報
近年、電子装置の小型化に伴い、絶縁基体の枠部の幅が狭くなってきているため、例えば電子素子の実装時、または電子素子の動作時に発生する熱等により、電子素子搭載用基板が変形して、貫通導体と枠部の壁面との間にクラックが発生してしまうことがあるため、貫通導体に代えて枠部の壁面に壁面導体を設けた構成が考えられる。この場合、例えば電子素子の実装時、または電子素子が動作して発生する熱等により、電子素子搭載用基板が変形して、壁面導体が絶縁基体から剥がれやすくなっていた。その結果、壁面導体において断線が起きやすく、壁面導体の接続信頼性が低かった。
本発明の一つの態様による電子素子搭載用基板は、枠部を含む絶縁基体と、前記枠部の上面に設けられた電極パッドと、前記枠部の側面に設けられており、前記電極パッドと電気的に接続された第１導体とを有しており、前記電極パッドが、前記枠部の上面から前記第１導体の側面にわたって設けられている。
本発明の一つの態様による電子装置は、上記構成の電子素子搭載用基板と、該電子素子搭載用基板に実装され、前記電極パッドに電気的に接続された電子素子と、を備えている。
本発明の一つの態様による撮像モジュールは、上述の電子装置と、前記枠部の上面に接着材を介して設けられた蓋体と、該蓋体の上面に設けられた、レンズを有する筺体と、を有する。
本発明の一つの態様による電子素子搭載用基板は、絶縁基体と、該絶縁基体の上面の外周部に設けられた電極パッドと、前記絶縁基体の側面に設けられており、前記電極パッドと電気的に接続された第２導体とを有しており、前記電極パッドは、前記絶縁基体の上面の外周部から前記第２導体の側面にかけて設けられている。
本発明の一つの態様による電子素子搭載用基板によれば、電子素子の実装時または電子素子の動作時に熱等が発生しても、第１導体が絶縁基体の枠部から剥がれるのを抑制することができる。よって、第１導体の断線を抑制することができ、第１導体の接続信頼性を向上させることができる。
本発明の一つの態様による電子装置によれば、第１導体の断線を抑制することができ、第１導体の接続信頼性を向上させることができる。
本発明の一つの態様による撮像モジュールによれば、第１導体の断線を抑制することができ、第１導体の接続信頼性を向上させることができる。
本発明の一つの態様による電子素子搭載用基板によれば、電子素子の実装時または電子素子の動作時に熱等が発生しても、第２導体が絶縁基体から剥がれるのを抑制することができる。よって、第２導体の断線を抑制することができ、第２導体の接続信頼性を向上させることができる。
（ａ）は本発明の実施形態における電子装置を示す平面透視図であり、（ｂ）は図１（ａ）に示された電子装置のＡ−Ａ線における縦断面を示している。 （ａ）は図１（ａ）に示された電子装置のＢ−Ｂ線における縦断面を示しており、（ｂ）は（ａ）の他の例を示す縦断面図である。 （ａ）は図１（ｂ）に示された電子素子搭載用基板の変形例を示す縦断面図であり、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面を示している。 本発明の実施形態における電子装置の変形例を示す拡大縦断面図である。 （ａ）、（ｂ）ともに、本発明の実施形態における電子装置の変形例を示す拡大縦断面図である。 （ａ）は本発明の実施形態における電子装置を示す平面透視図であり、（ｂ）は図６（ａ）に示された電子装置のＡ−Ａ線における縦断面を示している。 （ａ）〜（ｃ）は本発明の実施形態における電子素子搭載用基板の枠部の製造方法を示す縦断面図である。 本発明の実施形態における撮像モジュールの縦断面を示している。 （ａ）は本発明の実施形態における電子装置の他の例を示す平面透視図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面を示している。 本発明の実施形態における電子装置の変形例を示す縦断面図である。 本発明の実施形態における電子素子搭載用基板の変形例を示す拡大斜視図である。
以下、本発明の例示的な実施形態について図面を参照して説明する。
図１（ａ）、（ｂ）および図２に示されているように、本実施形態における電子装置は、電子素子搭載用基板１と、電子素子搭載用基板１に実装された電子素子１１を有している。
電子素子搭載用基板１は、枠部２ａおよび該枠部２ａの上面と反対側に設けられた基部２ｂと有する絶縁基体２と、枠部２ａの上面に設けられた複数の電極パッド３と、枠部２ａの内側の側面に設けられており、複数の電極パッド３とそれぞれ電気的に接続された複数の第１導体４とを有している。また、絶縁基体２には配線導体５が設けられている。
絶縁基体２は、図１に示す例において、例えば枠部２ａおよび基部２ｂを有している。絶縁基体２は、枠部２ａの内側の側面と基部２ｂの上面とから成る凹部を有している。なお、枠部２ａは、貫通孔を有する絶縁体であり、基部２ｂは、貫通孔を有さない絶縁体であると解釈して良い。
絶縁基体２は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックス、またはエポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂を始めとするフッ素系樹脂等の樹脂（プラスティックス）から成る略四角形の絶縁層を複数上下に積層して形成されている。
複数の電極パッド３は、絶縁基体２の枠部２ａの上面に設けられており、ボンディングワイヤ１１ａ等の接続部材を介して電子素子１１の各電極とそれぞれ電気的に接続されている。電極パッド３は、絶縁基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属材料から成る。また、電極パッド３の材料は、これらの金属材料を一種以上含む合金であっても良い。
また、電極パッド３は、絶縁基体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）等の金属材料、又はこれらの金属材料を一種以上含む合金から成る。
図１および図２（ａ）に示された例のように、電極パッド３は、枠部２ａの上面から第１導体４の側面にわたって設けられている。より具体的には、電極パッド３は、第１導体４の上端部である、第１導体４の上面および側面を覆うように設けられている。このように、電極パッド３は、第１導体４の上面だけでなく側面まで回り込んで設けられているので、第１導体４は、枠部２ａの内側の側面と電極パッド３とで挟まれたような構成となる。従って、電子素子１１の実装時または電子素子１１の動作時に熱等が発生する場合に、第１導体４が絶縁基体２から剥がれるのを抑制して断線が発生しにくいものとすることが可能となる。また、図２（ａ）に示す例では、電極パッド３が第１導体４の上面にも設けられているので、第１導体４が絶縁基体２から剥がれるのをより良好に抑制することができる。
図２（ｂ）に示す例において、電極パッド３は、枠部２ａの上面から第１導体４の側面および枠部２ａの内側の側面にわたって設けられている。この場合、電極パッド３は、枠部２ａと強固に接合するので、結果として、電極パッド３によって第１導体４が絶縁基体２から剥がれるのをさらに抑制することができ、好ましい。
また、図２（ｂ）に示す例において、枠部２ａの内側の側面において、電極パッド３の幅が、第１導体４の幅より大きい。この場合、第１導体４が絶縁基体２から剥がれるのをさらに抑制することができ、好ましい。
例えば、第１導体４の上端部を覆っている電極パッド３の枠部２ａの上面からの長さＬ（第１導体４の高さ方向）を10μｍ以上とし、電極パッド３の幅Ｗを第１導体４の幅Ｖよりもそれぞれ片側10μｍ以上大きくしておくとよい。
また、電極パッド３および第１導体４は、それぞれガラスを含有しており、電極パッド３と第１導体４との接合界面に跨がるようにガラスが設けられていることが好ましい。この場合には、電極パッド３と第１導体４との接合力を向上させることができ、第１導体４の剥離をさらに抑制することができる。
また、電極パッド３および枠部２ａは、それぞれガラスを含有しており、電極パッド３と枠部２ａとの接合界面に跨がるようにガラスが設けられていることが好ましい。この場合には、電極パッド３と枠部２ａとの接合力を向上させることができるので、電極パッド３が枠部２ａから剥離することが抑制されるので、結果として第１導体４の枠部２ａからの剥離を抑制することができる。
また、図２（ｂ）に示す例のように、電極パッド３における第１導体４の内側の側面上の部分は、その長さＬが、枠部２ａの厚み（高さ）の半分以下であることが好ましい。電極パッド３は、一般的に、電極ペーストを塗布して焼成することによって形成されるが、上記構成によれば、枠部２ａの内側の側面上に塗布される電極パッド３の電極ペーストが長過ぎて、隣接する第１導体４に接触し、電気的短絡が起こることを抑制することができる。
第１導体４は、枠部２ａの側面に設けられており、電極パッド３と電気的に接続されている。
図１（ａ）に示す例では、第１導体４は、枠部２ａの内側の側面に設けられている。また、図１（ａ）に示すでは、平面透視したときに、枠部２ａの内側の側面は窪みを有しており、この窪みの内部に第１導体４が設けられている。図１（ｂ）に示すように、この窪みは、枠部２ａの上面から基部２ｂの上面にわたって設けられている。第１導体４は、平面透視で半円形状等、円形の一部を分断した形状に形成されており、枠部２ａの内側の側面に露出している。
なお、第１導体４は、絶縁基体２が電気絶縁性セラミックスから成る場合は、電極パッド３と同様の金属材料から成る。
また、絶縁基体２において、例えば枠部２ａおよび基部２ｂに、第１導体４に電気的に接続され、基部２ｂの下面に導出された配線導体５が設けられている。配線導体５は、第１導体４に電気的に接続された内部配線５ａと、基部２ｂを厚み方向に貫通しており、内部配線５ａに電気的に接続された貫通導体５ｂと、基部２ｂの下面に設けられており、貫通導体５ｂに電気的に接続された外部端子５ｃとを含んでいる。これにより、電極パッド３が第１導体４および配線導体５を介して外部回路基板（図示せず）に電気的に接続される。
なお、配線導体５は、絶縁基体２が電気絶縁性セラミックスから成る場合は、電極パッド３と同様の金属材料から成る。また、配線導体５は、上述の構成においては絶縁基体２の下面に導出されるように設けられているが、例えば絶縁基体２の側面または上面に導出されるように設けられていてもよい。
また、第１導体４および配線導体５は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，若しくはチタン等の金属材料、又はこれらの金属材料を一種以上含む合金から成る。
図３に示された例では、絶縁基体２は、枠部２ａと、枠部２ａの上面と反対側に設けられた基部２ｂとを含み、枠部２ａと基部２ｂとの間に配線層５ｄを有しており、配線層５ｄは、枠部２ａと基部２ｂとの間から第１導体４の側面にわたって設けられている。より具体的には、配線層５ｄは、第１導体４の下端部である、第１導体４の下面および側面を覆うように設けられている。このように、配線層５ｄは、第１導体４の下面だけでなく側面まで回り込んで設けられているので、第１導体４は、枠部２ａの内側の側面と配線層５ｄとで挟まれたような構成となる。このような構成とすることによって、例えば、電子素子１１の実装時、または電子素子１１の動作時に熱等が発生する場合に、第１導体４が枠部２ａの内側の側面の下端から剥がれるのを抑制して、第１導体４で断線がより発生しにくいものとすることが可能となる。また、配線層５ｄが第１導体４の下面および側面下部を保持するように設けられているので、第１導体４が枠部２ａの内側の側面の下端から剥がれるのをより良好に抑制することができる。
さらに、図３（ｂ）に示す例のように、枠部２ａの内側の側面において、配線層５ｄの幅を第１導体４の幅よりも大きくしておくと、第１導体４が絶縁基体２から剥がれるのをさらに抑制することができ、好ましい。
例えば、第１導体４の側面下部を覆っている配線層５ｄの、枠部２ｂの上面からの長さ（第１導体４の高さ方向）を10μｍ以上とし、配線層５ｄの幅を第１導体４の幅よりもそれぞれ片側10μｍ以上大きくしておくとよい。
また、配線層５ｄの代わりに、枠部２ａと基部２ｂとの間に絶縁層５ｅを設け、絶縁層５ｅが、枠部２ａと基部２ｂとの間から第１導体４の側面にわたって設けられていても構わない。なお、絶縁層５ｅを設ける場合には、第１導体４と貫通導体５ｂとを接続する内部配線５ａを別途設ければよい。
また、絶縁層５ｅは、配線層５ｄと同様に、複数の第１導体４のそれぞれの下方端部を覆うように複数の箇所にそれぞれ設けても良いし、複数の第１導体４の下方端部を同時に覆うように幅広に形成して、例えば、１つの絶縁層５ｄが枠部２ａの内側の側面に沿って設けられた複数の第１導体４の全てを覆うようにしても構わない。
絶縁層５ｅは、第１導体４用の金属ペーストを枠部２ａ用のセラミックグリーンシートに形成し、内部配線５ａ用の金属ペーストを印刷した後、枠部２ａ用のセラミックグリーンシートの下面に、第１導体４用の金属ペーストおよび内部配線５ａ用の金属ペーストを覆うように、絶縁層５ｅ用のセラミックペーストを塗布することにより形成することができる。
なお、配線層５ｄは、例えば、絶縁基体２がセラミックスから成る場合、電極パッド３と同様のメタライズから成る。また、絶縁層５ｅは、例えば、絶縁基体２がセラミックスから成る場合、絶縁基体２と同様の電気絶縁性セラミックスから成る。
また、配線層５ｄまたは絶縁層５ｅは、ガラスを含有しており、第１導体４は、ガラスを含有しており、配線層５ｄまたは絶縁層５ｅと第１導体４との接合界面に跨がるようにガラスが設けられていることが好ましい。この場合には、配線層５ｄまたは絶縁層５ｅと、第１導体４との接合力を向上させることができ、第１導体４の剥離をさらに抑制することができる。
また、配線層５ｄまたは絶縁層５ｅは、ガラスを含有しており、枠部２ａは、ガラスを含有しており、配線層５ｄまたは絶縁層５ｅと枠部２ａとの接合界面に跨がるようにガラスが設けられていることが好ましい。この場合には、配線層５ｄまたは絶縁層５ｅと、枠部２ａとの接合力を向上させることができるので、電極パッド３が枠部２ａから剥離することが抑制されるので、結果として第１導体４の枠部２ａからの剥離を抑制することができる。
図１〜５に示された例では、第１導体４の上面が、枠部２ａの上面と同じ高さである。よって、第１導体４の上面が、枠部２ａの上面より低い場合と比較して、枠部２ａの上面の電極パッド３が第１導体４と接続しやすくなる。従って、第１導体４と電極パッド３との間で断線が起こりにくくなる。また、第１導体４の上面は、枠部２ａの上面より高い位置にあっても良い。
図４に示された例では、第１導体４は、その上面に、枠部２ａの上面の高さ位置に達していない陥没部４ａを有している。より詳細には、陥没部４ａは、第１導体４の上端部の角が取り除かれたような形状となっている。このような構成とすることによって、電極パッド３の厚みが第１導体４の角および角の周辺で薄くなるようなことがなくなり、電極パッド３が、枠部２ａの上面、第１導体４の上面、および第１導体４の側面上部に良好に接合されたものとすることができる。
また、図４に示す例では、第１導体４の上面の一部は、枠部２ａの上面の高さ位置に達している。
このような電極パッド３および第１導体４は、例えば、絶縁基体２が電気絶縁性セラミックスからなる場合、金属ペーストの量や粘度等を調整して、第１導体４用の金属ペーストの上面に、陥没部４ａが形成されるように金属ペーストを塗布した後、枠部２ａ用のセラミックグリーンシートの上面に、平面視で陥没部４ａを覆うように電極パッド３用の金属ペーストを塗布することにより形成することができる。
図４に示す例のように、陥没部４ａの深さは、電極パッド３の厚みよりも小さいことが好ましい。例えば、電極パッド３の厚みが10μｍ〜30μｍ程度であれば、陥没部４ａの深さは、５μｍ〜15μｍ程度である。図４に示す例においては、陥没部４ａの深さとは、枠部２ａの上面から、陥没部４ａの最も低い位置までの距離と解釈して良い。また、陥没部４ａの深さとは、第１導体４の上面から、陥没部４ａの最も低い位置までの距離と解釈して良い。
また、図５（ａ）、（ｂ）に示された例では、第１導体４は、枠部２ａの上面の高さ位置から突出した凸部４ｂを有している。このような構成とすることによって、第１導体４から突出した凸部４ｂが電極パッド３に食い込むように設けられているものとなる。よって、例えば、電子素子１１の実装時、または電子素子１１の動作時に熱等が発生する場合に、第１導体４が絶縁基体２から剥がれるのをより抑制して断線が発生しにくいものとすることが可能となる。
凸部４ｂは、図５に示された例のように、断面視にて先の尖った扇の形状となっていると、電極パッド３へより食い込みやすくすることができる。このような凸部４ｂは、例えば、凸部４ｂの高さ４ｂＷが、２μｍ〜１０μｍであれば、電極パッド３の厚み３Ｗは、５μｍ〜３０μｍ程度に形成される。
このような凸部４ｂは、貫通孔へ金属ペーストを充填する際の金属ペーストの量や金属ペーストの充填の際の圧力を調整して形成できる。絶縁基体２が電気絶縁性セラミックスからなる場合、金属ペーストの量や粘度等を調整して、第１導体４用の金属ペーストの上面を枠部２ａ用のセラミックグリーンシートの上面よりも突出させた後、枠部２ａ用のセラミックグリーンシートの上面に、平面視で凸部４ｂ全体を覆うように電極パッド３用の金属ペーストを塗布することにより形成することができる。
また、図５（ｂ）によって説明するように、電極パッド３の厚み３Ｗは、凸部４ｂの高さ４ｂＷより大きくなっている。このような構成とすることによって、上述と同じ原理で例えば、電子素子１１の実装時、または電子素子１１の動作時に熱等が発生する場合に、第１導体４が絶縁基体２から剥がれるのをより抑制して断線が発生しにくいものとすることが可能となるとともに、凸部４ｂの高さ４ｂＷよりも電極パッド３の厚み３Ｗを大きくして、電極パッド３の平坦性を高めることが可能となり、電極パッド３とボンディングワイヤ１１ａ等の電気的接続手段との接続を良好なものとすることができる。
また、図５に示す例のように、第１導体４の上面の一部が、枠部２ａの上面の高さ位置と同一であっても良い。
図６に示された例では、絶縁基体２は、基部２ｂを有していない。この例では、絶縁基体２は、第１枠部２ａと、第１枠部２ａの貫通孔より大きい貫通孔を有する第２枠部２ｃとから成る。第１枠部２ａの上面は、第２枠部２ｃの下面に接合されている。
この絶縁基体２において、第１枠部２ａの上面と、第２枠部２ｃの内側の側面とにより凹部が形成されている。電子素子１１は、この凹部に収納されている。また、電子素子１１は、第１枠部２ａの上面に設けられた電極パッド３にフリップチップ実装される。このフリップチップ実装の際には、電子素子１１の各電極が、例えば、金バンプ、はんだ等の接続端子１１ｂにより電極パッド３に電気的に接続される。
図６に示す例においても、図１に示す例と同様に、配線導体５が設けられている。配線導体５は、一端が第１導体４に電気的に接続され、他端が第２枠部２ｃの上面に導出されている。
図６に示す例において、配線導体５は、内部配線５ａ、貫通導体５ｂ、及び外部端子５ｃに加え、表面配線５ｆを有している。
内部配線５ａは、第１枠部２ａの内部に設けられた配線導体であって、一端が第１導体４に接続されている。
貫通導体５ｂは、第１枠部２ａ及び第２枠部２ｃの内部に設けられている。第１枠部２ａには、２つの貫通導体５ｂが設けられており、一方の貫通導体５ｂは、上端が内部配線５ａに接続されており、下端が第１枠部２ａの下面に露出して、表面配線５ｆと接続されている。第１枠部２ａにおける他方の貫通導体５ｂは、下端が第１枠部２ａの下面に露出して、表面配線５ｆと接続されており、上端は、第２枠部２ｃの貫通導体５ｂの下端と接続されている。第２枠部２ｃの貫通導体５ｂの上端は、第２枠部２ｃの上面から露出している。
外部端子５ｃは、第２枠部２ｃの上面に設けられており、第２枠部２ｃの貫通導体５ｂの上端と接続している。
表面配線５ｆは、一端が、第１枠部２ａの一方の貫通導体５ｂの下端と接続されており、他端が、第１枠部２ａの他方の貫通導体５ｂの下端と接続されている。また、表面配線５ｆの下面に、他の電子素子１２が接続されている。
以上より、電極パッド３に接続された電子素子１１は、第１導体４および配線導体５を介して外部回路基板（図示せず）に電気的に接続される。
この場合においても、図１〜図５に示された技術的工夫を適用することが可能である。上述の例では、電子素子１１が例えばＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子の場合、電子装置の上方からの光が電子素子１１で受像されるが、図６においては、受光部は、電子素子１１の下面に位置するので、電子装置の下方からの光が電子素子１１で受像される。
また、図６に示す例においては、第１枠部２ａの下面に、他の電子素子１２が設けられている。この他の電子素子１２は、例えば、チップコンデンサ、抵抗素子、半導体素子、ＬＥＤ等の発光素子である。
また、例えば、電子素子１１の各電極と電極パッド３との接合部、および、他の電子素子１２の各電極と表面配線５ｆとの接合部は、アンダーフィルで覆われていても良い。このアンダーフィルは、例えば、エポキシ樹脂等の樹脂が用いられる。これにより、電子素子１１の電気的接続をより確実なものとすることができる。
なお、電子素子１１の各電極と複数の電極パッド３との電気的な接続、および、他の電子素子１２の各電極と表面配線５ｆとの電気的な接続に、上述の金バンプ、又ははんだ等の接続端子１１ｂを用いる代わりに導電性樹脂（異方性導電樹脂等）から成る接続部材を用いてもよい。
次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。
絶縁基体２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）質焼結体等の電気絶縁性セラミックスからなり、例えば枠部２ａおよび基部２ｂを有している。この絶縁基体２は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体から成る場合、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
このセラミックグリーンシートを用いて、以下の（１）〜（６）の工程により電子素子搭載用基板１が作製される。
（１）枠部２ａとなるセラミックグリーンシートに、第１導体４となる金属ペーストを形成し、基部２ｂとなるセラミックグリーンシートに、貫通導体５ｂとなる金属ペーストを形成する。
ここで、図７（ａ）〜（ｃ）を用いて、枠部２ａとなるセラミックグリーンシート１０２ａに、第１導体４となる金属ペースト１０４を形成する方法を説明する。
まず、図７（ａ）に示す例のように、セラミックグリーンシート１０２ａに貫通孔を形成した後、金属ペースト１０４を充填する。金属ペースト１０４の充填には、スクリーン印刷法等が用いられる。
また、本工程の上面図は図示しないが、例えば、図１（ａ）における複数の第１導体４の配置となるように、金属ペースト１０４の貫通導体を複数形成するものとする。
なお、基部２ｂとなるセラミックグリーンシートにも、上記と同様の方法で、貫通導体５ｂとなる金属ペーストを形成する。
（２）次に、図７（ｂ）に示す例のように、セラミックグリーンシート１０２ａに打ち抜き加工を施し、貫通孔を形成する。ここで形成した貫通孔が、枠部２ａの内部空間となる。
また、本工程で貫通孔を形成する際に、金属ペースト１０４の貫通導体の一部を分断し除去している。これにより、例えば、図１（ａ）に示すように、平面透視で、円形の一部を分断した形状を有する第１導体４を形成することができる。よって、第１導体４となる金属ペースト１０４は、平面透視で、例えば半円形状となり、セラミックグリーンシート１０２ａの内側の側面に露出することとなる。
なお、本工程の打ち抜きには、金型によるパンチング加工またはレーザー加工が用いられる。
（３）次に、図７（ｃ）に示すように、セラミックグリーンシート１０２ａの上面から金属ペースト１０４の側面にわたって、金属ペースト１０４の上端部となる箇所を覆うように、電極パッド３となる金属ペースト１０３を形成する。金属ペースト１０３の形成には、印刷用マスク１３０を用いる。印刷用マスク１３０の開口は、セラミックグリーンシート１０２ａの内側側面よりも更に内側に向かって延びている。このような開口を通して金属ペースト１０３を塗布することにより、金属ペースト１０３の一部が金属ペースト１０４の側面に垂れて形成される。これにより、枠部２ａの上面から第１導体４の側面にわたっている電極パッド３を形成することができる。
（４）次に、各セラミックグリーンシートに、内部配線５ａ及び外部端子５ｃとなる金属ペーストを塗布した後、各セラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成する。本工程により、電極パッド３、第１導体４、配線導体５が設けられた絶縁基体２を得ることができる
なお、このような絶縁基体２が複数配列された、多数個取り基板を形成しても良い。その場合には、この多数個取り基板において、電子素子搭載用基板１の外縁となる線に沿って分割溝を形成する。次に、この分割溝に沿って分割することによって、複数の個片となった電子素子搭載用基板１を得る。この分割においては、スライシング法等を用いても良い。
なお、分割溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができる。また、多数個取り基板用のセラミック積層体に、カッター刃を押し当てるか、又は、スライシング装置により、当該積層体の厚みより小さい切り込みを形成することによって、分割溝を形成しても良い。
また、上述した金属ペースト１０３、金属ペースト１０４及び配線導体５となる金属ペーストは、所定の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。また、これらの金属ペーストは、絶縁基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
所定の金属粉末は、前述したように、絶縁基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属材料から成る。また、これら複数の金属材料から成る合金であっても良い。
また、電極パッド３、第１導体４、外部端子５ｃを保護して酸化防止をするために、これらの表面に、厚さ０．５〜１０μｍのＮｉめっき層を被着させても良い。また、このＮｉめっき層の上に、更に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
なお、絶縁基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって、絶縁基体２を形成することができる。
また、例えば、絶縁基体２は、ガラスエポキシ樹脂から成る樹脂シートを複数積層した積層体であっても良い。ガラスエポキシ樹脂から成る樹脂シートは、ガラス繊維から成る基材に樹脂を含浸させた後、所定の温度で熱硬化させることによって形成される。
電極パッド３等の形成方法としては、例えば、この樹脂シート上に、所定の形状に加工した銅箔を転写する方法が挙げられる。また、スパッタリング法，蒸着法またはめっき法等を用いて、樹脂シート上に電極パッド３を形成しても良い。また、第１導体４の形成方法としては、樹脂シートに予め形成した貫通孔の内壁に金属ペーストを印刷する方法か、又は、めっき法等が挙げられる。
そして、この樹脂シートを接着剤で互いに接着させることにより複数積層させて、絶縁基体２を形成すればよい。
次に、図１を用いて、本発明の電子装置について説明する。本発明の電子装置は、電子素子搭載用基板１と、電子素子１１とを有する。
図１に示す例のように、電子素子１１は、電子素子搭載用基板１に搭載されている。より詳細には、電子素子１１は、枠部２ａの内側の側面と基部２ｂの上面とで形成された凹部に収納されている。
電子素子１１は、ボンディングワイヤ１１ａ等の接続部材を介して、電極パッド３に電気的に接続されたている。なお、図６に示す例においては、電子素子１１の各電極は、金バンプ、又ははんだ等の接続端子１１ｂ等により電極パッド３に電気的に接続されている。
このような電子装置を、外部回路基板に搭載することで、電子素子１１が電極パッド３、第１導体４、配線導体５を介して外部回路基板に電気的に接続される。
電子素子１１は例えば、ＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子、半導体素子、ＩＣ素子、ＬＥＤ等の発光素子等である。また、電子素子１１が搭載された電子素子搭載用パッケージ１には、凹部を覆う蓋体が設けられる。
電子素子１１が、例えば、ＬＥＤ等の発光素子、ＣＣＤ型撮像素子、又は、ＣＭＯＳ型撮像素子等である場合には、この蓋体の材料は、例えば、ガラス、水晶、又はフィルター等から成る透明体が用いられる。また、電子素子１１が、例えば、ＩＣ素子、又は半導体素子等である場合には、この蓋体の材料は、例えば、前述の透明体、又は金属が用いられる。
また、蓋体の形状は平板であっても良いし、又は、平板の中央部に開口を有するものであっても良い。
電子素子１１と、絶縁基体２の凹部の底面とを接続する接続材は、例えば、熱硬化樹脂等の樹脂接続材が用いられる。この接続材は、金属粒子等を含んでいても良い。この接続材は、例えば、銀エポキシ樹脂等が用いられる。
次に、図８を用いて、本発明の撮像モジュールについて説明する。撮像モジュールは、上述の電子装置と、蓋体１４と、筺体１６とを有する。電子装置には、電子素子１１として撮像素子が搭載される。
蓋体１４は、枠部２ａの上面に接着材１３を介して設けられている。この接着材１３は、例えば、絶縁性の樹脂接着材等である。図８に示す例においては、接着材１３の一部が電子素子１１（撮像素子）の上面の外縁部上に設けられているとともにボンディングワイヤ１１ａを被覆している。また、図８に示される例のように、接着剤１３の一部が枠部２ａの内壁面と電子素子１１の側面との間に入り込んでいても良い。
蓋体１４の材料は、例えば、ガラス、水晶、又はフィルター等から成る透明体が用いられる。
筺体１６は、蓋体１４の上面に設けられており、レンズ１５を有している。図８に示す例においては、筺体１６は、その下端部が蓋体１４の上面の外周部に設けられている。蓋体１４と筺体１６との接続は、例えば、樹脂接着材等が用いられる。
本発明の撮像モジュールは、上述の電子装置と、枠部２ａの上面に接着材１３を介して設けられた蓋体１６と、この蓋体１４の上面に設けられた、レンズ１５を有する筺体１６と、を有することから、枠部２ａにおける第１導体４の剥離を低減させることができる。
次に、図９を用いて、本発明の実施形態における電子装置の変形例について説明する。図９に示す実施形態の電子装置は、第１導体４の位置が、図１の実施形態とは異なる。
図９に示す例においては、第１導体４が、枠部２ａの外側の側面に設けられている。この場合には第１導体４が電子素子１１から遠くなるので熱の影響を受けにくくなり、第１導体４が剥離することを抑制することができる。
また、図９に示す例のように、枠部２ａの外壁面に切り欠き１７が設けられており、第１導体４が切り欠き１７の内面に設けられていても良い。
次に、図１０を用いて、本発明の実施形態における電子装置の変形例について説明する。
図１０に示す実施形態の電子装置は、枠部２ａを有していない点で、図１の実施形態とは異なる。図１０に示す例のように、絶縁基体２は基部２ｂのみから成る。
また、図１０に示す実施形態の電子装置は、第１導体４でなく、第２導体１８を有する点でも、図１の実施形態とは異なる。図１０に示す例においては、第２導体１８は、絶縁基体の側面に設けられており、電極パッド３と電気的に接続されている。
また、図１０に示す例においては、電極パッド３は、絶縁基体２の上面の外周部から第２導体１８の側面にかけて設けられている。この構成によって、第２導体１８は、第１導体４と同様、電極パッド３によって、絶縁基体２から剥がれることが抑制される。
また、図１０に示す例では、電極パッド３は、絶縁基体２の上面から第２導体１８の側面および絶縁基体２の側面にわたって設けられている。これによって、第２導体１８はさらに絶縁基体２から剥がれにくくなる。
次に、図１１を用いて、本発明の実施形態における電子装置の変形例について説明する。図１１に示す実施形態の電子装置は、枠部２ａの形状が、図１の実施形態とは異なる。
図１１に示す例においては、枠部２ａの内側の側面は平坦であり、この平坦である枠部２ａの側面に、第１導体４が設けられている。より詳細には、図１１に示す例では、図１に示す例と異なり、枠部２ａの内側の側面に窪みが設けられていないので、窪みの内部ではなく、枠部２ａの内側の平坦な側面に第１導体４が設けられている。
図１１に示す例において、第１導体４は平板状であり、一方の主面が、枠部２ａの内側の側面に当接して接合されている。
このような第１導体４を形成する場合には、貫通孔が形成された枠部２ａとなるグリーンシートの内側の側面に、板形状となる金属ペーストを塗布した後、同時焼成すれば良い。
また、図９に示す例のように、第１導体４が枠部２ａの外側の側面に設けられている場合にも、第１導体４は、図１１で示すような板形状であって良い。
１・・・・・電子素子搭載用基板
２・・・・・絶縁基体
２ａ・・・・枠部（第１枠部）
２ｂ・・・・基部
２ｃ・・・・第２枠部
３・・・・・電極パッド
４・・・・・第１導体
５・・・・・配線導体
５ａ・・・・内部配線
５ｂ・・・・貫通導体
５ｃ・・・・外部端子
５ｄ・・・・配線層
５ｅ・・・・絶縁層
５ｆ・・・・表面配線
１１・・・・電子素子
１３・・・・接着材
１４・・・・蓋体
１５・・・・レンズ
１６・・・・筺体
１７・・・・切り欠き
１８・・・・第２導体

Claims (21)

  1. 枠部を含む絶縁基体と、
    前記枠部の上面に設けられた電極パッドと、
    前記枠部の側面に設けられており、前記電極パッドと電気的に接続された第１導体とを有しており、
    前記電極パッドは、前記枠部の上面から前記第１導体の側面にわたって設けられていることを特徴とする電子素子搭載用基板。
  2. 前記電極パッドは、前記枠部の上面から前記第１導体の側面および前記枠部の側面にわたって設けられていることを特徴とする請求項１に記載の電子素子搭載用基板。
  3. 前記枠部の側面において、前記電極パッドの幅が、前記第１導体の幅より大きいことを特徴とする請求項１または請求項２に記載の電子素子搭載用基板。
  4. 前記第１導体の上面が、前記枠部の上面と同じ高さであるか、又は、前記枠部の上面より高い位置にあることを特徴とする請求項１乃至請求項３のいずれかに記載の電子素子搭載用基板。
  5. 前記第１導体は、上面に前記枠部の上面の高さ位置に達していない陥没部を有していることを特徴とする請求項１乃至請求項４記載のいずれかに電子素子搭載用基板。
  6. 前記第１導体は、前記枠部の上面の高さ位置から突出した凸部を有していることを特徴とする請求項４記載の電子素子搭載用基板。
  7. 前記電極パッドの厚みは、前記凸部の高さより大きいことを特徴とする請求項６記載の電子素子搭載用基板。
  8. 前記電極パッドおよび前記第１導体は、それぞれガラスを含有しており、
    前記電極パッドと前記第１導体との接合界面に跨がって設けられたガラスを有していることを特徴とする請求項１乃至請求項７のいずれかに記載の電子素子搭載用基板。
  9. 前記電極パッドおよび前記枠部は、それぞれガラスを含有しており、
    前記電極パッドと前記枠部との接合界面に跨がって設けられたガラスを有していることを特徴とする請求項１乃至請求項８のいずれかに記載の電子素子搭載用基板。
  10. 前記絶縁基体は、前記枠部と、該枠部の上面と反対側に設けられた基部とを含み、
    前記枠部と前記基部との間に配線層または絶縁層を有しており、
    前記配線層または前記絶縁層は、前記枠部と前記基部との間から前記第１導体の側面にわたって設けられていることを特徴とする請求項１乃至請求項９のいずれかに記載の電子素子搭載用基板。
  11. 前記枠部の側面において、前記配線層または前記絶縁層の幅が、前記第１導体の幅より大きいことを特徴とする請求項１０に記載の電子素子搭載用基板。
  12. 前記電極パッドにおける前記第１導体の側面上の部分は、その長さが、前記枠部の厚みの半分以下であることを特徴とする請求項１乃至請求項１１のいずれかに記載の電子素子搭載用基板。
  13. 前記第１導体が、前記枠部の内側の側面に設けられていることを特徴とする請求項１乃至請求項１２のいずれかに記載の電子素子搭載用基板。
  14. 前記第１導体が、前記枠部の外側の側面に設けられていることを特徴とする請求項１乃至請求項１２のいずれかに記載の電子素子搭載用基板。
  15. 平面透視したときに、前記枠部の側面は窪みを有しており、該窪みの内部に前記第１導体が設けられていることを特徴とする請求項１３又は請求項１４のいずれかに記載の電子素子搭載用基板。
  16. 前記枠部の側面は平坦であり、
    該平坦である前記枠部の側面に、前記第１導体が設けられていることを特徴とする請求項１３又は請求項１４のいずれかに記載の電子素子搭載用基板。
  17. 請求項１乃至請求項１６のいずれかに記載の電子素子搭載用基板と、
    該電子素子搭載用基板に実装されており、前記電極パッドに電気的に接続された電子素子と、
    を備えていることを特徴とする電子装置。
  18. 前記電子素子が撮像素子であることを特徴とする請求項１７に記載の電子装置。
  19. 請求項１８に記載の電子装置と、
    前記枠部の上面に接着材を介して設けられた蓋体と、
    該蓋体の上面に設けられた、レンズを有する筺体と、
    を有することを特徴とする撮像モジュール。
  20. 絶縁基体と、
    該絶縁基体の上面の外周部に設けられた電極パッドと、
    前記絶縁基体の側面に設けられており、前記電極パッドと電気的に接続された第２導体とを有しており、
    前記電極パッドは、前記絶縁基体の上面の外周部から前記第２導体の側面にかけて設けられていることを特徴とする電子素子搭載用基板。
  21. 前記電極パッドは、前記絶縁基体の上面から前記第２導体の側面および前記絶縁基体の側面にわたって設けられていることを特徴とする請求項２０に記載の電子素子搭載用基板。
JP2014527103A 2013-01-31 2014-01-31 電子素子搭載用基板、電子装置および撮像モジュール Active JP5823043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014527103A JP5823043B2 (ja) 2013-01-31 2014-01-31 電子素子搭載用基板、電子装置および撮像モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013016832 2013-01-31
JP2013016832 2013-01-31
JP2014527103A JP5823043B2 (ja) 2013-01-31 2014-01-31 電子素子搭載用基板、電子装置および撮像モジュール
PCT/JP2014/052268 WO2014119729A1 (ja) 2013-01-31 2014-01-31 電子素子搭載用基板、電子装置および撮像モジュール

Publications (2)

Publication Number Publication Date
JP5823043B2 JP5823043B2 (ja) 2015-11-25
JPWO2014119729A1 true JPWO2014119729A1 (ja) 2017-01-26

Family

ID=51262426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014527103A Active JP5823043B2 (ja) 2013-01-31 2014-01-31 電子素子搭載用基板、電子装置および撮像モジュール

Country Status (4)

Country Link
US (1) US9609743B2 (ja)
JP (1) JP5823043B2 (ja)
CN (1) CN104412381B (ja)
WO (1) WO2014119729A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437266B2 (ja) * 2014-10-08 2018-12-12 株式会社ニューフレアテクノロジー 基板カバー
JP6483470B2 (ja) * 2015-02-20 2019-03-13 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
JP2017011025A (ja) * 2015-06-18 2017-01-12 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
JP6711568B2 (ja) * 2015-07-29 2020-06-17 ローム株式会社 半導体装置
WO2017090508A1 (ja) 2015-11-25 2017-06-01 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
US11024572B2 (en) * 2015-11-28 2021-06-01 Kyocera Corporation Wiring board, electronic device, and electronic module
JP6633656B2 (ja) * 2016-01-27 2020-01-22 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
JP6767204B2 (ja) * 2016-08-25 2020-10-14 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP6732932B2 (ja) * 2016-10-27 2020-07-29 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
WO2018155434A1 (ja) 2017-02-21 2018-08-30 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6989292B2 (ja) * 2017-05-29 2022-01-05 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
US10849221B2 (en) * 2017-10-30 2020-11-24 Ngk Spark Plug Co., Ltd. Electrode embedded member
JP7284561B2 (ja) * 2017-10-30 2023-05-31 日本特殊陶業株式会社 電極埋設部材
KR102259995B1 (ko) * 2017-10-30 2021-06-02 니뽄 도쿠슈 도교 가부시키가이샤 전극 매설 부재
JP7062688B2 (ja) 2017-12-28 2022-05-06 京セラ株式会社 配線基板、電子装置及び電子モジュール
US11612056B2 (en) * 2018-01-30 2023-03-21 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module
JP7072045B2 (ja) * 2018-02-16 2022-05-19 京セラ株式会社 多数個取り素子収納用パッケージおよび多数個取り光半導体装置
JP7136884B2 (ja) * 2018-03-08 2022-09-13 京セラ株式会社 発光素子搭載用基板および発光装置
WO2020004605A1 (ja) * 2018-06-29 2020-01-02 京セラ株式会社 配線基板
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
EP3905313A4 (en) * 2018-12-26 2022-11-02 Kyocera Corporation WIRING SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US20240213108A1 (en) * 2019-03-25 2024-06-27 Kyocera Corporation Electronic element housing package and electronic apparatus
JPWO2022181684A1 (ja) * 2021-02-26 2022-09-01
JP7535005B2 (ja) * 2021-03-31 2024-08-15 Tdk株式会社 積層電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
EP1143504A4 (en) * 1999-09-28 2005-10-12 Matsushita Electric Ind Co Ltd ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2006201427A (ja) * 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2007173650A (ja) * 2005-12-23 2007-07-05 Kyocera Corp 配線基板およびその製造方法
JP2008042064A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP4981696B2 (ja) * 2008-01-11 2012-07-25 日本特殊陶業株式会社 パッケージ
KR20130091794A (ko) * 2009-01-27 2013-08-19 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
JP2011018818A (ja) * 2009-07-10 2011-01-27 Mitsubishi Electric Corp 半導体装置
TWI425825B (zh) * 2009-12-31 2014-02-01 Kingpak Tech Inc 免調焦距影像感測器封裝結構
JP5075222B2 (ja) * 2010-05-11 2012-11-21 Ｔｄｋ株式会社 電子部品及びその製造方法
JP5773630B2 (ja) * 2010-12-03 2015-09-02 京セラ株式会社 発光素子搭載用基板およびその製造方法
JP5658582B2 (ja) * 2011-01-31 2015-01-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO2014119729A1 (ja) 2014-08-07
US20160007447A1 (en) 2016-01-07
CN104412381A (zh) 2015-03-11
CN104412381B (zh) 2018-01-09
US9609743B2 (en) 2017-03-28
JP5823043B2 (ja) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN107851616B (zh) 布线基板以及电子装置
CN112020771A (zh) 电子元件安装用基板、电子装置以及电子模块
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP5988412B2 (ja) 撮像素子搭載用基板および撮像装置
JP6039311B2 (ja) 配線基板、電子装置および電子モジュール
JP7242870B2 (ja) 実装基板および電子装置
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
JP2016154185A (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6258768B2 (ja) 配線基板および電子装置
JP2013098236A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2020102584A (ja) 回路基板および電子部品
JP2014165315A (ja) 電子素子搭載用基板および電子装置
JP2015141933A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

R150 Certificate of patent or registration of utility model

Ref document number: 5823043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150